CN1714608A - 多层布线基板及其制造方法、纤维强化树脂基板制造方法 - Google Patents

多层布线基板及其制造方法、纤维强化树脂基板制造方法 Download PDF

Info

Publication number
CN1714608A
CN1714608A CN03825574.XA CN03825574A CN1714608A CN 1714608 A CN1714608 A CN 1714608A CN 03825574 A CN03825574 A CN 03825574A CN 1714608 A CN1714608 A CN 1714608A
Authority
CN
China
Prior art keywords
wiring
core
aforementioned
reinforced
layer wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03825574.XA
Other languages
English (en)
Other versions
CN100477891C (zh
Inventor
阿部知行
林伸之
谷元昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1714608A publication Critical patent/CN1714608A/zh
Application granted granted Critical
Publication of CN100477891C publication Critical patent/CN100477891C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

多层布线基板X1，具有核心部(100)以及核心外布线部(30)。核心部(100)包含有：由碳纤维材料(11)及树脂组合物(12)构成的碳纤维强化部(10)，以及，具有由含有玻璃纤维材料(21a)的至少一个绝缘层(21)和具有10～40GPa的弹性模量的导体构成的布线图形(22)形成的叠层结构、且接合到碳纤维强化部(10)上的核心内布线部(20)。核心外布线部(30)，具有由至少一个绝缘层(31)以及布线图形(32)形成的叠层结构，在核心内布线部(20)处接合到核心部(100)上。

Description

多层布线基板及其制造方法、纤维强化树脂基板制造方法
技术领域
本发明涉及可应用于半导体芯片安装基板，主插件板，探针板用基板等的多层布线基板及其制造方法，以及可以用于多层布线基板的制造的纤维强化树脂基板的制造方法。
背景技术
近年来，伴随着对电子设备的高性能化及小型化等的要求，装入到电子设备中的电子零部件的高密度安装化急剧进展。为了适应于这种高密度安装化，对于半导体芯片，在大多数情况下，以裸片状态在布线基板上进行表面安装，即，进行倒装片安装。
对于搭载半导体芯片用的布线基板，伴随着半导体芯片的多引线化，具有采用适合于达到布线的高密度化的多层布线基板的倾向。为了构成规定的电子电路的一部分，将具有由这种半导体芯片及多层布线基板构成的安装结构的半导体组件，进一步安装到主插件板。对于主插件板，有时也采用适合于达到布线高密度化的多层布线基板。另一方面，在检查其上制造有多个半导体元件的半导体晶片和单一的半导体芯片时，在装载所述晶片及芯片的探针板的基板中，也根据元件及芯片的多引线化采用多层布线基板。
在倒装片安装中，一般地，对于布线基板和装载于其上的半导体芯片之间的间隙填充底层填充剂。在未填充底层填充剂的状态下，由于布线基板及半导体芯片的平面内方向上的热膨胀系数之差，在大多数情况下，布线基板及半导体芯片之间的电连接的可靠性会降低。用一般的半导体材料制造的半导体芯片的平面内方向的热膨胀系数约为3.5ppm/℃，作为核心基板采用玻璃环氧基板的一般的布线基板的平面内方向的热膨胀系数为12～20ppm/℃，两者的热膨胀系数之差比较大。因此，由于环境温度的变化，或者由于经过环境温度的变化，在布线基板与搭载于其上的半导体芯片之间的电连接部上，容易发生应力。当在电连接部发生规定以上的应力时，在该连接部上的半导体芯片的隆起部与布线基板的电极极板等的界面上，容易发生龟裂及剥离。在倒装片安装的半导体芯片和布线基板之间填充的底层填充剂，具有缓和在电连接部发生的这种应力的功能。借助这种应力缓和功能，抑制在电连接部的龟裂及剥离，以确保倒装片安装中的连接可靠性。
但是，在将大型的半导体晶片安装到布线基板上的情况下，只借助多层填充剂的应力缓和功能，在大多数情况下不能确保充分的连接可靠性。这是因为，由布线基板及半导体芯片的热膨胀系数之差引起的两者的热膨胀之差的绝对量，随着芯片的大型化而变大的原故。热膨胀之差越大，在电连接部产生的应力也越大。
另外，在将半导体晶片及比较大的半导体芯片搭载在探针板、一面对它们的功能借此探测一面进行检查时，当晶片或芯片的电极与探针板之间的热膨胀系数之差很大时，该晶片或芯片的电极与探针板的探测针的位置偏移变大。其结果是，有时会导致不能进行恰当的测试。
作为消除或减轻由布线基板及半导体芯片的平面内方向的热膨胀系数之差引起的上述不当之处的方法之一，可以设想采用热膨胀系数小的布线基板。作为热膨胀系数小的布线基板，在现有技术中，已知有采用低热膨胀系数的金属材料作为核心基板的布线基板。作为构成金属核心基板的金属材料，一般地，采用铝，铜，硅钢，镍铁合金，CIC(具有铜/殷钢/铜的叠层结构的金属包层材料)等。但是，由于金属材料其比重相当大，所以，所获得的布线基板的重量变大，有时采用金属核心基板并不是很理想。另外，金属核心基板，缺乏利用微细工艺进行的加工性能，例如，在很多情况下，开孔及薄板化比较困难。
另一方面，作为降低布线基板的热膨胀系数的方法之一，利用碳纤维材料的技术是公知的。这种技术，例如，在特开昭60-140898号公报、特开平11-40902号公报、以及特开2001-332828号公报作了公开。
在特开昭60-140898号公报中，公开了含有碳纤维片的绝缘层的石墨层与铜布线交替地叠层的多层布线结构的多层布线基板。碳纤维的热膨胀系数，一般地为一1～1ppm/℃(25℃)左右，这样，由于备有包含热膨胀系数小的碳纤维片的石墨层，所以，该多层布线基板的热膨胀系数小。但是，根据特开昭60-140898号公报，这种布线基板的多层布线结构，利用所谓的一揽子叠层法形成。已知，利用一揽子多层法，形成微细的多层布线结构乃至微细的间距的外部连接用电极是很困难的。因此，特开昭60-140898号公报所公开的布线基板，不适合于搭载用微细的间距形成外部连接用电极的半导体芯片。
在特开平11-40902号公报中，公开了一种具有以下的多层布线结构的多层布线基板，所述多层布线结构为，在作为基体材料含有碳纤维片的核心基板的两个面上，利用由包含玻璃纤维的预浸渍体形成的绝缘层和铜布线进行叠层。由于核心基板含有碳纤维片，所以，该布线基板的热膨胀系数小。但是，根据特开平11-40902号公报，这种布线基板的多层布线结构，利用一揽子叠层法形成。因此，特开平11-40902号公报公开的布线基板，不适合于搭载用微细的间距形成外部连接用电极的半导体芯片。
在特开2001-332828号公报中，公开了一种在由含有碳纤维的绝缘层构成的核心基板的两面上，具有由不含有玻璃纤维的预浸渍体构成的绝缘层和铜布线的叠层结构的布线基板。但是，由包含碳纤维的绝缘层构成的核心基板，和不含有玻璃纤维的预浸渍体的热膨胀系数之差相当大。当热膨胀系数的差比较大时，核心基板和绝缘层容易剥离。当绝缘层从核心基板上剥离时，有时会有不适当的应力作用到形成在绝缘层上的布线上，造成该布线的断线。从而，根据特开2001-332828号公报公开的技术，有时很难恰当地制作整个热膨胀系数小的核心基板。
发明内容
本发明考虑到上述情况，其目的是，提供一种能够具有微细的布线结构并且可以适当地达到低热膨胀系数化的多层布线基板及其制造方法，以及可以用于制造多层布线基板的纤维强化树脂基板的制造方法。
根据本发明的第一个方面，提供一种多层布线基板。该多层布线基板具有由核心部和核心外布线部构成的叠层结构，其中，所述核心部包含有：由碳纤维材料及树脂组合物构成的碳纤维强化部，以及具有由包含玻璃纤维材料的至少一个绝缘层和由具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构、并且接合到碳纤维强化部上的核心内布线部，所述核心外布线部，具有由至少一个绝缘层及布线图形构成的叠层结构，并且在核心内布线部接合到核心部上。
在这样构成的多层布线基板上，可以具有微细的布线结构。根据本发明的第一个方面的多层布线基板上的核心外布线部，具有绝缘层和布线图形的叠层结构。该绝缘层不包含碳纤维材料及玻璃纤维材料等纤维构件。因此，核心外布线部，可以利用所谓组合法形成。已知，在利用组合法形成多层布线结构等的叠层布线结构时，能够以高密度形成微细的布线图形。从而，对于本发明中的核心外布线部，可以利用组合法以高密度形成微细布线。
由于在核心外布线部可以具有微细布线，所以，在核心外布线的最上位或者最外部的布线图形上，能够以微细的间距设置外部连接用的电极部。在这种情况下，对于根据本发明的第一个方面的多层布线基板，能够安装或者搭载以微细的间距形成外部连接用电极的半导体芯片。这样，由于根据本发明的第一个方面的多层布线基板，能够具有微细的布线，所以，可以适应于半导体芯片的多引线化，即，可以恰当地适应于高密度的安装。
在根据本发明的第一个方面的多层布线基板中，可以恰当地谋求低热膨胀系数化。具体地说，根据第一个方面的多层布线基板，在碳纤维强化部与核心内布线部之间，以及在核心内布线部与核心外布线部之间达到良好的接合状态的同时，可以适当地降低整个多层布线基板的净热膨胀系数。
碳纤维强化部，作为基体材料包含碳纤维材料。作为碳纤维材料，例如，可以列举出碳纤维网，碳纤维布，碳纤维无纺布，碎纤维形态的碳纤维。或者，作为碳纤维材料，可以列举出具有单向碳纤维片交叉叠层结构的碳纤维。碳纤维材料一般地显示出一1～1ppm/℃(25℃)左右的小的热膨胀系数。在碳纤维强化部的内部，这种热膨胀系数小的碳纤维材料，沿着该树脂部的平面内方向延展。因此，对于在碳纤维强化部的平面内方向的热膨胀系数，通过碳纤维材料的形态的选择，以及在碳纤维强化部中的碳纤维含量的调节，可以将其设定得相当小。由于在整个多层布线基板上的平面内方向的热膨胀系数，在很大程度上依赖于碳纤维强化部的热膨胀系数，所以，例如通过调节在碳纤维强化部中的碳纤维材料的含量，可以将多层布线基板上的平面内方向的热膨胀系数设定成与半导体芯片的平面内方向的热膨胀系数近似的值。
另一方面，在核心内布线部，绝缘层含有玻璃纤维材料，并且，导体图形由具有10～40GPa的弹性模量的导体构成。该弹性模量，是所谓纵向弹性模量(杨氏模量)。根据这种结构，可以将核心内布线部的热膨胀系数，恰当地调节到上述碳纤维强化部的热膨胀系数和上述核心外布线部的热膨胀系数之间。
玻璃纤维材料，具有比碳纤维材料大的热膨胀系数，并且，具有比树脂材料小的热膨胀系数。另外，该玻璃纤维材料，在核心内布线部的绝缘层的内部沿着该绝缘层的平面扩展方向延展。从而，核心内布线部的绝缘层本身的热膨胀系数，成为碳纤维强化部的热膨胀系数和由不含有基体材料的树脂材料构成的绝缘层占有有效体积的核心外布线部的热膨胀系数之间的数值。
另外，核心内布线部上的布线图形，由具有10～40GPa的低弹性模量的导体构成。这种低弹性模量的布线图形是软质的，适合恰当地追随核心内布线部上的绝缘层的热膨胀，从而，在核心内布线部的整个热膨胀系数中，绝缘层的热膨胀系数占支配地位。具体地说，在核心内布线部处，当布线图形所接合的绝缘层具有比该布线图形更小的热膨胀系数的情况下，在加热时该布线图形的膨胀，小到和绝缘层的热膨胀相同的程度，不会不恰当地助长绝缘层的热膨胀。由于布线图形是充分的软质(低弹性)的，所以，在加热时，布线图形的膨胀被具有更小的热膨胀系数的绝缘层所抑制。在布线图形所接合的绝缘层具有比该布线图形大的热膨胀系数的情况下，加热时的该布线图形的膨胀，与绝缘层的热膨胀大到同样的程度，不会不恰当地阻碍绝缘层的热膨胀。由于布线图形是充分软质(低弹性)的，所以，在加热时，布线图形追随膨胀得更大的绝缘层。这样，由具有10～40GPa的低弹性模量的导体构成的布线图形，在核心内布线部，不会阻碍占有有效体积的绝缘层的热膨胀。从而，对于核心内布线部的净热膨胀系数，不会被不恰当地被布线图形的热膨胀系数所左右，在碳纤维强化部的热膨胀系数及核心外布线部的热膨胀系数之间，可以以高自由度地恰当地被设定。
如上所述，根据本发明的第一个方面的多层布线基板，包括：碳纤维强化部，核心外布线部，以及核心内布线部，其中，所述碳纤维强化部具有充分使整个基板的热膨胀系数降低的低热膨胀系数，所述核心外布线部能够形成微细布线、并且与碳纤维强化部的热膨胀系数之差比较大，所述核心内布线部，不受布线图形的不恰当的影响，可以适当地设定其热膨胀系数，以便具有碳纤维强化部的热膨胀系数和核心外布线部的热膨胀系数中间的热膨胀系数。从而，根据第一个方面的多层布线基板，可以很好地保持碳纤维强化部与核心内布线部之间的接合状态，以及，核心内布线部与核心外布线部之间的接合状态，同时，可以降低整个多层布线基板的净热膨胀系数。
这样，根据本发明的第一个方面，在多层布线基板中，可以具有微细的布线结构，并且可以恰当地谋求低热膨胀系数化。这种多层布线基板，能够以微细的间距设置外部连接用电极部，并且适合于搭载本来低热膨胀系数的半导体芯片。
根据本发明的第二个方面，提供另外一种多层布线基板。这种多层布线基板，具有由核心部，第一核心外布线部，以及第二核心外布线部构成的叠层结构，其中，所述核心部包含有：分别具有由含有玻璃纤维材料的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构的第一及第二核心内布线部，以及由碳纤维材料和树脂组合物构成、且介于第一核心内布线部和第二核心内布线部之间的碳纤维强化部，所述第一核心外布线部，具有由至少一个绝缘层和布线图形构成的叠层结构、并且在第一核心内布线部接合到核心部上，所述第二核心外布线部具有由至少一个绝缘层及布线图形构成的叠层结构、且在第二核心内布线部接合到核心部上。
这种结构的多层布线基板，也包含根据本发明的第一个方面的多层布线基板的结构。从而，根据本发明的第二个方面，起到与上述第一个方面相关的同样的效果。再加上，根据第二个方面的多层布线基板，具有对称的叠层结构。具体地说，两个核心内布线部配置在碳纤维强化部的两侧，并且，两个核心外布线部配置在碳纤维强化部的两侧。从而，根据第二个方面的结构，对于降低多层布线基板的弯曲量是适合的。
根据本发明的第三个方面，提供另外一种多层布线基板。这种多层布线基板，具有由核心部，第一核心外布线部，第二核心外布线部构成的叠层结构，其中，所述核心部包含有：分别由碳纤维材料和树脂组合物构成的第一及第二碳纤维强化部，由玻璃纤维材料和树脂组合物构成的、介于第一碳纤维强化部与第二碳纤维强化部之间的玻璃纤维强化部，具有由含有玻璃纤维材料的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形构成的叠层结构、且在与玻璃纤维强化部的相反侧接合到第一碳纤维强化部上的第一核心内布线部，以及，具有由含有玻璃纤维的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构、且在与玻璃纤维强化部的相反侧接合到第二碳纤维强化部上的第二核心内布线部，所述第一核心外布线部，具有由至少一个绝缘层及布线图形构成的叠层结构、且在第一核心内布线部接合到核心部上，所述第二核心外布线部，具有由至少一个绝缘层及布线图形构成的叠层结构、且在第二核心内布线部接合到核心部上。
这种布线基板，包含根据本发明的第一个方面的布线基板的结构。从而，根据本发明的第三个方面，起到和上述第一个方面相关的同样的效果。再加上，由于根据第三个方面的结构，具有对称的叠层结构，所以，可以降低布线基板的弯曲量。
优选地，碳纤维强化部，具有沿着该碳纤维强化部的厚度方向延伸、且被绝缘材料被覆的通孔通路。根据这种结构，核心外布线部的布线图形，能够经由通孔通路电气地引出到碳纤维强化部的相反侧。另外，由于通孔通路用绝缘材料被覆，所以，在碳纤维强化部内，可以恰当地确保碳纤维材料与通孔通路的绝缘状态。
优选地，构成布线图形的导体，是电解铜箔或者轧制铜箔。电解铜箔及轧制铜箔，可适合作为构成绝缘层和叠层结构的布线图形的形成材料使用。
优选地，碳纤维强化部的树脂组合物含有填充剂。在这种情况下，在树脂组合物中的填充剂的含量，优选地为5～30vol％。另外，填充剂，例如，由SiO2、Si3N4、Al2O3、AlN、ZrO2、莫来石、硼硅酸玻璃、硅酸铝玻璃、硼铝硅酸玻璃、石英玻璃、或者碳黑构成。在碳纤维强化部的树脂组合物中含有填充剂的情况下，在该树脂组合物中热膨胀系数各向同性地降低。从而，在大多数情况下，向树脂组合物中添加填充剂对于降低碳纤维强化部的热膨胀系数是令人满意的。
优选地，碳纤维材料具有网、织物、无纺布或者碎纤维布的形态，或者单向碳纤维片交叉地叠层结构。在单向碳纤维片交叉地叠层结构中，多个碳纤维单向排列的多个片，在邻接的片之间并列方向交叉地叠层。优选地，在碳纤维强化部中的碳纤维材料的含量，为30～80vol％。通过碳纤维材料的形态的选择，以及碳纤维强化部中的碳纤维材料的含量的调节，可以调节碳纤维强化部的热膨胀系数。
根据本发明的第四个方面，提供多层布线基板的制造方法。该制造方法，包括：将对第一布线图形形成用导体箔进行退火、以便将该导体箔的弹性模量变成10～40GPa的退火工序；将具有由含有玻璃纤维材料的至少一个绝缘层和导体箔形成的第一布线图形构成的叠层结构的第一布线部，形成于由碳纤维材料及树脂组合物构成的碳纤维强化部上的工序；将具有由至少一个绝缘层及第二布线图形构成的叠层结构的第二布线部，形成于第一布线部上的工序。
根据这种方法，可以恰当地制造根据第一个方面的多层布线基板。从而，根据本发明的第四个方面，在所制造的多层布线基板中，起到与上述第一个方面相关的同样的效果。
在本发明的第四个方面，优选地，导体箔是电解铜箔，在退火工序中，将电解铜箔在200～300℃进行退火。在退火工序中的这种加热温度范围，适合于将电解铜箔的弹性模量降低到10～40GPa。作为导体箔，也可以代替电解铜箔利用轧制铜箔。在这种情况下，在退火工序中，将轧制铜箔在150～250℃进行退火。在退火工序中的这种加热温度范围，适合于将轧制铜箔的弹性模量降低到10～40GPa。
在本发明的第五个方面，提供多层布线基板的另外一种制造方法。这种制造方法，包括：  为了将由含有玻璃纤维材料的至少一个绝缘层和轧制铜箔形成的第一布线图形构成的叠层结构的第一布线部，形成于由碳纤维材料和树脂组合物构成的碳纤维强化部上，进行150℃以上的加热处理的工序；以及，将具有由至少一个绝缘层及第二布线图形构成的叠层结构的第二布线部，形成于前述第一布线部上的工序。
轧制铜箔在150℃以上的加热温度下，有利于降低弹性模量。另外，在形成第一布线部或核心内布线部时的所谓一揽子叠层法中的加压时的加热温度，在大多数情况下超过150℃。从而，根据本发明的第五个方面，在作为形成第一布线部的第一布线图形用的导体箔采用轧制铜箔的情况下，即使事先不对该导体箔实行退火处理，在第一布线部也可以形成10～40Gpa的低弹性模量的布线图形。
根据本发明的第六个方面，提供一种纤维强化树脂基板的制造方法。该制造方法包括：将含有树脂组合物的树脂材料加装到由碳纤维材料和树脂组合物构成、且具有第一贯通孔的第一碳纤维强化板与由碳纤维材料及树脂组合物构成、且具有对应于第一贯通孔的第二贯通孔的第二碳纤维强化板之间的成层工序，以及为了使树脂材料中的树脂组合物填塞第一贯通孔及第二贯通孔，通过树脂材料将第一碳纤维强化板及第二碳纤维强化板压接的工序。
根据这种方法，可以恰当地制造纤维强化树脂基板，所述纤维强化树脂基板可以用于制造包含碳纤维强化部的核心部及核心基板。在本发明的第六个方面，树脂组合物一面从叠层结构体的厚度方向的内侧压出气泡一面进入设置在两个碳纤维强化板上的通孔通路形成用的各个贯通孔。从而，根据本发明的第六个方面，可以一面抑制气泡混入碳纤维强化部上的贯通孔，一面恰当地填塞该贯通孔。
在本发明的第六个方面，优选地，树脂材料是由玻璃纤维以及树脂组合物构成的玻璃纤维强化板。根据这种结构，可以制造具有由碳纤维强化部及玻璃纤维强化部构成的叠层结构的基板。该基板可以适合应用于形成本发明的第三个方面的核心部。
附图说明
图1是根据本发明的第一种实施形式的多层布线基板的部分剖视图。
图2A及图2B表示图1所示的多层布线基板的制造方法中的一部分工序。
图3A～图3C表示接着图2B的工序。
图4A及图4B表示接着图3C的工序。
图5A～图5B表示接着图4B的工序。
图6表示接着图5B的工序。
图7A～图7D表示接着图6的工序。
图8是列举各种铜箔的物理性质的表。
图9是根据本发明的第二种实施形式的多层基板的部分剖视图。
图10A～图10D表示图9所示的多层布线基板的制造方法的一部分工序。
具体实施方式
图1是根据本发明的第一种实施形式的多层布线基板X1的部分剖视图。多层布线基板X1，包括：具有由碳纤维强化(CFR)部10及两个核心内布线部20构成的叠层结构的核心基板100，在该核心基板100的两个面上叠层形成的两个组合部30。在该核心基板100上，设置沿其厚度方向延伸的通孔通路40。
CFR部10，是由碳纤维强化塑料(CFRP)的板材加工而成，由碳纤维材料11、将其收容的硬化的树脂材料12，绝缘树脂部13构成。
在本实施形式中，碳纤维材料11是利用将碳纤维束起的碳纤维丝织成的碳纤维布，以沿CFR部10的平面扩展方向延展的方式配置。在本实施形式中，5个碳纤维材料11沿厚度方向叠层，埋设在树脂材料12内。作为碳纤维材料11，也可以代替碳纤维布，使用碳纤维网，碳纤维无纺布，或者碎纤维形态的碳纤维。或者，作为碳纤维材料，也可以使用具有单向碳纤维片交叉叠层结构的碳纤维。在CFR部10中的碳纤维材料11的含量，为30～80vol％。在本实施形式中，根据它们的结构，在CFR部10的平面扩展方向上的从25℃到150℃的平均热膨胀系数在-1ppm/℃以上，不足10ppm/℃。
作为容纳碳纤维材料11的树脂材料12，例如，可以列举出聚砜(ポリサルホン)，聚醚砜(ポリエテルサルホン)，聚苯基砜(ポリフエニルサルホン)，聚酞酰胺，聚酰胺酰亚胺，聚酮，聚缩醛，聚酰亚胺，聚碳酸酯，改性聚苯醚，聚苯醚，聚对苯二甲酸丁二醇酯，聚丙烯酸脂，聚砜，聚苯基硫醚，聚醚醚酮，四氟乙烯，环氧化物，氰酸脂，双马来酰亚胺等。
绝缘树脂部13，用于确保CFR部10的碳纤维材料11与通孔通路40之间的电绝缘、作为构成绝缘树脂部13用的材料，可以采用与树脂材料12相关所列举的树脂。
核心内布线部20，是用所谓一揽子叠层法将布线多层化的部位，具有由绝缘层21和布线图形22构成的叠层结构。
绝缘层21，用将玻璃布浸渍树脂材料21b构成的预浸渍体形成，使该树脂硬化。从简化图的角度出发，在图1中，玻璃布21a，只对从CFR部10侧起的第三层绝缘层21表示出来，对于其它的绝缘层21省略。作为构成绝缘层21用的树脂材料21b，可以采用与树脂材料12相关的上面列举出来的树脂。在本实施形式中，在绝缘层21的平面扩展的方向上从25℃至150℃的平均热膨胀系数，在10ppm/℃以上、不足20ppm/℃。
布线图形22，由弹性模量10～40GPa(250℃)的导体制成，分别具有所需的形状。该导体，例如，可以通过将电解铜箔及轧制铜箔在规定的条件下退火获得。各层的布线图形22，借助通孔通路40相互电连接。
组合部30，是利用所谓组合法使布线多层化的部位，具有由绝缘层31和布线图形32构成的叠层结构。
绝缘层31，例如，可以利用与树脂材料12相关列举出来的树脂构成。在本实施形式中，在绝缘层31的平面扩展的方向上从25℃至150℃的平均热膨胀系数，在20ppm/℃以上、不足100ppm/℃。
布线图形32，在本实施形式中通过镀铜构成，分别具有所需的形状。形成在邻接的层上的布线图形32，通过通路32相互电连接。在最上位或者最外部的布线图形32上，形成外部连接用的电极极板32a。在组合部30的最上部的表面上，设置对应于电极极板32a开口的保护涂层34。
通孔通路40，用于电连接设置在核心基板100两侧的布线结构，即，用于电连接由核心内布线部20的布线图形22及组合部30的布线图形32构成的布线结构。通孔通路40，在以贯通核心基板100的方式形成的通孔100a上，例如通过镀铜形成。在本发明中，代替镀铜，或者在镀铜的基础上，再通过对通孔100a填充含有银粉末及铜粉末的导电糊剂也可以形成通孔通路。
图2A～图7D，表示多层布线基板X1的制造方法。在图2A～图7D中，利用部分剖视图表示多层布线基板X1的制造过程。
在多层布线基板X1的制造当中，首先，准备如图2A所示的CFRP板10’。CFRP板10’，在本实施形式中，由5个碳纤维材料11以及容纳它们的硬化树脂材料12构成。在CFRP板10’的制作时，例如，首先对一个碳纤维材料11浸渍液体状树脂材料12。其次，通过一面保持为硬化状态一面使树脂材料12干燥，制作碳纤维强化预浸渍体。其次，将这样制作的5个预浸渍体叠层，通过在加热的情况下，沿叠层方向加压，使5个预浸渍体一体化。这样，可以制作CFRP板10’。从简化图观点出发，在有关多层布线基板X1的制造方法的以后的工序图中，省略了碳纤维材料11。
其次，如图2B所示，在CFRP板10’上的规定部位上形成贯通孔10a。贯通孔10a，以比上述通孔通路40的横截面的直径大的开口形成。具体地说，贯通孔10a的开口直径比通孔通路40的直径大出0.2～1.0mm的范围。作为形成贯通孔10a的方法，可以采用利用钻头的切削加工，利用冲孔金属模的冲裁加工，或者，利用激光的烧蚀加工。
其次，将这样加工的CFRP板10’和预浸渍体21’以及铜箔22’，按如图3A所示的顺序叠层。
预浸渍体21’，由玻璃布21a，以及容纳它的未硬化的树脂材料21b构成。预浸渍体21’，例如，可以通过对玻璃布21a浸渍液体状的树脂材料21b之后，一面保持其未硬化状态一面使树脂材料21b干燥制作。从简化图观点出发，在关于多层布线基板X1的制造的图3A之后的图中，省略玻璃布21a。
铜箔22’，是电解铜箔或轧制铜箔，具有10～40GPa的弹性模量(杨氏模量)。铜箔22’的厚度，例如为18μm。在本实施形式中，在铜箔22’上，在如图3A所示的成层工序之前，为了使其弹性模量变成10～40GPa，实行退火处理。电解铜箔的情况下，在退火处理中，优选地，令加热温度为200～300℃，加热时间为0.5～2小时。另外，轧制铜箔的情况下，优选地，令进入热温度为150～250℃，加热时间为0.5～2小时。图8是表示各种铜箔的各种物理性质的一个例子。如图8所示，电解铜箔及轧制铜箔，通过退火处理，可以显示出10～40GPa范围的弹性模量。与此相比，未经退火处理的市售的电解铜箔及轧制铜箔，显示出60Gpa以上的高弹性模量或高刚性。
铜块的弹性模量一般地为130GPa左右，一般市售的电解铜箔及轧制铜箔的弹性模量，以该值为准，显示出60GPa以上的高弹性模量。在本实施形式中，通过一度使这种高弹性模量或高刚性的铜箔进行退火处理，使该铜箔的弹性模量降低。通过退火处理，促进铜的再结晶，其结果，可想而知该铜的结晶性提高，弹性模量降低。
在本发明中，作为铜箔22’使用轧制铜箔的情况下，也可以不用另外进行退火处理。由于轧制铜箔在150℃以上的加热温度下，弹性模量可以显著地降低，所以，例如，在核心内布线部20的形成过程中，在150℃以上将铜箔22’加热足够的时间的情况下，即使事先不实行退火处理，在铜箔22’中也可以达到10～40Gpa的低弹性模量。
在多层布线基板X1的制造当中，其次，以图3A所示的顺序，将成层的叠层结构体在加热的情况下沿厚度方向加压。借此，如图3B所示，通过使预浸渍体21’的树脂材料21b加热硬化，使CFRP板10’和铜箔22’一体化。这时，CFRP板10’的贯通孔10a，被来自于预浸渍体21的树脂材料21b填塞。关于贯通孔10a的填塞，也可以在这种一揽子叠层前，作为填埋树脂，可以用不同于来自预浸渍体21’的树脂材料21b的树脂材料预先进行。这样，形成CFR部10和核心内布线部20上的最下位或最内部的绝缘层21。
其次，通过将铜箔22’形成图形，如图3C所示，形成核心内布线部20上的最下位或最内部的布线图形22。在布线图形22的形成过程中，首先，在铜箔22’上形成抗蚀图形。该抗蚀图形，具有对应于布线图形22的规定的光掩模图形的形状。其次，通过将该抗蚀图形作为光掩模，对铜箔22’实行蚀刻处理，形成布线图形22。作为蚀刻液，可以使用氯化铜水溶液。对以后的铜蚀刻，也可以使用该蚀刻液。之后，剥离抗蚀图形。
其次，将这样形成的叠层结构体、预浸渍体21’、叠层板20’和铜箔32’按照图4A所示的顺序成层。
各个叠层板20’，是用双贴铜板加工而成的，由玻璃布21a、容纳它的硬化树脂材料21b、以及规定的布线图形22构成。在叠层板20’的制作过程中，例如，首先，对玻璃布21a浸渍液体状的树脂材料21b。其次，通过一面维持未硬化的状态一面使树脂材料21b干燥，制作玻璃布强化预浸渍体。其次，通过将这样获得的预浸渍体加压加热，一面使之硬化，一面使铜箔压接到其两面上。在本实施形式中，为了使其弹性模量成为10～40GPa，对该铜箔预先实行退火处理。其次，在以形成布线为目的的铜箔上形成抗蚀图形之后，将该抗蚀图形作为光掩模，通过对铜箔进行蚀刻处理，形成布线图形22。之后，剥离抗蚀图形。这样，制作分别具有规定的布线图形22的叠层板20’。
预浸渍体21’，用与形成最内部的绝缘层21时同样的材料进行制作。另外，铜箔32’，例如具有5μm的厚度。铜箔32’，在形成组合部30上的最下位的布线图形32时使用。
在多层布线基板X1的制造过程中，接着以图4A所示的顺序，在加热的情况下，将成层的叠层结构体沿厚度方向加压。借此，如图4B所示，通过预浸渍体21’的树脂材料21b加热硬化，CFR部10和叠层板20’及铜箔32’一体化。这样，形成具有核心内布线部20的核心基板100。
在核心内布线部20的多层布线结构的形成过程中，可以代替本实施形式的加工方法，对于全部布线图形22，参照图3A～图3C，如上面所述，形成每一层。或者，也可以对于全部布线图形22，参照图4A及图4B，如上面所述，利用已经形成布线图形22的叠层板20’一揽子形成。
在多层布线基板X1的制造过程中，接着，如图5A所示，相对于核心基板100形成通孔100a。通孔100a以通过贯通孔10a的方式形成。对于通孔100a的形成方法，可以采用关于贯通孔10a所述的相同的加工方法。
其次，如图5B所示，在核心基板100的两个面上，形成组合部30的最内部布线图形32，同时，利用通孔100a形成通孔通路40。具体地说，例如，首先，在根据需要对通孔内壁进行污渍清除处理之后，利用非电解镀敷法，在通孔内壁上形成非电解镀铜膜。这时，在铜箔32’上也形成薄的非电解镀铜膜。其次，在铜箔32’上，形成对应于布线图形32的规定的抗蚀图形。其次，将该抗蚀图形作为光掩模，通过电镀法，利用非电解镀铜膜作为种籽层，在该非电解镀铜膜上形成电镀铜膜。借此，在通孔100a上形成通孔通路40。其次，在除去抗蚀图形之后，蚀刻除去未被电镀铜膜覆盖的铜箔32’及其上的非电解镀铜膜。借此，形成布线图形32。
其次，如图6所示，在核心基板100的两个面上，形成组合部30的最内部绝缘层31。具体地说，在核心基板100的表面上成膜规定的树脂材料。此时，例如，通过将形成通孔通路40的通孔100a内减压，将该树脂材料引入通孔100a内，利用该树脂材料填塞通孔100a。关于通孔100a的填塞，也可以在组合部30形成前，利用和形成组合部30上的最下部绝缘层31用的树脂材料不同的树脂材料作为填埋树脂来进行。
其次，如图7A所示，对于绝缘层31形成通路孔31a。通路孔31a，可以利用UV-YAG激光器，二氧化碳激光器，准分子激光器，等离子体的干法蚀刻法等形成。或者，通路孔31a在利用感光性树脂形成绝缘层31的情况下，可以利用光刻法形成。在图7A以后，表示一侧的组合部30的形成过程。
其次，如图7B所示，利用半添加法，在绝缘层31上形成布线图形32，同时，在通路孔31a上形成通路33。具体地说，首先，根据需要进行表面污渍清除处理，将绝缘层31及通路孔31a的表面粗化之后，利用非电解镀敷法，在绝缘层31及通路孔31a的表面上形成非电解镀铜膜。其次，在非电解镀铜膜上形成光致抗蚀剂膜之后，通过将其曝光及显影，形成抗蚀图形。该抗蚀图形，将对应于以形成为目的的布线图形32的非掩模区域残留形成在绝缘层31上。其次，利用电镀法，对于该非掩模区域，利用非电解镀铜膜作为种籽层，使电镀铜堆积。其次，通过蚀刻除去光致抗蚀剂之后，蚀刻除去在此之前被抗蚀图形被覆的非电解镀铜膜。这样，可以形成布线图形32及通路33。
在多层布线基板X1的制造过程中，将通过利用这种组合法进行的绝缘层31的形成、以及布线图形32及通路33的形成重复规定的次数，形成图7C所示的组合多层布线结构。在本实施形式中，布线图形32的叠层数是6，在最外部布线图形32上，形成外部连接用的电极极板32a。
其次，如图7D所示，在组合多层布线结构的表面上，形成保护层34。保护层34，对应于电极极板32a开口。在保护层34的形成过程中，首先，利用印刷技术，将保护层用的树脂材料在组合多层布线结构上成膜。其次，利用光刻，形成规定的开口部。这样，形成具有组合多层布线、表面被保护层34被覆的组合部30。参照图7A～图7D的上述工序，在核心基板100的两侧并行地进行。
这样，制造多层布线基板X1，该多层布线基板X1包括：具有由CFR部10及核心内布线部20构成的叠层结构的核心基板100，以及在该核心基板100的两个面上叠层形成的组合部30。
多层布线基板X1，在组合部30上具有微细并且高密度的布线结构，在组合部30上的最外部布线图形32上，能够以微细的间距设置外部连接用电极极板32a。从而，多层布线基板X1，适合于安装或者搭载以微细的间距形成外部连接用电极的半导体芯片。
多层布线基板X1的CFR部10，包含有热膨胀系数极小的碳纤维11。具有这种CFR部10的多层布线基板X1的整体的、从25℃至150℃的平均热膨胀系数，在本实施形式中为3～5ppm/℃。这种低热膨胀系数的多层布线基板X1，由于与半导体基板之间的热膨胀系数之差小，所以，在搭载半导体芯片的状态下，可以抑制由热膨胀系数之差引起的连接可靠性的降低。
在多层布线基板X1中，在CFR部10与核心内布线部20之间，以及在核心内布线部20与组合部30之间，达到良好的接合状态。多层布线基板X1，包括：具有使整个基板的热膨胀系数充分降低的低热膨胀系数的CFR部10，以及，利用组合法形成微细布线、并且热膨胀系数比较大的组合部30。假如将CFR部10与组合部30直接接合时，由于两者的热膨胀系数之差比较大，所以，在两者之间容易产生剥离。在多层布线基板X1中，在CFR部10和组合部30之间，加装对于热膨胀系数显示出CFR部10与组合部30的中间值的核心内布线部20。
在多层布线基板X1中，由于布线图形22具有10～40GPa的弹性模量，是软质的，所以，核心内布线部20的净热膨胀系数，不会不当地被布线图形22的热膨胀系数所左右，适当地设定在碳纤维强化部10的热膨胀系数及核心外布线部20的热膨胀系数之间。在像核心内布线部20那样的、利用所谓的一揽子叠层法形成的多层布线结构中，对于热膨胀系数，一般地，与构成布线图形的导体相比，绝缘层的热膨胀系数比较大，对于弹性模量，该导体比绝缘层的大。构成布线图形的导体，例如在具有60GPa以上的过分大的弹性模量的情况下，高弹性模量的布线图形，在热膨胀时，会产生比较大的应力，所以，在该多层布线结构的净热膨胀系数中，布线图形的热膨胀系数成为占支配地位的。其结果是，有时很难将该多层布线结构的净热膨胀系数调节成所需的值。与此相对，在本发明中，在核心内布线部20中的布线图形22，由具有10～40GPa的低弹性模量的导体构成。这种低弹性模量的布线图形22，是软质的，柔软到能够适当地追随核心内布线部20上的绝缘层21的热膨胀的程度，其结果是，在核心内布线部20的整个热膨胀系数中，绝缘层21的热膨胀系数占支配地位。从而，核心内布线部20的净热膨胀系数，不会被布线图形22的热膨胀系数不恰当地左右，能够以很高的自由度，恰当地设定在碳纤维强化部10的热膨胀系数及核心外布线部20的热膨胀系数之间。在配备有以高的自由度恰当地设定热膨胀系数的核心内布线部20的多层布线基板X1中，即使环境温度变化，或者，即使经过环境温度的变化，也能够很好地维持CFR部10与核心内布线部20之间的接合状态，以及，核心内布线部20与组合部30之间的接合状态。
图9是根据本发明的第二种实施形式的多层布线基板X2的部分剖视图。多层布线基板X2，包括：玻璃纤维强化(CFR)部50，两个CFR部10，具有由两个核心内布线部20构成的叠层结构的核心基板200，在该核心基板200的两个面多层形成的两个组合部30。在核心基板200上，设置沿其厚度方向延伸的通孔通路40。
GFR部50，是由玻璃纤维强化塑料(GFRP)的板材加工而成的，由玻璃纤维材料51和容纳它的硬化树脂材料52构成。
玻璃纤维材料51，例如是玻璃布，沿GFR部50的平面扩展方向延展地配置。在本实施形式中，将3个玻璃纤维材料51沿厚度方向叠层埋设在树脂材料52中。GFR部50中的玻璃纤维材料51的含量，为20～50vol％。
作为容纳玻璃纤维材料51的树脂材料52，例如，可以采用与上述树脂材料12相关的上面列举的材料。
CFR部10，是由碳纤维强化塑料(CFRP)的板材加工而成的，由碳纤维材料11和容纳它的硬化树脂材料12及绝缘树脂部13构成。本实施形式中的各个CFR部10，除了碳纤维材料11的叠层数为3之外，与第一种实施形式中的CFR部10具有相同的结构。
核心内布线部20，是利用所谓的一揽子叠层法将布线多层化的部位，具有由绝缘层21及布线图形22构成的叠层结构。组合部30，是利用所谓组合法将布线多层化的部位，具有由绝缘层31和布线图形32构成的叠层结构。在组合部30的最上部的表面上，设置保护层34。通孔通路40，用于将设置在核心基板200的两侧的布线结构、即将核心内布线部20的布线图形22和组合部30的布线图形32构成的叠层结构相互电连接。通孔通路40，在以贯通核心基板200的方式形成的通孔200a上，例如通过镀铜形成。
对于核心内部布线部20，组合部30，以及通孔通路40之外的结构，与第一种实施形式中描述的相同。为了将附图简化，在图9中，只对从CFR部10侧起的第三层绝缘层21上，表示出在核心内布线部20上包含在绝缘层21上的玻璃布21a，在其它的绝缘层21上则省略。
图10表示多层布线基板X2的制造工序的一部分。在图10中，利用部分剖视图表示多层布线基板X2的制造工序。
在多层布线基板X2的制造过程中，首先，准备如图10A所示的CFRP板10’。CFRP板10’，在本实施形式中，由3个碳纤维材料11和容纳它的硬化树脂材料12构成。
其次，如图10B所示，在CFRP板10’上的规定的部位，形成贯通孔10a。贯通孔10a，以比上述通孔通路40的横截面的直径大的开口直径形成。具体地说，贯通孔10a的开口直径比通孔通路40的直径大出0.2～1.0mm的范围。作为形成贯通孔10a的方法，可以采用利用钻头的切削加工，利用冲孔金属模的冲裁加工，或者，利用激光的烧蚀加工。
其次，将这样制作的2个CFRP板10’，和3个GFRP板50’，以图10C所示的顺序成层。GFRP板50’，分别由玻璃纤维材料11、以及在未硬化状态容纳该玻璃纤维材料的树脂材料52构成。
其次，如图10D所示，在规定的加压及温度条件下，经由3个GFRP板50’压接CFRP板10’。这时，CFRP板10’的贯通孔10a，被GFRP板50’的树脂材料52填塞。在本实施形式中，树脂材料52一面从叠层结构体的厚度方向的内侧挤出气泡，一面进入设于CFRP板10’上的各个贯通孔10a内。因此，可以一面抑制气泡混入CFR部10上的贯通孔10a，一面恰当地填塞贯通孔10a。填塞贯通孔10a的树脂材料52的一部分，之后，被加工成CFR部10的绝缘树脂部13。这样，形成由GFR部50及CFR部1 0构成的叠层结构体。
其次，利用图10D所示的叠层结构体代替CFRP板10’，在第一种实施形式中，参照图3A及图3B进行上述工序。借此，和图3B所示的大致同样，对于该叠层结构体，叠层核心内布线部20上的最内部的绝缘层21及铜箔22’。但是，这时，由于在贯通孔10a内已经填充树脂材料，所以，不用以来自于预浸渍体21’的树脂材料12填塞该贯通孔10a。
然后，经过与第一种实施形式相关的、参照图3C～图7D所述的同样的工序，可以制造本实施形式的多层布线基板X2。
多层布线基板X2与多层布线基板X1同样，包括，作为外部连接用端子具有能够以微细间距设置的电极极板32a的组合部30。从而，多层布线基板X2，适合于安装或搭载外部连接用电极以微细的间距形成的半导体芯片。
多层布线基板X2的CFR部10，包含热膨胀系数极小的碳纤维材料11。具有这种CFR部10的多层布线基板X2的整个的、25℃至150℃的平均热膨胀系数，在本实施形式中，为3～5ppm/℃。这种低热膨胀系数的多层布线基板X2，由于与半导体芯片之间的热膨胀系数之差小，所以，在搭载半导体芯片的状态下，可以抑制由热膨胀系数之差引起的连接可靠性的降低。
在本实施形式中，如上所述，合适地抑制气泡混入到CFR部10的贯通孔10a中。在用树脂材料填塞贯通孔10a时，当混入气泡时，有时不能确保碳纤维材料11与通孔通路40之间的电绝缘。具体地说，当用树脂材料填塞贯通孔10a时混入气泡时，在通过该树脂材料的通孔100a时，在此之前被封闭的气泡打开，在通孔100a上有时会露出碳纤维材料11。当碳纤维材料11这样露出时，在通孔100a上形成的通孔通路40和碳纤维材料11接触，会发生短路。
此外，在多层布线基板X2上，和多层布线基板X1一样，在CFR部10与核心内布线部20之间，以及核心内布线部20与组合部30之间，达到良好的接合状态。
〔实施例1〕
<多层布线基板的制作>
在本实施例中，作为CFRP材料，使用将碳纤维布和环氧树脂复合化的材料。在本实施例的CFRP板的制作过程中，首先，使碳纤维布(商品名：TORAYCA、东丽公司生产)浸渍环氧树脂清漆(含有高分子化成环氧树脂的单体等的清漆)，然后将其干燥，制作厚度0.2mm的预浸渍体。该碳纤维布，是将截面直径为10μm以下的碳纤维，以平均条数1000条以上捆扎起来的碳纤维丝平纹织造的布。将5个这样准备的预浸渍体叠层，利用真空压力机，在峰值温度200℃下沿叠层方向加压30分钟，制作厚度约0.1mm的未加工的CFRP板。这时的加压压力为40kgf/cm2。在该CFRP板的平面扩展方向的25℃至150℃的平均热膨胀系数，为1ppm/℃。
其次，对该CFRP板的规定部位，通过钻孔，形成开口直径0.8mm的贯通孔。
其次，对CFRP板的两个面，从CFRP板侧将厚度0.1mm的预浸渍体和厚度18μm的铜箔，使用真空压力机进行一揽子叠层，使之一体化。预浸渍体，是玻璃布和环氧树脂复合化的FR4材料的预浸渍体(商品名：R-1650松下电工公司生产)。铜箔为通过退火处理使弹性模量为22GPa的电解铜箔(商品名：F1-WS，古河サ-キツトフイル(株)生产)。对于加压条件，令峰值温度为185℃，加压时间2小时，压力为30kgf/cm2。这时，利用接合到CFRP板的两个表面上的预浸渍体的树脂的一部分，填塞CFRP板的贯通孔。
其次，对上述获得的叠层结构体的两个面，从叠层结构体侧，使用真空压力机，将厚度0.1mm的预浸渍体，厚度为0.1mm且在两个面上具有规定的布线图形的叠层板，厚度为0.1mm的预浸渍体、厚度为5μm的铜箔进行一揽子叠层，使之一体化。预浸渍体是玻璃布和环氧树脂复合化的FR-4材料的预浸渍体(商品名：R-1650松下电工公司生产)。叠层板，是在玻璃布和环氧树脂复合化的FR-4材料的预浸渍体(商品名：R-1650松下电工公司生产)的两个面上，粘贴经过退火处理、弹性模量为10～40GPa的电解铜箔(商品名：F1-WS，古河サ-キツトフイル(株)生产)，由该铜箔形成规定的布线图形的叠层板。对于加压条件，令峰值温度为185℃，加压时间为30分钟，压力为30kgf/cm2。这样，制作包含CFR部以及接合到它的两个面上的两个核心内布线部的核心基板(厚度约为1.8mm)。在核心基板的平面扩展方向的25℃至150℃的平均热膨胀系数，为2.0ppm/℃。
其次，对该核心基板，以通过CFRP板的贯通孔的大致中央的方式，通过钻孔，形成开口直径为0.35mm的通孔。
其次，在通孔上形成通孔通路，同时，在核心基板表面上，利用半添加法形成规定的布线图形。具体地说，首先，在进行通孔内壁的污渍去除处理后，利用非电解镀敷法，在通孔内壁上和未加工铜箔上，形成非电解镀铜膜。其次，在未加工的铜箔上，形成具有对应于规定的布线图形的图形形状的抗蚀图形。在抗蚀图形的形成过程中，首先，在铜箔表面上粘贴干性薄膜光致抗蚀剂(商品名：NIT-240，日合モト-ン公司生产)之后，经过曝光及显影，形成具有对应于所要形成的布线图形的图形形状的抗蚀图形。其次，通过电镀法，利用非电解镀铜膜作为种籽层，在该非电解镀铜膜上形成电解镀铜膜。借此，在通孔上形成通孔通路。其次，在除去抗蚀图形之后，蚀刻除去未被电解镀铜膜覆盖的铜箔及其上的非电解镀铜膜。作为蚀刻液，使用氯化铜水溶液。然后，利用3wt％的氢氧化钠水溶液，剥离抗蚀图形。借此，在核心基板上，形成组合部上的最下位或最内部的布线图形。其次，如上所述，利用环氧树脂填塞已经形成通孔通路的通孔。
其次，在核心基板的两个面上，形成组合绝缘层。在组合绝缘层的形成过程中，首先，利用真空压力机，在峰值温度200℃及30分钟的条件下，为了使其厚度成为0.05mm，在核心基板的两个面上层叠热塑性聚酰亚胺树脂片(商品名：エスパネツクス新日铁化学公司生产)。这种聚酰亚胺层的25℃至150℃的平均热膨胀系数为60ppm/℃。其次，对于组合绝缘层的规定的部位，由UV-YAG激光器，形成通路孔。
其次，利用半添加法，在绝缘层上形成铜布线图形。这时，在通路孔表面上，通过堆积铜，在形成铜布线图形的同时，也形成通路。具体地说，首先，在绝缘层表面及通路孔表面上实行除去污渍的处理之后，利用非电解镀敷法，在绝缘层及通路孔的表面上，形成非电解镀铜膜。其次，将光致抗蚀剂在非电解镀铜膜上成膜之后，通过对其曝光及显影，形成抗蚀图形。该抗蚀图形具有对应于所要形成的布线图形的图形形状。其次，通过电镀方法，在未被抗蚀图形掩盖的非电解镀膜上，以非电解镀铜膜作为种籽层堆积电解镀铜。其次，蚀刻除去抗蚀图形之后，蚀刻除去此前为止被抗蚀图形被覆的非电解镀铜膜。利用这种半添加法，在组合绝缘层上形成布线图形及通路。
然后，通过在核心基板的两个面上重复3次从组合绝缘层的叠层形成直到布线图形以及通路形成的一系列的工序，在核心基板的两个面上，形成具有5层布线结构的组合部。
其次，利用丝网印刷及光刻法，在组合部的表面上形成保护层。在保护层的规定的部位上，以组合部上的最上位的布线图形的一部分作为电极极板面对的方式，设置开口部。
在这样制作的多层布线基板的平面扩展方向上的25℃至150℃的平均热膨胀系数，为4.0ppm/℃。在热膨胀系数的测定中，使用差热膨胀方式的热机械分析装置(商品名：TMA6000，セイコ-インスツルメンツインダストリ-公司生产)。另外，对于本实施例的多层布线基板，测定其弯曲量，在设于多层布线基板表面上的芯片搭载区域的20mm的跨度上，为10μm以下。
<温度循环试验>
对本实施例的多层布线基板，不使用底层填充剂，搭载具有外部连接用的多个凸出电极的规定半导体芯片，通过温度循环试验，研究半导体芯片的多层布线基板之间的连接可靠性。具体地说，首先，对于半导体芯片与多层布线基板之间的各个电连接部，测定初始导通电阻。其次，在-65℃～125℃的范围内进行温度循环试验后，再次测定各个电连接部的导体电阻。温度循环试验，将在-65℃冷却30分钟以及在125℃加热30分钟作为一个循环，将这种循环反复进行1000次。其结果是，各个电连接部的电阻变化率不足10％，可以确认保持良好的连接。在1000个循环之后，在半导体芯片的凸出电极与多层布线基板的电极极板之间，未发生龟裂及剥离。
另外，在1000个循环之后，研磨本实施例的多层布线基板，使之露出其截面，利用光学显微镜观察该露出的截面，在CFR部和核心内布线之间，在核心内布线与组合部(核心外布线部)之间，均未观察到剥离。
〔实施例2〕
<多层布线基板的制作>
在本实施例中，作为CFRP材料，使用将碳纤维布和环氧树脂复合化的材料。在本实施例的CFRP板的制作过程中，首先，使碳纤维布(商品名：TORAYCA、东丽公司生产)浸渍环氧树脂清漆(含有高分子化成环氧树脂的单体等的清漆)，然后将其干燥，制作厚度0.2mm的预浸渍体。该碳纤维布和实施例1中的相同。将这样准备的3层预浸渍体叠层，通过利用真空压力机，在峰值温度200℃沿叠层方向加压30分钟，制作厚度约为0.6mm的未加工的CFRP板。这时的加压压力为40kgf/cm2。该CFRP板的平面扩展方向的25℃至150℃的平均热膨胀系数，为0.5ppm/℃。然后，对该CFRP板的规定部位，通过钻孔，形成开口直径0.8mm的贯通孔。这样，制作两个厚度为0.6mm的被设置有多个贯通孔(φ0.8mm)的CFRP板。
其次，将这样制作的两个CFRP板，经由3个GFRP板，利用真空压力机，通过在峰值温度185℃沿叠层方向加压30分钟进行压接。GFRP板，分别是将玻璃布和环氧树脂复合化的FR-4材料的预浸渍体(商品名：R-1650，松下电工公司生产)，具有0.1mm的厚度。这时，用来自于GFRP板的环氧树脂填塞CFRP的贯通孔。
其次，对CFRP板的两个面，从CFRP板侧，使用真空压力机一揽子地将厚度0.1mm的预浸渍体和厚度18μm的铜箔叠层，使之一体化。该预浸渍体，是将玻璃布和环氧树脂复合化的FR-4材料的预浸渍体(商品名：R-1650，松下电工公司生产)。铜箔是通过实行退火处理、弹性模量为22GPa的电解铜箔(商品名：F1-WS，古河サ-キツトフイル(株)生产)。对于加压条件，令峰值温度为185℃，加压时间为2小时，压力为30kgf/cm2。其次，和实施例1同样，对以上述方式获得的叠层结构体的两个面，使用真空压力机，从叠层结构体侧，将厚度0.1mm的预浸渍体，厚度0.1mm且在两个面具有规定的布线图形的叠层板，厚度0.1mm的预浸渍体，厚度5μm的铜箔一揽子地叠层，使之一体化，制作核心基板。本实施例的核心基板的平面扩展方向的25℃至150℃的平均热膨胀显示，为2.0ppm/℃。
其次，对该核心基板，以通过CFRP板的贯通孔的大致中央的方式，通过钻孔，形成开口直径0.35mm的通孔。
然后，和实施例1同样，通过进行从核心基板表面的布线图形以及通孔通路的形成，直到保护层的形成，制作具有由GFR部，CFR部，核心内布线部，组合部构成的叠层结构的本实施例的多层布线基板。
本实施例的多层布线基板的平面扩展方向的25℃至150℃的平均热膨胀系数为4.0ppm/℃。在热膨胀系数的测定中，使用差热膨胀方式的热机械分析装置(商品名：TMA6000，セイコ-インスツルメンツインダストリ-公司生产)。另外，对于本实施例的多层布线基板，测定弯曲量，在设于多层布线基板表面上的芯片搭载区域的20mm的跨度上，为10μm以下。
<温度循环试验>
对本实施例的多层布线基板，不使用底层填充剂，搭载具有外部连接用的多个凸出电极的规定半导体芯片，通过温度循环试验，和实施例1一样，研究半导体芯片的多层布线基板之间的连接可靠性。其结果是，各个电连接部的电阻变化率不足10％，可以确认保持良好的连接。在1000个循环之后，在半导体芯片的凸出电极与多层布线基板的电极极板之间，未发生龟裂及剥离。
另外，和实施例1一样，观察经过1000个循环的本实施例的多层布线基板的截面，在CFR部和核心内布线之间，在核心内布线与组合部(核心外布线部)之间，均未观察到剥离。
〔比较例1〕
代替实施例1的核心基板，准备相同尺寸的有机核心基板，通过对该有机核心基板和实施例1一样，形成组合部，制作本比较例的多层布线基板。有机核心基板，在BT树脂基板的两个面上，形成和实施例1相同的布线层数的核心内布线部。该核心内布线部上的铜布线图形，由未经过退火处理的电解铜箔形成，其弹性模量为72GPa。测定本比较例的有机核心多层布线基板的弯曲量，在芯片搭载区域的20mm的跨度上，约为30μm。另外，对本比较例的有机核心多层布线基板，不使用底层填充剂，搭载具有外部连接用的多个凸出电极的规定半导体芯片，通过温度循环试验，和实施例1一样，研究半导体芯片一多层布线基板之间的连接可靠性。其结果是，在1000个循环中，在半导体芯片的凸出电极和多层布线基板的电极极板的界面上，存在观察到的龟裂的接合部。
〔评价〕
根据搭载半导体芯片的状态的温度循环试验，可以判定，包括：通过含有碳纤维布平面内方向的热膨胀系数很好地缩小的CFR部，具有用22GPa的低弹性模量的电解铜箔形成的布线图形的核心内布线部的实施例1及实施例2的多层布线基板，与根据比较例1的现有的有机核心多层布线基板相比，在半导体芯片之间的连接可靠性高。由于存在着热膨胀系数极低的CFR部的同时，核心内布线部的布线图形不会阻碍核心基板的低热膨胀系数，并具有足够低的图形模量，所以，可以恰当地控制该核心基板或多层布线基板中的平面内方向的热膨胀系数缩小，其结果是，可以认为，在实施例1和实施例2的多层布线基板中，可以获得高的连接可靠性。
这样，根据本发明，在多层布线基板中，可以恰当地达到低热膨胀系数。这种布线基板，适合于搭载本来低热膨胀系数的半导体芯片，可以适用于半导体芯片安装基板，主插件板，探针板用基板等。

Claims (16)

1、一种多层布线基板，具有由核心部和核心外布线部构成的叠层结构，其中
所述核心部含有：由碳纤维材料及树脂组合物构成的碳纤维强化部，以及，由含有玻璃纤维材料的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构、且接合到前述碳纤维强化部上的核心内布线部，
所述核心外布线部，具有由至少一个绝缘层以及布线图形形成的叠层结构，在前述核心内布线部接合到前述核心部上。
2、一种多层布线基板，具有由核心部，第一核心外布线部以及第二核心外布线部构成的叠层结构，其中
所述核心部含有：分别具有由含有玻璃纤维材料的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构的第一及第二核心内布线部，以及，由碳纤维材料及树脂组合物构成、且介于前述第一核心内布线部与前述第二核心内布线部之间的碳纤维强化部，
所述第一核心外布线部，具有由至少一个绝缘层及布线图形形成的叠层结构，在前述第一核心内布线部接合到前述核心部上，
所述第二核心外布线部，具有由至少一个绝缘层及布线图形形成的叠层结构，在前述第二核心内布线部接合到前述核心部上。
3、一种多层布线基板，具有由核心部，第一核心外布线部以及第二核心外布线部构成的叠层结构，其中
所述核心部含有：分别由碳纤维材料及树脂组合物构成的第一及第二碳纤维强化部，由玻璃纤维材料及树脂组合物构成的、介于前述第一碳纤维强化部和前述第二碳纤维强化部之间的玻璃纤维强化部，具有由含有玻璃纤维材料的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构、并且在与前述玻璃纤维强化部相反侧接合到前述第一碳纤维强化部上的第一核心内布线部，以及，具有由含有玻璃纤维材料的至少一个绝缘层和具有10～40GPa的弹性模量的导体构成的布线图形形成的叠层结构、并且在与前述玻璃纤维强化部的相反侧接合到前述第二碳纤维强化部上的第二核心内布线部，
所述第一核心外布线部，具有由至少一个绝缘层及布线图形形成的叠层结构，在前述第一核心内布线部接合到前述核心部上，
所述第二核心外布线部，具有由至少一个绝缘层及布线图形形成的叠层结构，在前述第二核心内布线部接合到前述核心部上。
4、如权利要求1所述的多层布线基板，前述核心部具有沿该核心部的厚度方向延伸且被绝缘材料被覆的通孔通路。
5、如权利要求1所述的多层布线基板，前述导体，是电解铜箔或轧制铜箔。
6、如权利要求1所述的多层布线基板，前述碳纤维强化部的前述树脂组合物，含有填充剂。
7、如权利要求6所述的多层布线基板，在前述树脂组合物中的前述填充剂的含量为5～30vol％。
8、如权利要求6所述的多层布线基板，前述填充剂，由SiO2、Si3N4、Al2O3、AlN、ZrO2、莫来石、硼硅酸玻璃、硅酸铝玻璃、硼铝硅酸玻璃、石英玻璃、或者碳黑构成。
9、如权利要求1所述的多层布线基板，前述碳纤维材料，具有网、布、无纺布或者碎纤维的形态，或者单向碳纤维片交叉叠层结构。
10、如权利要求1所述的多层布线基板，在前述碳纤维强化部中的前述碳纤维材料的含量为30～80vol％。
11、一种多层布线基板的制造方法，包括：
将第一布线图形形成用的导体箔进行退火、以便将该导体箔的弹性模量变成10～40GPa的退火工序，
将具有由含有玻璃纤维材料的至少一个绝缘层和前述导体箔形成的第一布线图形形成的叠层结构的第一布线部，形成在由碳纤维材料及树脂组合物构成的碳纤维强化部上的工序，
将具有由至少一个绝缘层及第二布线图形构成的叠层结构的第二布线部形成在前述第一布线部上的工序。
12、如权利要求11所述的多层布线基板的制造方法，前述导体箔是电解铜箔，在前述退火工序中，该电解铜箔是在200～300℃被退火。
13、如权利要求11所述的多层布线基板的制造方法，前述导体箔是轧制铜箔，在前述退火工序中，该轧制铜箔是在150～250℃被退火。
14、一种多层布线基板的制造方法，包括：
包含用于将具有由含有玻璃纤维材料的至少一个绝缘层和轧制铜箔形成的第一布线图形构成的叠层结构的第一布线部，形成在由碳纤维材料以及树脂组合物构成的碳纤维强化部上的，150℃以上的加热处理的工序，以及
用于将具有由至少一个绝缘层及第二布线图形构成的叠层结构的第二布线部形成在前述第一布线部上的工序。
15、一种纤维强化树脂基板的制造方法，包括；
用于将含有树脂组合物的树脂材料加装到由碳纤维材料以及树脂组合物构成的、且具有第一贯通孔的第一碳纤维强化板，与由碳纤维材料及树脂组合物构成的、且具有对应于前述第一贯通孔的第二贯通孔的第二碳纤维强化板之间的成层工序，
用于通过前述树脂材料将前述第一碳纤维强化板及前述第二碳纤维强化板压接的工序，以使前述树脂材料中的前述树脂组合物填塞前述第一贯通孔及前述第二贯通孔。
16、如权利要求15所述的纤维强化树脂基板的制造方法，前述树脂材料，是由玻璃纤维材料及树脂组合物构成的玻璃纤维强化板。
CN03825574.XA 2003-01-16 2003-01-16 多层布线基板及其制造方法、纤维强化树脂基板制造方法 Expired - Fee Related CN100477891C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000325 WO2004064467A1 (ja) 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法

Publications (2)

Publication Number Publication Date
CN1714608A true CN1714608A (zh) 2005-12-28
CN100477891C CN100477891C (zh) 2009-04-08

Family

ID=32260036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03825574.XA Expired - Fee Related CN100477891C (zh) 2003-01-16 2003-01-16 多层布线基板及其制造方法、纤维强化树脂基板制造方法

Country Status (5)

Country Link
US (2) US7224046B2 (zh)
JP (1) JP4199198B2 (zh)
CN (1) CN100477891C (zh)
TW (1) TW556466B (zh)
WO (1) WO2004064467A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449634A (zh) * 2006-05-24 2009-06-03 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
CN102176808A (zh) * 2007-01-29 2011-09-07 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
CN101593750B (zh) * 2008-05-30 2012-06-20 富士通株式会社 芯衬底和印刷布线板
CN102740584A (zh) * 2011-03-31 2012-10-17 深南电路有限公司 印刷线路板及其加工方法
CN103155145A (zh) * 2010-10-13 2013-06-12 高通股份有限公司 用于改善衬底翘曲的方法和设备
CN103325762A (zh) * 2012-02-01 2013-09-25 马维尔国际贸易有限公司 具有通孔的球栅阵列封装衬底及其形成方法
CN103428993A (zh) * 2012-05-18 2013-12-04 揖斐电株式会社 布线板及其制造方法
CN106356360A (zh) * 2016-10-24 2017-01-25 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
CN110313063A (zh) * 2017-02-23 2019-10-08 京瓷株式会社 布线基板、电子装置用封装体以及电子装置
WO2020258161A1 (zh) * 2019-06-27 2020-12-30 瑞声声学科技(深圳)有限公司 印刷电路板及其制造方法
CN113903508A (zh) * 2020-07-06 2022-01-07 矢崎总业株式会社 复合材料结构和复合材料结构生产方法
CN113903507A (zh) * 2020-07-06 2022-01-07 矢崎总业株式会社 复合材料结构和复合材料结构生产方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US8658953B2 (en) * 2003-07-07 2014-02-25 Turbochef Technologies, Inc. Antenna cover for microwave ovens
JP2005332872A (ja) * 2004-05-18 2005-12-02 Alps Electric Co Ltd 配線基板への電子部品の取付構造
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US20080105395A1 (en) * 2005-01-18 2008-05-08 Naoyuki Shiratori Polyketone Fiber Paper, Polyketone Fiber Paper Core Material For Printed Wiring Board, And Printed Wiring Board
JP2007106107A (ja) * 2005-07-29 2007-04-26 Sumitomo Chemical Co Ltd 液晶ポリエステル銅張積層板
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP4855753B2 (ja) * 2005-10-03 2012-01-18 富士通株式会社 多層配線基板及びその製造方法
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
EP1837910A1 (fr) * 2006-03-21 2007-09-26 Stmicroelectronics Sa Puce de circuits integrés à plots externes decalés et procédé de fabrication d'une telle puce.
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP5125389B2 (ja) 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099619A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP4904242B2 (ja) * 2007-10-12 2012-03-28 新光電気工業株式会社 配線基板及びその製造方法
JP2009099621A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP5082748B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 コア部材およびコア部材の製造方法
JP2009099624A (ja) 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
JP5318393B2 (ja) * 2007-10-12 2013-10-16 富士通株式会社 半導体装置
JP5085266B2 (ja) 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
US20090155552A1 (en) * 2007-12-14 2009-06-18 International Business Machines Corporation Ic chip package substrate having outermost glass fiber reinforced epoxy layers and related method
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2009290124A (ja) 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5217640B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
KR20100019885A (ko) * 2008-08-11 2010-02-19 삼성전기주식회사 프로브 카드 제조 방법
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
KR101148628B1 (ko) 2008-11-20 2012-05-25 후지쯔 가부시끼가이샤 배선 기판 및 배선 기판의 제조 방법
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
JP5378590B2 (ja) * 2010-02-26 2013-12-25 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5609531B2 (ja) 2010-10-22 2014-10-22 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
KR20120050835A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 금속박 적층판 및 그 제조방법, 방열기판
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體，以及其等之製造方法
JP5753471B2 (ja) * 2011-10-12 2015-07-22 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
JP5752299B2 (ja) * 2013-07-01 2015-07-22 デクセリアルズ株式会社 熱伝導シートの製造方法、熱伝導シート、及び放熱部材
US20150114699A1 (en) * 2013-10-24 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Insulation material, printed circuit board using the same and method of manufacturing the same
WO2015107616A1 (ja) * 2014-01-14 2015-07-23 富士通株式会社 回路基板及びその製造方法、並びに電子装置
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP2018056264A (ja) * 2016-09-28 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP2021163879A (ja) * 2020-03-31 2021-10-11 三菱マテリアル株式会社 金属ベース基板
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板
CN115210061A (zh) * 2021-02-08 2022-10-18 株式会社咕咕生产 人偶服装用框体、人偶服装以及它们的制造方法
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
AU4058593A (en) * 1992-06-15 1994-01-04 Dyconex Patente Ag Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JPH07249847A (ja) * 1994-03-14 1995-09-26 Mitsubishi Electric Corp 低熱膨張プリント配線板
JPH1140902A (ja) 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
DE19756818A1 (de) * 1997-12-19 1999-06-24 Bosch Gmbh Robert Mehrlagen-Leiterplatte
JP3635205B2 (ja) * 1998-10-29 2005-04-06 新光電気工業株式会社 配線基板
JP2000340895A (ja) * 1999-05-31 2000-12-08 Tokyo Cathode Laboratory Co Ltd 配線基板及びその製造方法
DE60035855D1 (de) * 1999-09-06 2007-09-20 Suzuki Sogyo Kk Substrat einer schaltungsplatine
KR100654870B1 (ko) * 1999-11-01 2006-12-07 제이에스알 가부시끼가이샤 도전층 형성용 수성 분산액, 도전층, 전자 부품, 회로기판 및 그의 제조 방법 및 다층 배선판 및 그의 제조 방법
EP1203657A4 (en) * 2000-03-24 2002-08-21 Ibiden Co Ltd DECORATIVE MATERIAL AND DECORATIVE PLATE
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP3396465B2 (ja) * 2000-08-25 2003-04-14 三井金属鉱業株式会社 銅張積層板
JP3905325B2 (ja) * 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
JP2003008207A (ja) * 2001-06-27 2003-01-10 Ngk Spark Plug Co Ltd 配線基板の製造方法
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449634A (zh) * 2006-05-24 2009-06-03 大日本印刷株式会社 部件内置布线板、部件内置布线板的制造方法
CN102176808B (zh) * 2007-01-29 2014-04-09 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
CN102176808A (zh) * 2007-01-29 2011-09-07 住友电木株式会社 层叠体、基板的制造方法、基板及半导体装置
CN101593750B (zh) * 2008-05-30 2012-06-20 富士通株式会社 芯衬底和印刷布线板
CN103155145B (zh) * 2010-10-13 2016-12-21 高通股份有限公司 用于改善衬底翘曲的方法和设备
CN103155145A (zh) * 2010-10-13 2013-06-12 高通股份有限公司 用于改善衬底翘曲的方法和设备
CN102740584B (zh) * 2011-03-31 2015-07-01 深南电路有限公司 印刷线路板及其加工方法
CN102740584A (zh) * 2011-03-31 2012-10-17 深南电路有限公司 印刷线路板及其加工方法
CN103325762A (zh) * 2012-02-01 2013-09-25 马维尔国际贸易有限公司 具有通孔的球栅阵列封装衬底及其形成方法
CN103428993A (zh) * 2012-05-18 2013-12-04 揖斐电株式会社 布线板及其制造方法
US9480157B2 (en) 2012-05-18 2016-10-25 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN106356360A (zh) * 2016-10-24 2017-01-25 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
CN106356360B (zh) * 2016-10-24 2019-03-01 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
CN110313063A (zh) * 2017-02-23 2019-10-08 京瓷株式会社 布线基板、电子装置用封装体以及电子装置
CN110313063B (zh) * 2017-02-23 2023-01-10 京瓷株式会社 布线基板、电子装置用封装体以及电子装置
WO2020258161A1 (zh) * 2019-06-27 2020-12-30 瑞声声学科技(深圳)有限公司 印刷电路板及其制造方法
CN113903508A (zh) * 2020-07-06 2022-01-07 矢崎总业株式会社 复合材料结构和复合材料结构生产方法
CN113903507A (zh) * 2020-07-06 2022-01-07 矢崎总业株式会社 复合材料结构和复合材料结构生产方法

Also Published As

Publication number Publication date
US7224046B2 (en) 2007-05-29
WO2004064467A1 (ja) 2004-07-29
TW556466B (en) 2003-10-01
JPWO2004064467A1 (ja) 2006-05-18
US20070186414A1 (en) 2007-08-16
US20050218503A1 (en) 2005-10-06
CN100477891C (zh) 2009-04-08
JP4199198B2 (ja) 2008-12-17
TW200414860A (en) 2004-08-01
US7640660B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
CN1714608A (zh) 多层布线基板及其制造方法、纤维强化树脂基板制造方法
CN1282403C (zh) 多层布线板
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
US20090101510A1 (en) High density printed circuit board and method of manufacturing the same
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1520704A (zh) 芯板及利用芯板的多层电路板
CN1741707A (zh) 包括具有高介电常数的嵌入式电容器的印刷电路板及其制造方法
CN1829420A (zh) 其中具有嵌入式电容器的印刷电路板及其制造方法
JP2007019198A (ja) 積層基板および該積層基板を有する電子機器
CN1744800A (zh) 多层线路板和用于制作多层线路板的工艺
CN1242657C (zh) 导电膏与印刷线路板之间的粘结强度改进及其生产方法
CN101032194A (zh) 多层布线板及其制造方法
JP2005072328A (ja) 多層配線基板
JP2018037652A (ja) インダクタの製造方法及びインダクタ
US7169707B2 (en) Method of manufacturing package substrate with fine circuit pattern using anodic oxidation
JP3037662B2 (ja) 多層配線基板およびその製造方法
US9420696B2 (en) Method of manufacturing wiring substrate
TWI595811B (zh) 印刷電路板及其製造方法
JP3674662B2 (ja) 配線基板の製造方法
KR101912284B1 (ko) 인덕터 제조방법 및 인덕터
JP2005302924A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20210116

CF01 Termination of patent right due to non-payment of annual fee