JP2018056264A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2018056264A
JP2018056264A JP2016189362A JP2016189362A JP2018056264A JP 2018056264 A JP2018056264 A JP 2018056264A JP 2016189362 A JP2016189362 A JP 2016189362A JP 2016189362 A JP2016189362 A JP 2016189362A JP 2018056264 A JP2018056264 A JP 2018056264A
Authority
JP
Japan
Prior art keywords
layer
wiring
semiconductor device
resin
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016189362A
Other languages
English (en)
Inventor
松原　義久
Yoshihisa Matsubara
義久 松原
島田　康弘
Yasuhiro Shimada
康弘 島田
好孝 京極
Yoshitaka Kyogoku
好孝 京極
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016189362A priority Critical patent/JP2018056264A/ja
Priority to US15/655,831 priority patent/US20180090451A1/en
Priority to CN201710822938.5A priority patent/CN107871671A/zh
Priority to TW106131885A priority patent/TW201826451A/zh
Publication of JP2018056264A publication Critical patent/JP2018056264A/ja
Priority to HK18105508.4A priority patent/HK1246002A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】半導体装置における配線基板の強度を確保しつつ、熱伝導性を高める。【解決手段】ＢＧＡ５は、上面１ａおよび下面１ｂを有する配線基板１と、配線基板１の上面１ａに搭載された半導体チップ２と、配線基板１の下面１ｂに設けられた複数の外部端子であるボール電極８と、を有している。配線基板１は、配線層１ｃと配線層１ｄとの間に配置された絶縁層１ｅを備え、絶縁層１ｅは、樹脂層１ｊと、樹脂層１ｋと、樹脂層１ｊと樹脂層１ｋとの間に配置された導電層１ｐと、を含んでおり、導電層１ｐは、グラファイトシート１ｍと金属層１ｎとの積層体からなる。【選択図】図１

Description

本発明は、半導体装置およびその製造技術に関し、例えば、配線基板上に半導体チップが搭載された半導体装置に適用して有効な技術に関する。
半導体チップが配線基板上に搭載される構造を備え、かつ放熱が必要とされる半導体装置では、配線基板が樹脂を主成分として形成されているため、配線基板の熱伝導性を高める対策が必要である。
例えば、特開２０１１−１６６０２９号公報（特許文献１）には、第１の絶縁層と、第２の絶縁層と、第１の絶縁層と第２の絶縁層によって挟まれたグラファイトシートとを有する配線基板の構造が記載されている。
特開２０１１−１６６０２９号公報
上記特許文献１には、グラファイトシートが樹脂層によって挟まれた構造が記載されているが、グラファイトシートは、平面方向に対する熱伝導はよい。特に、厚さが４０μｍより薄い場合には、高い熱伝導率が得られる。
しかしながら、グラファイトシートは、厚さが薄いと平面方向に対しての軟化耐性が著しく低い。つまり、平面方向に対しては応力に強いが、垂直方向に対しては応力に弱く、折れ易いという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置は、第１面と第２面とを有する配線基板と、上記配線基板の上記第１面に搭載された半導体チップと、上記配線基板の上記第２面に設けられた複数の外部端子と、を有する。また、上記配線基板は、第１配線層と、上記第１配線層上に配置された第２配線層と、上記第１配線層と上記第２配線層との間に配置された第１絶縁層と、上記第１絶縁層を貫通する第１孔内に形成された第２絶縁層と、上記第２絶縁層を貫通する第２孔内に形成され、上記第１配線層の配線と上記第２配線層の配線とを電気的に接続する導体部と、を備える。さらに、上記第１絶縁層は、第１樹脂層と、第２樹脂層と、上記第１樹脂層と上記第２樹脂層との間に配置された導電層と、を含み、上記導電層は、グラファイトシートと金属層との積層体からなる。
また、一実施の形態の半導体装置の製造方法は、（ａ）支持基板上に第１配線層を形成する工程、（ｂ）上記（ａ）工程の後、上記第１配線層上に、第１樹脂層と、第２樹脂層と、上記第１樹脂層と上記第２樹脂層との間に配置された導電層と、からなる第１絶縁層を形成する工程、（ｃ）上記（ｂ）工程の後、上記第１絶縁層を貫通する第１孔を形成する工程、を有する。さらに、（ｄ）上記（ｃ）工程の後、上記第１孔内に第２絶縁層を形成する工程、（ｅ）上記（ｄ）工程の後、上記第２絶縁層を貫通する第２孔を形成する工程、（ｆ）上記（ｅ）工程の後、上記第２孔内に導体部を形成する工程、を有する。また、（ｇ）上記（ｆ）工程の後、上記第１絶縁層上に第２配線層を形成して、上記第１配線層の配線と上記第２配線層の配線とを上記第２孔内の上記導体部によって電気的に接続する工程、（ｈ）上記（ｇ）工程の後、上記支持基板と上記第１配線層とを分離して、第１面と第２面とを備えた配線基板を形成する工程、を有する。さらに、（ｉ）上記（ｈ）工程の後、上記配線基板の上記第１面上に半導体チップを搭載する工程、（ｊ）上記（ｉ）工程の後、上記第１配線層における複数の電極のそれぞれに外部端子を設ける工程、を有し、上記導電層は、グラファイトシートと金属層との積層体である。
一実施の形態によれば、半導体装置における配線基板の強度を確保しつつ、熱伝導性を高めることができる。
実施の形態１の半導体装置の構造の一例を示す断面図である。 各種金属材料を用いた場合のグラファイト比率と熱伝導率の関係の一例を示す折れ線図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図である。 図１０に示す配線基板への半導体チップの搭載工程の一例を示す部分断面図である。 図１に示す半導体装置の実装構造の一例を示す部分断面図である。 実施の形態２のコア基板の製造工程の一例を示す部分断面図である。 実施の形態２のコア基板の製造工程の一例を示す部分断面図である。 実施の形態２のコア基板の製造工程の一例を示す部分断面図である。 変形例の導電層の構造を示す部分断面図である。 他の変形例の導電層の構造を示す部分断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
図１は実施の形態１の半導体装置の構造の一例を示す断面図である。
図１に示す本実施の形態１の半導体装置は、配線基板上に半導体チップがフリップチップ実装により搭載され、さらに半導体チップ上にこの半導体チップを覆うようにリッド（Ｌｉｄ）と呼ばれる蓋部材が設けられた放熱タイプの半導体パッケージである。
また、本実施の形態１では、上記半導体装置の一例として、上記半導体装置の外部端子が、配線基板の下面に設けられた複数のボール電極の場合を説明する。したがって、本実施の形態１の半導体装置は、ＢＧＡ（Ball Grid Array)でもある。
図１を用いて本実施の形態１のＢＧＡ５の構造について説明すると、上面（第１面）１ａおよび上面１ａとは反対側の下面（第２面）１ｂを有する配線基板１と、配線基板１の上面１ａに搭載された半導体チップ２と、配線基板１の下面１ｂに設けられた複数の外部端子であるボール電極８と、を有している。
半導体チップ２は、複数のバンプ電極４を介して配線基板１の上面１ａ上にフリップチップ実装されており、この半導体チップ２を覆うようにリッド７が設けられている。また、半導体チップ２は、主面２ａとその反対側の裏面２ｂとを有しており、主面２ａには複数の電極パッド２ｃが形成されている。
配線基板１の上面１ａには複数のランド（端子、電極）１ａａが設けられており、一方、下面１ｂにも複数のランド（端子、電極）１ｂａが設けられている。なお、上面１ａ側および下面１ｂ側のそれぞれの表面にはソルダレジスト膜（絶縁膜）１ｒが形成されており、上面１ａ側および下面１ｂ側のそれぞれのソルダレジスト膜１ｒの複数の開口部の各々に、上面１ａ側のランド１ａａや下面１ｂ側のランド１ｂａが露出している。
このような配線基板１に対して、その上面１ａ上に半導体チップ２がフリップチップ実装によって搭載されている。すなわち、半導体チップ２の主面２ａは、配線基板１の上面１ａと対向して配置され、かつ複数のバンプ電極（バンプ、突起電極）４を介して配線基板１の上面１ａのランド１ａａに電気的に接続されている。
また、配線基板１の下面１ｂ側には、外部端子であるボール電極８が、例えば、グリッド状（格子状）に並んで設けられている。
以上により、ＢＧＡ５では、配線基板１の上面１ａ上に搭載された半導体チップ２のそれぞれの電極パッド２ｃが、それぞれの電極パッド２ｃに対応するバンプ電極４、ランド１ａａおよびランド１ｂａを介して、配線基板１の下面１ｂ側の複数のボール電極８と電気的に接続されている。なお、配線基板１の内部の構造については、後で詳しく説明する。
また、ＢＧＡ５では、半導体チップ２と配線基板１との間にアンダーフィル（樹脂、接着材）６が充填されている。すなわち、複数のバンプ電極４のそれぞれのバンプ電極間の隙間にアンダーフィル６が充填されている。これにより、半導体チップ２と配線基板１との間の熱膨張係数の差がアンダーフィル６によって緩和される。つまり、アンダーフィル６によって半導体チップ２のフリップチップ接合部を補強することができる。
また、本実施の形態１のＢＧＡ５は、半導体チップ２の放熱機能を高めるために、半導体チップ２が金属製のリッド７によって覆われている。
なお、リッド７は、例えば銅板等の金属板からなる。そして、リッド７は、半導体チップ２の裏面（上方を向いた面）２ｂと、導電性接着剤９を介して接合されている。
上記導電性接着剤９は、例えば、銀ペーストやアルミニウム系ペースト等である。
このように半導体チップ２が、導電性接着剤９を介して金属板からなるリッド７と接合していることにより、半導体チップ２から発せられる熱を、導電性接着剤９を介してリッド７から放出することができ、ＢＧＡ５の信頼性を向上させることができる。
また、リッド７と配線基板１とを接合している接着剤１０は、例えば、エポキシ樹脂系の接着剤１０である。
次に、ＢＧＡ５に組み込まれる配線基板１の詳細構造について説明する。
図１に示す配線基板１は、多層の配線層を備えた多層配線基板であるとともに、コアレス基板であり、また、プリプレグ層と配線層とを積み上げて形成したビルドアップ基板でもある。
配線基板１は、配線層（第１配線層）１ｃと、配線層１ｃ上に配置された配線層（第２配線層）１ｄと、配線層１ｃと配線層１ｄとの間に配置された絶縁層（第１絶縁層）１ｅと、を備えている。さらに、後述する図１０に示す絶縁層１ｅを貫通する孔（第１孔）１ｇ内に形成された絶縁層（第２絶縁層）１ｆと、絶縁層１ｆを貫通する孔（第２孔）１ｈ内に形成され、図１の配線層１ｃのランド１ｂａと配線層１ｄのランド１ｄａとを電気的に接続するビア配線（導体部）１ｉと、を備えている。
そして、絶縁層１ｅは、樹脂層（第１樹脂層）１ｊと、樹脂層（第２樹脂層）１ｋと、樹脂層１ｊと樹脂層１ｋとの間に配置された導電層１ｐと、を含んでおり、この導電層１ｐは、グラファイトシート１ｍと金属層１ｎとの積層体からなる。
つまり、グラファイトシート１ｍと金属層１ｎとの積層体からなる導電層１ｐは、樹脂層１ｊと樹脂層１ｋとによって挟まれている。
また、本実施の形態１の配線基板１では、導電層１ｐは、グラファイトシート１ｍが金属層１ｎによって挟まれた構造の積層体となっており、グラファイトシート１ｍとその上下に配置された金属層１ｎとの３層構造となっている。
そして、配線基板１には、それぞれにグラファイトシート１ｍと金属層１ｎとからなる導電層１ｐを含んだ複数の絶縁層１ｅが形成されており、絶縁層１ｅと絶縁層１ｅとの間には、第３樹脂層である樹脂層１ｑが配置されている。
なお、グラファイトシート１ｍは、導電性を有している。したがって、導電層１ｐを含む絶縁層１ｅを貫通し、かつ配線層１ｃのランド１ｂａと配線層１ｄのランド１ｄａとを電気的に接続するビア配線１ｉは、その平面方向における周囲が、第２絶縁層であり、かつ樹脂柱である絶縁層１ｆによって覆われている。つまり、複数のビア配線１ｉのそれぞれは、それらの平面方向の周囲が絶縁層１ｆによって覆われており、これにより、導電層１ｐとの絶縁が確保されている。
本実施の形態１の配線基板１では、その熱伝導率の向上の目的として、グラファイトシート１ｍを介在させている。ここで、グラファイトの構造について説明すると、グラファイトは、ベンゼン環が平面上に並んだグラフェンシート（Graphene sheet）と呼ばれる巨大平面分子が積み重なった(スタッキングした)構造となっている。グラフェンは、2次元の蜂の巣状の格子内に周密に詰め込まれた単層の炭素原子であり、グラフェンを積み重ねれば3次元のグラファイトが得られる。したがって、グラファイトシート１ｍは、平面方向(2次元方向)に対する熱伝導率が高く、この特性を利用して配線基板１の熱伝導率を高めている。一方で、グラファイトシート１ｍは、垂直方向への機械的強度が弱い（折れ易い）ため、本実施の形態1では、グラファイトシート１ｍを金属層１ｎと積層させることで、垂直方向への機械的強度を高めることができる。
なお、グラファイトシート１ｍとして好適な材料は、一例として、高配向熱分解黒鉛（Highly Oriented Pyrolytic Graphite）である。
ここで、本願発明者が検討した課題について詳細に説明する。
グラファイト材では、その膜厚依存性で特徴的な特性として、薄膜になるほど熱伝導率が良いという特徴がある。この理由は、膜厚が厚いと、熱容量が発生して熱伝導率を下がるからである。一例として銅膜と比較した場合、一般的には、４０μｍより薄いグラファイト膜は銅より３〜４倍の熱伝導率が得られるが、１００μｍ程度まで厚いグラファイト材を使うと、むしろ銅材料の熱伝導率の方が良くなり、グラファイト材を使うメリットがなくなる。
したがって、グラファイト材を採用する場合、その厚さは、より薄い方が熱伝導率を大きくする効果が高い。さらに、半導体としては熱源密度が上がり、ジュール熱問題が発生するので、基板における熱を拡散させる対策として、基板の平面方向に広がるような薄膜が効果的である。ところが、グラファイト材は平面方向に軟化耐性がない。つまり、平面方向に対しての応力（圧縮や引っ張り）には強いが、垂直方向に対しての応力には折れやすいという課題がある。なお、このグラファイト材が折れやすい特性をモビリティが低いと言う場合もある。
そこで、本実施の形態１の配線基板１では、グラファイトシート１ｍと金属層１ｎとを積層することにより、薄いグラファイトシート１ｍを用いて熱伝導率を高め、かつ金属層１ｎによって機械的強度を確保してグラファイトで発生し易いクラックの発生を低減するとともに、仮にグラファイトシート１ｍでクラックが形成された場合でも金属層１ｎによって補完することができる。
すなわち、カーボン材料であるグラファイト材の特性としての機械的脆さや加工性の悪さを金属層１ｎで補うものであり、グラファイト材の良い部分と金属層１ｎの良い部分とを併せ持つものである。つまり、グラファイト材が垂直方向の応力に弱いため、グラファイトシート１ｍの折れた箇所（クラックが形成された箇所）を金属層１ｎの連続膜によって繋ぐことで、熱の平面方向への拡散を途切れさせずに繋いで向上させ、配線基板１の熱伝導を高めることができる。
ここで、配線基板１の各層の特徴について説明する。
金属層１ｎは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金(Ａｕ)、銀（Ａｇ）またはパラジウム（Ｐｄ）等を主成分とする合金からなるが、本実施の形態１では、金属層１ｎが銅層の場合を説明する。
なお、図２は、各種金属材料を用いた場合のグラファイト比率と熱伝導率の関係の一例を示す折れ線図である。
金属層１ｎとグラファイトシート１ｍとからなる導電層１ｐの基本的な特性は、図２に示すように、熱伝導率が、金属固有の値からグラファイト比率の増加に伴ってリニアに大きくなる。ここで、熱伝導は、ホッピング伝導（金属を介して熱伝導が加速度的に良くなる現象）によって効率向上となることが望ましい。したがって、このリニアな特性が、グラファイト特性から金属特性にずれる箇所、具体的には、グラファイト比率が７０％以上の領域、つまり金属が少ない領域（金属が３０％未満の領域）で熱伝導が良くなる領域を使うことが好ましい。ただし、金属の比率を０％にすることはできないため、グラファイト比率を９５％程度を上限とする。すなわち、図２に示すグラファイト比率７０〜９５％の範囲Ｒを適用することが好ましい。
例えば、金属層１ｎが銅層である場合、銅層としての薄膜限界は、一般的に５００オングストローム（０．０５μｍ）より薄くすると、凝集温度の低下が起こり、２００℃程度の熱処理で金属（銅層）の連続膜が維持できなくなる。したがって、金属層１ｎが銅層である場合、銅層は５００オングストローム以上の厚さであることが好ましい。また、銅層の厚さの上限は、例えば、４層配線層を備えた配線基板１の厚さが１００μｍであるため、物理的厚さは、約２５μｍ以下である。なお、グラファイトシート１ｍの厚さは、一例として、１０μｍ未満好ましくは１μｍ程度である。ここで、図２に示す銅（Ｃｕ）層の折れ線は、グラファイトシート１ｍと金属層１ｎ（銅層）の積層体の厚さが１μｍの場合を示している。例えば、０．９５μｍの厚さのグラファイトシート１ｍに対して、銅層の厚さは５００オングストローム（０．０５μｍ）となり、その場合には、グラファイトの比率が９５％となる。
また、金属層１ｎの厚さは、グラファイトシート１ｍの厚さより薄い方が好ましく、金属層１ｎの厚さをグラファイトシート１ｍの厚さより薄くすることにより、配線基板１の重量を軽くすることができる。
また、本実施の形態１の配線基板１では、導電層１ｐは、グラファイトシート１ｍをその上下で金属層（銅層）１ｎにより挟んだ積層体となっている。これにより、グラファイトシート１ｍの欠点を金属層１ｎによって補完する効果を倍増させることができる。すなわち、導電層１ｐにおける薄いグラファイトシート１ｍによって熱伝導率を高めた状態で、その上下に積層された金属層１ｎによって、グラファイトシート１ｍの機械的脆さを十分に補完することができる。
さらに、配線基板１では、その樹脂層１ｊおよび樹脂層１ｋのそれぞれは、図１０に示すようにガラスクロスもしくはアラミド不織布等の絶縁層１ｓを含んでいる。すなわち、導電層１ｐの上下に配置された樹脂層１ｊと樹脂層１ｋのそれぞれにガラスクロスもしくはアラミド不織布等の絶縁層１ｓが含まれている。詳細には、樹脂層１ｊおよび樹脂層１ｋのそれぞれは、ガラスクロスまたはアラミド不織布等の絶縁層１ｓと、その上下に配置された接着剤となるエポキシ樹脂系の接着層１ｔとからなる。
これにより、グラファイトシート１ｍと金属層１ｎとからなる導電層１ｐが、それぞれ絶縁層１ｓを有した樹脂層１ｊと樹脂層１ｋとによって挟まれているため、導電層１ｐの積層方向（基板厚さ方向）の絶縁を確保することができる。
また、配線基板１において、各ビア配線１ｉの周囲に配置された樹脂柱である絶縁層（第２絶縁層）１ｆは、絶縁性フィラーを含んでいる。これにより、絶縁層１ｆの絶縁性を高めることができ、それぞれのビア配線１ｉの導電層１ｐに対する絶縁を確保することができる。
また、配線基板１では、その絶縁層（第１絶縁層）１ｅは、樹脂層１ｊおよび樹脂層１ｋそれぞれの主成分の樹脂より硬度が低い第３樹脂層である樹脂層１ｑによって挟まれている。例えば、樹脂層１ｑが、シリカ等の無機絶縁性フィラーを含む樹脂やシリコーン樹脂等で、樹脂層１ｊおよび樹脂層１ｋそれぞれの主成分の樹脂がエポキシ樹脂の場合、樹脂層１ｑの方が硬度が低い。
すなわち、グラファイトシート１ｍを備えた導電層１ｐを含む絶縁層１ｅが、硬度が低い樹脂層１ｑによって挟まれていることにより、グラファイトシート１ｍの機械的脆さを緩和させることができる。
次に、本実施の形態１のＢＧＡ５の製造方法（組立て）について説明する。
図３〜図１０はそれぞれ図１に示す半導体装置に組み込まれる配線基板の製造工程の一例を示す部分断面図、図１１は図１０に示す配線基板への半導体チップの搭載工程の一例を示す部分断面図である。
なお、本製造方法では、基板構造を分かり易くするため、配線基板１の一部（主要部）のみを図示して説明する。
まず、図３の工程１に示すように、支持基板３の上面３ａに剥離層３ｂを貼り付ける。剥離層３ｂは、例えば、タングステンを含有する金属酸化膜３ｂａとＣｏ−Ｍｏ膜３ｂｂとからなる。支持基板３は、プリプレグであり、銅等からなるビルドアップ支持体である。それぞれの厚さは、例えば、支持基板３が１００μｍ、金属酸化膜３ｂａが２０μｍ、Ｃｏ−Ｍｏ膜３ｂｂが５μｍである。
上記工程１の後、図３の工程２に示すように、めっき用のシード層となるフィルム状の銅薄膜１ｕを、支持基板３上に配置した剥離層３ｂ上と、支持基板３の上面３ａ（図３の工程１参照）上とに形成する。なお、銅薄膜１ｕの厚さは、例えば、１２〜１８μｍである。
上記工程２の後、図３の工程３に示すように、銅薄膜１ｕ上に、一部を開口させたレジスト３ｃを形成する。ここでは、まず、銅薄膜１ｕ上にレジスト３ｃを形成し、その後、レジスト３ｃの所望箇所（配線パターンを形成する箇所）をエッチングによって除去する。つまり、リソグラフィー処理を施し、レジスト３ｃの所望箇所に開口部を形成する。
上記工程３の後、図４の工程４に示すように、銅薄膜１ｕをシード層としてめっき給電（電解Ｎｉめっき）を行って、レジスト３ｃの開口部に銅パターン１ｖによる配線パターンを形成する。
上記工程４の後、図４の工程５に示すように、ウェットエッチングによりレジスト３ｃを除去し、銅薄膜１ｕ上に銅パターン１ｖを残す。
上記工程５の後、図４の工程６に示すように、アルゴンによるエッチングを行って露出している銅薄膜１ｕを除去する。ここでは、銅パターン１ｖをマスクとしてアルゴンによるエッチングを行って不要な銅薄膜１ｕを除去する。この時、アルゴンによるエッチングで銅パターン１ｖもエッチングされるため、銅パターン１ｖは１０μｍ程度薄くなる。以上により、支持基板３の上面３ａに銅パターン１ｖを有する図１に示す配線層（第１配線層）１ｃが形成される。
上記工程６の後、図５の工程７に示すように、銅パターン１ｖ（配線層１ｃ）上に第３樹脂層である樹脂層１ｑを形成する。ここでは、樹脂層１ｑとして、例えば、エポキシ樹脂等の熱硬化性樹脂にシリカ等の無機絶縁性フィラーを含有させた樹脂ペーストを印刷して形成する。なお、樹脂層１ｑとして、例えば、シリコーン樹脂を用いてもよい。
樹脂層１ｑを形成した後、予め準備されたグラファイトシート１ｍと金属層１ｎとからなる導電層１ｐを、樹脂層１ｊと樹脂層１ｋとで挟んだ状態とし、これによって形成される絶縁層１ｅを樹脂層１ｑ上に配置する。ここで、導電層１ｐは、グラファイトシート１ｍを、銅層からなる金属層１ｎによって挟んで形成された積層体である。そして、導電層１ｐにおいて、金属層１ｎの厚さは、グラファイトシート１ｍの厚さより薄い。
また、この導電層１ｐを樹脂層１ｊと樹脂層１ｋとで挟んで形成された構造体が絶縁層１ｅである。
なお、樹脂層１ｊと樹脂層１ｋのそれぞれには、ガラスクロスもしくはアラミド不織布等の絶縁層１ｓが含まれている。詳細には、樹脂層１ｊおよび樹脂層１ｋのそれぞれは、ガラスクロスまたはアラミド不織布等の絶縁層１ｓと、その上下に配置された接着剤となるエポキシ樹脂系の接着層１ｔとからなる。
以上のように、導電層１ｐを樹脂層１ｊと樹脂層１ｋとで挟んだ状態で樹脂層１ｑ上に配置し、熱処理および圧延処理を行って、各樹脂を貼り合わせおよび硬化するとともに、絶縁層１ｅの上面１ｅａを平坦化する。なお、上記熱処理の温度は、例えば、１５０℃である。
これにより、配線層１ｃ上に形成された樹脂層１ｑ上に、樹脂層１ｊと、樹脂層１ｋと、樹脂層１ｊと樹脂層１ｋとの間に配置された導電層１ｐと、からなる絶縁層１ｅが形成される。
上記工程７の後、図６の工程８に示すように、絶縁層１ｅを貫通する孔（第１孔）１ｇを形成する。ここでは、例えば、レーザーを照射して所望の銅パターン１ｖ上に孔１ｇを形成する。その際、レーザーの反射を考慮してレーザーパワーを設定する。
上記工程８の後、図６の工程９に示すように、各孔１ｇ内に絶縁層（第２絶縁層）１ｆを形成する。ここでは、例えば、孔１ｇの内部に、スクリーン印刷法によって熱硬化性樹脂に無機絶縁性フィラーを含有させてなる樹脂柱である絶縁層（第２絶縁層）１ｆを充填し、さらにこの絶縁層１ｆを熱硬化させる。
上記熱硬化後、絶縁層１ｆの上部部分と絶縁層１ｅの上面１ｅａとが同一面となるように、絶縁層１ｆの上部部分を研磨して絶縁層１ｅの上面１ｅａの平坦化を図る。なお、絶縁層１ｆの上部部分の研磨による絶縁層１ｅの上面１ｅａの平坦化は、例えば、バフ研磨による研磨装置を用いて実施する。
上記工程９の後、図７の工程１０に示すように、樹脂柱である絶縁層１ｆにこの絶縁層１ｆを貫通する孔（第２孔）１ｈを形成し、この孔１ｈ内にビア配線（配線）１ｉを形成する。すなわち、銅パターン１ｖの上に位置する絶縁層１ｆに、レーザーを用いて直径が５０〜２００μｍの孔１ｈを形成する。そして、絶縁層１ｆの表面および孔１ｈの内面を、例えば、過マンガン酸カリウム溶液等の粗化液で化学粗化し、その後、孔１ｈ内にめっき法によってビア配線１ｉを形成する。
上記工程１０の後、図７の工程１１に示すように、セミアディティブ法を用いて絶縁層１ｅの上面１ｅａに、配線層（第２配線層）１ｄのランド（導体部、配線パターン、銅パターン）１ｄａをめっき法によって形成する。
これにより、配線層（第１配線層）１ｃのランド（導体部、配線パターン、銅パターン）１ｂａと、配線層（第２配線層）１ｄのランド（導体部、配線パターン、銅パターン）１ｄａとが、孔１ｈ内に形成されたビア配線１ｉによって電気的に接続される。
配線層１ｄを形成した後、配線層１ｄ上に第３樹脂層である樹脂層１ｑを印刷等によって形成する。
上記工程１１の後、図８の工程１２に示すように、樹脂層１ｑ上への絶縁層１ｅの形成や、絶縁層１ｅを貫通する孔１ｇ内への絶縁層１ｆやビア配線１ｉの形成等を複数回繰り返すことにより、ビルドアップ基板１１を製造する。
上記工程１２の後、図９の工程１３に示すように、支持基板３とビルドアップ基板１１との間に位置する剥離層３ｂが露出するように基板周縁部の所定位置で切断を行う。
上記工程１３の後、図１０の工程１４に示すように、支持基板３と、ビルドアップ基板１１の銅パターン１ｖ（配線層１ｃ）を含む下面１１ａとを、下面１１ａに貼り付けられた剥離層３ｂを介して分離する。詳細には、機械的な引っ張り等で、支持基板３と、ビルドアップ基板１１の下面１１ａに貼り付けられた剥離層３ｂとを分離する。
上記分離後、ビルドアップ基板１１の剥離層３ｂを剥離液に浸漬するか、もしくは剥離層３ｂに剥離液を塗布する等してビルドアップ基板１１から剥離層３ｂを剥離する。この時に使用する剥離液は、例えば、アルカリ金属水酸化物等である。
以上により、図１に示すような上面（第１面）１ａと下面（第２面）１ｂとを備えた配線基板１が製造される。
上記工程１４の後、図１１の工程１５に示すように、配線基板１の上面１ａ上に半導体チップ２を搭載する。ここでは、フリップチップ実装のため、半導体チップ２を、複数のバンプ電極４を介して配線基板１の上面１ａ上に搭載する。詳細には、半導体チップ２の電極パッド２ｃに設けられたバンプ電極４を、配線基板１の上面１ａのランド１ａａに接続させ、複数のバンプ電極４のそれぞれによって半導体チップ２と配線基板１とが電気的に接続されるように半導体チップ２を搭載する。
なお、フリップチップ実装の際には、例えば、予め上面１ａ上に配置された図１に示すアンダーフィル６によって配線基板１と半導体チップ２との間を充填しながら半導体チップ２を搭載する。もしくは、複数のバンプ電極４を介して半導体チップ２をフリップチップ実装した後に、配線基板１と半導体チップ２との間にアンダーフィル６を充填する。
半導体チップ搭載後、図１に示すリッド７を半導体チップ２上に、導電性接着剤９および接着剤１０を介して取り付ける。
リッド７を取り付けた後、配線基板１の下面１ｂに設けられた複数のランド（電極）１ｂａのそれぞれに、外部端子であるボール電極８を搭載する。
以上により、図１に示すＢＧＡ５の組立て完了となる。
次に、ＢＧＡ５の実装構造について説明する。図１２は図１に示す半導体装置の実装構造の一例を示す部分断面図である。
図１２に示す構造は、例えば、実装基板１２が半導体基板の場合であり、ＢＧＡ５を上記半導体基板に実装した構造の一例を示すものである。実装基板１２は、複数の貫通電極１２ｄを有しており、さらに貫通電極１２ｄの上層の領域の層間絶縁膜１２ｅには、複数のビア１２ｃが形成されている。そして、実装基板１２の上面１２ａの各ランド１２ｂのそれぞれは、複数のビア１２ｃを介して対応する貫通電極１２ｄと電気的に接続されている。
ＢＧＡ５は、実装基板１２の各ランド１２ｂのそれぞれと、外部端子であるボール電極（半田ボール）８を介して半田接続されている。
本実施の形態１のＢＧＡ５によれば、ＢＧＡ５に組み込まれた配線基板１において、熱伝導性を改善することができる。詳細には、配線基板１において、グラファイトシート１ｍと金属層１ｎとを積層したことにより、配線基板１の強度を確保しつつ、熱伝導性を高めることができる。
具体的に説明すると、単層のグラファイト材の場合と比較して、グラファイトシート１ｍを薄膜に形成することができるため、熱伝導率を向上させながら、基板の多層化を実現することができる。さらに、グラファイト材の欠点である低モビリティをモビリティの高い金属層１ｎを積層することにより、仮にグラファイトシート１ｍにクラックが形成された場合であっても、グラファイトシート１ｍに積層された金属層１ｎによって、グラファイトシート１ｍの強度を補うことができる。
言い換えると、カーボン材料であるグラファイト材の特性としての機械的脆さや加工性の悪さを金属層１ｎで補うものであり、本実施の形態１の導電層１ｐは、グラファイト材の良い部分と金属層１ｎの良い部分とを併せ持つものである。つまり、グラファイト材が垂直方向の応力に弱いため、グラファイトシート１ｍの折れた箇所（クラックが形成された箇所）を金属層１ｎの連続膜によって繋ぐことで、熱の平面方向への拡散を途切れさせずに繋いで向上させ、配線基板１の熱伝導を高めることができる。
すなわち、炭素材料（グラファイト材）の良さである、軽量で熱伝導率が高いという特徴を生かしながら、機械的に脆い部分を金属層１ｎで補完する構造を実現することができる。
なお、本実施の形態１の構造のように、導電層１ｐにおいて、グラファイトシート１ｍをその上下で金属層１ｎによって挟み込む積層構造とすることにより、グラファイト材の機械的脆さや加工性の悪さを補う効果をより増やすことができる。すなわち、グラファイトシート１ｍを金属層１ｎによって挟み込む構造とすることにより、グラファイト材の機械的強度の向上化や加工性の良好化を図ることができる。
（実施の形態２）
図１３は実施の形態２のコア基板の製造工程の一例を示す部分断面図、図１４は実施の形態２のコア基板の製造工程の一例を示す部分断面図、図１５は実施の形態２のコア基板の製造工程の一例を示す部分断面図である。
本実施の形態２では、コア基板にグラファイト材と金属層との積層体を採用した例を説明する。本実施の形態２の配線基板は、コア基板２１を繰り返して形成してなるものである。そして、実施の形態１の配線基板１と同様に、導電層１ｐがグラファイトシート１ｍと金属層１ｎとからなる積層体であり、さらに、グラファイトシート１ｍが金属層１ｎによって挟まれてなる積層体の場合を説明する。また、金属層１ｎも、実施の形態１と同様に銅層の場合を取り上げて説明する。
図１５に示すコア基板２１では、グラファイトシート１ｍを有する導電層１ｐと、樹脂層１ｊもしくは樹脂層１ｋとが、積層方向に対して交互に配置されている。さらに、コア基板２１において、その上面２１ａから下面２１ｂに亘って（もしくは下面２１ｂから上面２１ａに亘って）貫通する貫通配線（貫通導体）２１ｃが設けられている。貫通配線２１ｃは、めっき等によって円筒状に形成されており、上面２１ａ側に形成された配線層１ｄのランド２１ａａと、下面２１ｂ側に形成された配線層１ｃのランド２１ｂａとを、電気的に接続している。
また、円筒状の貫通配線２１ｃの内側と外側には、第２絶縁層である絶縁層１ｆが形成されており、これによって、貫通配線２１ｃと、グラファイトシート１ｍおよび金属層１ｎとが絶縁されている。
次に、図１５に示すコア基板２１の製造方法について説明する。
図１３の工程１に示すように、グラファイトシート１ｍと金属層（ここでは銅層）１ｎの積層膜である導電層１ｐの上下に、ガラスクロスやアラミド不布織等の補強材に熱硬化性樹脂を含浸させた未硬化の絶縁シート（樹脂層１ｊまたは樹脂層１ｋ）２１ｄを交互に配置する。上記熱硬化性樹脂は、耐熱性や耐薬品性を有するエポキシ樹脂やビスマレイミドトリアジン樹脂に代表される樹脂である。
さらに、コア基板２１の上面２１ａ側と下面２１ｂ側のそれぞれに銅箔２１ｅを貼着する。
上記工程１の後、図１３の工程２に示すように、絶縁シート２１ｄ中の熱硬化性樹脂を熱硬化して上面２１ａと下面２１ｂのそれぞれに銅箔２１ｅを有した絶縁基板であるコア基板２１を製造する。上記製造後、マイクロドリル等を用いて銅箔２１ｅおよびコア基板２１を貫通する第１孔である複数の孔（貫通孔）１ｇを形成する。
上記工程２の後、図１３の工程３に示すように、各孔（貫通孔）１ｇ内に絶縁層（第２絶縁層）１ｆを形成する。ここでは、例えば、孔１ｇの内部に、スクリーン印刷法によって熱硬化性樹脂に無機絶縁性フィラーを含有させてなる樹脂柱である絶縁層（第２絶縁層）１ｆを充填し、さらにこの絶縁層１ｆを熱硬化させ、これにより、各孔１ｇを塞ぐ。
上記熱硬化後、絶縁層１ｆの突出した部分の研磨を行って平坦化を図る。上記平坦化は、例えば、バフ研磨による研磨装置を用いて実施する。
上記工程３の後、図１４の工程４に示すように、マイクロドリル等を用いて各絶縁層１ｆにこの絶縁層１ｆを貫通する第２孔である孔（貫通孔）１ｈを形成する。
上記工程４の後、図１４の工程５に示すように、孔１ｈの内面にめっきによって筒状の貫通配線（貫通導体）２１ｃを形成（被着）する。さらに、銅箔２１ｅの表面にもめっきによって導体膜２１ｆを同時に形成（被着）する。
上記工程５の後、図１４の工程６に示すように、各孔１ｈ内（筒状の貫通配線２１ｃ内）に絶縁層（第２絶縁層）１ｆを形成する。ここでは、例えば、孔１ｈの内部に、スクリーン印刷法によって熱硬化性樹脂に無機絶縁性フィラーを含有させてなる樹脂柱である絶縁層１ｆを充填し、さらにこの絶縁層１ｆを熱硬化させ、これにより、各孔１ｈを塞ぐ。上記熱硬化後、絶縁層１ｆの突出した部分の研磨を行って平坦化を図る。上記平坦化は、例えば、バフ研磨による研磨装置を用いて実施する。
上記工程６の後、図１５の工程７に示すように、所定のパターンにエッチングして不要な銅箔２１ｅと導体膜２１ｆを除去する。これにより、上面２１ａにランド２１ａａ（導体膜２１ｆ）および下面２１ｂにランド２１ｂａ（導体膜２１ｆ）が形成されたコア基板２１を取得する。上述の工程を交互に繰り返すことにより、図１５に示すコア基板２１が積層されてなる配線基板を形成することができる。
そして、図１５に示すコア基板２１を積層してなる配線基板を用いて組み立てられたＢＧＡ型の半導体装置においても、実施の形態１のＢＧＡ５と同様の作用効果を得ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態１，２では、導電層１ｐにおいて、グラファイトシート１ｍが金属層１ｎによって挟まれている場合を説明したが、図１６の変形例に示すように、導電層１ｐにおいて、銅層等の金属層１ｎがグラファイトシート１ｍによって挟まれていてもよい。ただし、ＢＧＡ５として、金属層１ｎによって配線基板１の強度を確保しつつ、グラファイトシート１ｍによって熱伝導性を高めることができるという効果を考慮すると、グラファイトシート１ｍが金属層１ｎによって挟まれている方が好ましい。
さらに、導電層１ｐにおいては、図１７の他の変形例に示すように、金属層１ｎを必ずしもグラファイトシート１ｍの上下に配置する必要はなく、グラファイトシート１ｍの上下の何れか一方の側のみに配置してもよい。これにより、導電層１ｐの重量を軽くして配線基板１の重量を軽くすることができる。
また、上記実施の形態１では、半導体装置において半導体チップ２がバンプ電極４を介して配線基板１上に搭載される場合を説明したが、上記半導体装置は、半導体チップ２がワイヤによって配線基板１に電気的に接続される構造であってもよい。つまり、上記半導体装置は、ワイヤボンディングタイプの半導体装置であってもよい。
また、上記実施の形態１では、半導体装置がＢＧＡ５の場合を説明したが、上記半導体装置は、配線基板上に半導体チップ２が搭載される構造のものであれば、例えば、ＬＧＡ（Land Grid Array)等の半導体装置であってもよい。
また、上記実施の形態１では、ＢＧＡ５において、半導体チップ２に接続されるリッド７が設けられている場合を説明したが、ＢＧＡ５は、リッド７が取り付けられていない構造の半導体装置であってもよい。
１ 配線基板
１ａ 上面（第１面）
１ｂ 下面（第２面）
１ｃ 配線層（第１配線層）
１ｄ 配線層（第２配線層）
１ｅ 絶縁層（第１絶縁層）
１ｆ 絶縁層（第２絶縁層）
１ｉ ビア配線（導体部）
１ｊ 樹脂層（第１樹脂層）
１ｋ 樹脂層（第２樹脂層）
１ｍ グラファイトシート
１ｎ 金属層
１ｐ 導電層
１ｑ 樹脂層（第３樹脂層）
２ 半導体チップ
５ ＢＧＡ（Ball Grid Array 、半導体装置）
８ ボール電極（外部端子、外部接続用端子）

Claims (14)

  1. 第１面と、前記第１面とは反対側の第２面とを有する配線基板と、
    前記配線基板の前記第１面に搭載された半導体チップと、
    前記配線基板の前記第２面に設けられた複数の外部端子と、
    を有し、
    前記配線基板は、
    第１配線層と、
    前記第１配線層上に配置された第２配線層と、
    前記第１配線層と前記第２配線層との間に配置された第１絶縁層と、
    前記第１絶縁層を貫通する第１孔内に形成された第２絶縁層と、
    前記第２絶縁層を貫通する第２孔内に形成され、前記第１配線層の配線と前記第２配線層の配線とを電気的に接続する導体部と、
    を備え、
    前記第１絶縁層は、第１樹脂層と、第２樹脂層と、前記第１樹脂層と前記第２樹脂層との間に配置された導電層と、を含み、
    前記導電層は、グラファイトシートと金属層との積層体からなる、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記導電層は、前記グラファイトシートが前記金属層によって挟まれた構造の積層体である、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１樹脂層および前記第２樹脂層のそれぞれは、ガラスクロスまたはアラミド不織布を含んでいる、半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１絶縁層は、前記第１樹脂層および前記第２樹脂層それぞれの主成分の樹脂より硬度が低い第３樹脂層によって挟まれている、半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記グラファイトシートを有する前記導電層と、前記第１樹脂層もしくは前記第２樹脂層とが、積層方向に対して交互に配置されている、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第２絶縁層は、絶縁性フィラーを含んでいる、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記金属層は、銅合金からなり、
    前記金属層の厚さは、前記グラファイトシートの厚さより薄い、半導体装置。
  8. （ａ）支持基板上に第１配線層を形成する工程、
    （ｂ）前記（ａ）工程の後、前記第１配線層上に、第１樹脂層と、第２樹脂層と、前記第１樹脂層と前記第２樹脂層との間に配置された導電層と、からなる第１絶縁層を形成する工程、
    （ｃ）前記（ｂ）工程の後、前記第１絶縁層を貫通する第１孔を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記第１孔内に第２絶縁層を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記第２絶縁層を貫通する第２孔を形成する工程、
    （ｆ）前記（ｅ）工程の後、前記第２孔内に導体部を形成する工程、
    （ｇ）前記（ｆ）工程の後、前記第１絶縁層上に第２配線層を形成して、前記第１配線層の配線と前記第２配線層の配線とを前記第２孔内の前記導体部によって電気的に接続する工程、
    （ｈ）前記（ｇ）工程の後、前記支持基板と前記第１配線層とを分離して、第１面と前記第１面の反対側の第２面とを備えた配線基板を形成する工程、
    （ｉ）前記（ｈ）工程の後、前記配線基板の前記第１面上に半導体チップを搭載する工程、
    （ｊ）前記（ｉ）工程の後、前記第１配線層における複数の電極のそれぞれに外部端子を設ける工程、
    を有し、
    前記導電層は、グラファイトシートと金属層との積層体である、半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記導電層として、前記グラファイトシートが前記金属層によって挟まれた構造の積層体を配置する、半導体装置の製造方法。
  10. 請求項８に記載の半導体装置の製造方法において、
    前記（ｄ）工程と前記（ｅ）工程との間に、前記第１絶縁層の上面を平坦化する工程を有する、半導体装置の製造方法。
  11. 請求項８に記載の半導体装置の製造方法において、
    前記支持基板は、剥離層を有しており、
    前記（ｈ）工程で、前記剥離層を介して前記支持基板と前記第１配線層とを分離する、半導体装置の製造方法。
  12. 請求項８に記載の半導体装置の製造方法において、
    前記第１樹脂層および前記第２樹脂層は、ガラスクロスまたはアラミド不織布を含む、半導体装置の製造方法。
  13. 請求項８に記載の半導体装置の製造方法において、
    前記第２絶縁層は、絶縁性フィラーを含む、半導体装置の製造方法。
  14. 請求項８に記載の半導体装置の製造方法において、
    前記金属層は、銅合金からなり、
    前記金属層の厚さは、前記グラファイトシートの厚さより薄い、半導体装置の製造方法。
JP2016189362A 2016-09-28 2016-09-28 半導体装置およびその製造方法 Pending JP2018056264A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016189362A JP2018056264A (ja) 2016-09-28 2016-09-28 半導体装置およびその製造方法
US15/655,831 US20180090451A1 (en) 2016-09-28 2017-07-20 Semiconductor device and manufacturing method of the same
CN201710822938.5A CN107871671A (zh) 2016-09-28 2017-09-13 半导体器件及其制造方法
TW106131885A TW201826451A (zh) 2016-09-28 2017-09-18 半導體裝置及其製造方法
HK18105508.4A HK1246002A1 (zh) 2016-09-28 2018-04-27 半導體器件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016189362A JP2018056264A (ja) 2016-09-28 2016-09-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018056264A true JP2018056264A (ja) 2018-04-05

Family

ID=61685731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016189362A Pending JP2018056264A (ja) 2016-09-28 2016-09-28 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20180090451A1 (ja)
JP (1) JP2018056264A (ja)
CN (1) CN107871671A (ja)
HK (1) HK1246002A1 (ja)
TW (1) TW201826451A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149794B1 (ko) * 2018-11-26 2020-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2020121813A1 (ja) * 2018-12-13 2020-06-18 株式会社村田製作所 樹脂基板、電子機器、および樹脂基板の製造方法
KR102545168B1 (ko) * 2019-03-26 2023-06-19 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US11171118B2 (en) * 2019-07-03 2021-11-09 Micron Technology, Inc. Semiconductor assemblies including thermal circuits and methods of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE354466T1 (de) * 2000-12-12 2007-03-15 Core Technologies Inc C Leichte leiterplatte mit leitungsmaterial enthaltenden kernen
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP4487664B2 (ja) * 2004-07-13 2010-06-23 コニカミノルタエムジー株式会社 インクジェット記録装置
US7183641B2 (en) * 2005-03-30 2007-02-27 Intel Corporation Integrated heat spreader with intermetallic layer and method for making
US9332632B2 (en) * 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards

Also Published As

Publication number Publication date
US20180090451A1 (en) 2018-03-29
CN107871671A (zh) 2018-04-03
TW201826451A (zh) 2018-07-16
HK1246002A1 (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
TWI381785B (zh) 佈線板及其製造方法，暨半導體封裝及其製造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5654160B2 (ja) 配線基板及び半導体装置
US10098243B2 (en) Printed wiring board and semiconductor package
JP2018056264A (ja) 半導体装置およびその製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP5170253B2 (ja) 配線基板及び配線基板の製造方法
JP2019083340A (ja) 配線基板及びその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2017220543A (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JPWO2015064668A1 (ja) 配線基板、これを用いた実装構造体および積層シート
US20160234932A1 (en) Circuit board and method of manufacturing circuit board
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP4521223B2 (ja) プリント配線板
JP5981368B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP5334544B2 (ja) 配線基板、実装構造体及び電子装置
JP2012009560A (ja) フレキシブル多層配線板、フレキシブル半導体装置及びフレキシブル多層配線板の製造方法
JP2009246145A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2010129942A (ja) 回路基板及びその製造方法並びに半導体装置及びその製造方法
JP2012191101A (ja) 回路基板の製造方法
JP2019096676A (ja) 電子部品内蔵構造体及び電子部品内蔵構造体の製造方法