JP2017220543A - 配線基板及び半導体装置、並びにそれらの製造方法 - Google Patents

配線基板及び半導体装置、並びにそれらの製造方法 Download PDF

Info

Publication number
JP2017220543A
JP2017220543A JP2016113277A JP2016113277A JP2017220543A JP 2017220543 A JP2017220543 A JP 2017220543A JP 2016113277 A JP2016113277 A JP 2016113277A JP 2016113277 A JP2016113277 A JP 2016113277A JP 2017220543 A JP2017220543 A JP 2017220543A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
layer
external connection
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016113277A
Other languages
English (en)
Other versions
JP2017220543A5 (ja
JP6594264B2 (ja
Inventor
潤 古市
Jun Furuichi
古市　　潤
清水　規良
Noriyoshi Shimizu
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016113277A priority Critical patent/JP6594264B2/ja
Priority to US15/477,414 priority patent/US9997474B2/en
Publication of JP2017220543A publication Critical patent/JP2017220543A/ja
Publication of JP2017220543A5 publication Critical patent/JP2017220543A5/ja
Application granted granted Critical
Publication of JP6594264B2 publication Critical patent/JP6594264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Abstract

【課題】反りを低減すると共に、外部接続用パッドと実装基板との位置ずれが生じた場合の信頼性低下を抑制可能な配線基板を提供する。
【解決手段】半導体装置１において、補強材１１１の中心位置は、単層の第１絶縁層１１の厚さ方向の中心位置よりも第１絶縁層の一方の面側に偏在している。貫通配線１２の一端面は、第１絶縁層の一方の面から露出して、配線層１４、１６、１８と絶縁層１５、１７が積層された積層体１Ｓの配線層と接続され、第１絶縁層の他方の面から窪んだ位置に露出し、第１絶縁層が内側面をなす第１凹部１１ｘを形成し、外部接続用パッド１３のみが形成される。外部接続用パッドは、第１凹部の底面及び内側面に沿って形成され、内側面から第１凹部の周囲に位置する第１絶縁層の他方の面に延在し、外部接続用パッドの第１絶縁層の他方の面に延在する部分の内側には、貫通配線側に窪む第２凹部１３ｘが形成されている。
【選択図】図１

Description

本発明は、配線基板及び半導体装置、並びにそれらの製造方法に関する。
従来、コアレスの配線基板が知られている。コアレスの配線基板では、例えば、絶縁層と配線層とが交互に積層され、一方の側には半導体チップと接続される電極が露出し、他方の側にはソルダーレジスト層から選択的に露出する外部接続用パッドが形成されている。外部接続用パッドは、例えば、はんだによりマザーボード等の実装基板と接続される（例えば、特許文献１参照）。
コアレスの配線基板は、コアがないため剛性が十分ではなく、配線基板に大きな反りが発生する場合がある。配線基板に反りが発生すると、外部接続用パッドをはんだにより実装基板と接続する際に、外部接続用パッドと実装基板との位置ずれが生じ、はんだによる接続が困難になるという問題があった。
特開２０１０−９２９４３号公報
本発明は、上記の点に鑑みてなされたものであり、反りを低減すると共に、外部接続用パッドと実装基板との位置ずれが生じた場合の信頼性低下を抑制可能な配線基板を提供することを課題とする。
本配線基板は、補強材を備えた非感光性樹脂からなる単層の第１絶縁層と、前記第１絶縁層の一方の面に配線層と絶縁層が積層された積層体と、前記第１絶縁層の他方の面に形成された外部接続用パッドと、前記第１絶縁層を貫通する貫通配線と、を有し、前記補強材の中心位置は、前記第１絶縁層の厚さ方向の中心位置よりも前記第１絶縁層の一方の面側に偏在しており、前記貫通配線の一端面は、前記第１絶縁層の一方の面から露出して前記配線層と接続され、前記貫通配線の他端面は、前記第１絶縁層の他方の面から窪んだ位置に露出し、前記貫通配線の他端面が底面をなし前記第１絶縁層が内側面をなす第１凹部を形成し、前記第１絶縁層の他方の面には、前記外部接続用パッドのみが形成され、前記外部接続用パッドは、前記第１凹部の底面及び内側面に沿って形成され、前記内側面から前記第１凹部の周囲に位置する前記第１絶縁層の他方の面に延在し、前記外部接続用パッドの前記第１絶縁層の他方の面に延在する部分の内側には、前記貫通配線側に窪む第２凹部が形成されていることを要件とする。
開示の技術によれば、反りを低減すると共に、外部接続用パッドと実装基板との位置ずれが生じた場合の信頼性低下を抑制可能な配線基板を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の効果を説明する図である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第３の実施の形態に係る半導体装置を例示する図である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第３の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 シミュレーション結果を示す図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板及び半導体装置の構造］
図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）のＡ部の部分拡大断面図、図１（ｃ）は外部接続用パッド近傍の部分縮小底面図である。
図１（ａ）を参照するに、半導体装置１は、配線基板１０と、半導体チップ２０と、封止樹脂３０とを有している。半導体チップ２０は、配線基板１０上に搭載され、封止樹脂３０に封止されている。
配線基板１０は、絶縁層１１と、貫通配線１２と、外部接続用パッド１３と、配線層１４と、絶縁層１５と、配線層１６と、絶縁層１７と、配線層１８とを有している。なお、絶縁層１１は、本発明に係る第１絶縁層の代表的な一例である。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ２０側を上側又は一方の側、外部接続用パッド１３側を下側又は他方の側とする。又、各部位の半導体チップ２０側の面を上面又は一方の面、外部接続用パッド１３側の面を下面又は他方の面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を絶縁層１１の一方の面１１ａの法線方向から視ることを指し、平面形状とは対象物を絶縁層１１の一方の面１１ａの法線方向から視た形状を指すものとする。
絶縁層１１は、補強材１１１を備えた非感光性樹脂からなる単層の絶縁層である。より詳しくは、絶縁層１１は、例えば、ガラスクロス（ガラス織布）等の補強材１１１にエポキシ系樹脂を主成分とする熱硬化性の非感光性樹脂を含浸させ硬化させた所謂ガラスエポキシ系樹脂である。
熱硬化性の非感光性樹脂はエポキシ系樹脂に限らず、例えば、ポリイミド系樹脂やシアネート系樹脂等の絶縁性樹脂を用いてもよい。絶縁層１１は、例えば、シリカやアルミナ等のフィラーを含有してもよい。絶縁層１１の厚さは、例えば、２５〜３５μｍ程度とすることができる。補強材１１１の中心位置は、絶縁層１１の厚さ方向の中心位置よりも絶縁層１１の一方の面１１ａ側に偏在している。なお、補強材１１１の中心位置は、絶縁層１１と後述の積層体１Ｓとを合わせた部分の厚さ方向の中心に位置していることが、配線基板１０の反り低減の観点から好ましい。
補強材１１１を構成するガラスクロスは、例えば、所定方向に並設されたガラス繊維束と、所定方向に垂直な方向に並設されたガラス繊維束とが格子状に平織りされた形態とすることができる。ガラス繊維束は、１本が例えば数μｍ程度のガラス繊維を複数本束ねて例えば数１００μｍ程度の幅にしたものである。
ガラス繊維束の織り方は平織りには限定されず、朱子織り、綾織り等であっても構わない。又、ガラス繊維束は９０°以外の所定の角度で編み込まれた形態であっても構わない。又、ガラス繊維束を用いたガラスクロスに代えて、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布等を用いてもよい。
絶縁層１１には、絶縁層１１を貫通する貫通配線１２が形成されている。貫通配線１２は、例えば、直径２００〜３００μｍ程度の円柱状とすることができる。貫通配線１２は、例えば、金属層１２１と金属層１２２とが積層された構造とすることができる。金属層１２１及び金属層１２２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
貫通配線１２の一端面（金属層１２２の一端面）は、絶縁層１１の一方の面１１ａから露出して配線層１４と接続されている。貫通配線１２の他端面（金属層１２１の他端面）は、絶縁層１１の他方の面１１ｂから窪んだ位置に露出し、貫通配線１２の他端面が底面をなし絶縁層１１が内側面をなす第１凹部１１ｘを形成している。
絶縁層１１の他方の面１１ｂには、外部接続用パッド１３が形成されている。なお、絶縁層１１には、貫通配線１２と外部接続用パッド１３のみが形成されている。
貫通配線１２及び外部接続用パッド１３は、独立したポスト状に形成されており、貫通配線１２の間を電気的に接続するような引き回しのための配線パターンは形成されていない。貫通配線１２の間の電気的な接続は、必要に応じて、例えば、配線層１４を介して行うことができる。
外部接続用パッド１３は、第１凹部１１ｘの底面及び内側面に沿って形成され、第１凹部１１ｘの内側面から第１凹部１１ｘの周囲に位置する絶縁層１１の他方の面１１ｂの上に延在している。外部接続用パッド１３の絶縁層１１の他方の面１１ｂに延在する部分の内側には、貫通配線１２側に窪む第２凹部１３ｘが形成されている。第１凹部１１ｘの深さＤ１及び第２凹部１３ｘの深さＤ２は、それぞれ１０〜５０ｎｍ程度とすることができる。
外部接続用パッド１３の材料としては、例えば、銅等を用いることができる。外部接続用パッド１３の厚さは、例えば、１０〜３０μｍ程度とすることができる。絶縁層１１の他方の面１１ｂ側から視た外部接続用パッド１３の形状は、例えば、円形とすることができる。この場合、外部接続用パッド１３の直径φ１は、例えば２００〜３００μｍ程度とすることができる。又、第２凹部１３ｘの底面の直径φ２は、例えば１５０〜２５０μｍ程度とすることができる。外部接続用パッド１３の直径は、貫通配線１２の直径よりも大きい。
絶縁層１１の一方の面１１ａには、配線層１４、絶縁層１５、配線層１６、絶縁層１７、及び配線層１８が順次積層された積層体１Ｓが形成されている。積層体１Ｓを構成する配線層１４、１６、及び１８は、微細配線層（高密度の配線パターンを備えた配線層）である。ここで、微細配線層とは、ライン／スペースが１０μｍ／１０μｍ以下の配線層を指す。
なお、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペースが１０μｍ／１０μｍと記載されていた場合、配線幅が１０μｍで隣り合う配線同士の間隔が１０μｍであることを表す。
絶縁層１１の一方の面１１ａと貫通配線１２の一端面は研磨された面（研磨面）かつ面一である。絶縁層１１の一方の面１１ａの粗度は、例えば、Ｒａ１５〜４０ｎｍ程度とすることができる。これに対して、絶縁層１１の他方の面１１ｂの粗度は、例えば、Ｒａ３００〜４００ｎｍ程度である。
このように、絶縁層１１の一方の面１１ａは、絶縁層１１の他方の面１１ｂよりも平滑である。絶縁層１１の一方の面１１ａの粗度を低減して平滑度を向上することにより、その上に配線層１４等の微細配線層を容易に形成することが可能となる。
配線層１４は、絶縁層１１の一方の面１１ａに形成された配線パターンである。配線層１４は、貫通配線１２を介して、外部接続用パッド１３と電気的に接続されている。配線層１４の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１４の厚さは、例えば、１〜３μｍ程度とすることができる。配線層１４のライン／スペースは、例えば、２μｍ／２μｍ〜５μｍ／５μｍ程度とすることができる。
絶縁層１５は、絶縁層１１の一方の面１１ａに、配線層１４を被覆するように形成されている。絶縁層１５の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。絶縁層１５の厚さは、例えば５〜１０μｍ程度とすることができる。絶縁層１５は、シリカやアルミナ等のフィラーを含有しても構わない。
配線層１６は、絶縁層１５の一方の側に形成されており、配線層１４と電気的に接続されている。配線層１６は、絶縁層１５を貫通し配線層１４の上面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の上面に形成された配線パターンを含んで構成されている。配線層１６の材料や厚さ、配線層１６を構成する配線パターンのライン／スペース等は、例えば、配線層１４と同様とすることができる。
絶縁層１７は、絶縁層１５の上面に、配線層１６を被覆するように形成されている。絶縁層１７の材料や厚さは、例えば、絶縁層１５と同様とすることができる。絶縁層１７は、シリカやアルミナ等のフィラーを含有しても構わない。
配線層１８は、絶縁層１７の一方の側に形成されており、配線層１６と電気的に接続されている。配線層１８は、絶縁層１７を貫通し配線層１６の上面を露出するビアホール１７ｘ内に充填され、絶縁層１７の上面から突出する金属ポスト又はパッドである。配線層１８の材料は、例えば、銅（Ｃｕ）等とすることができる。配線層１８の絶縁層１７の上面からの突出量は、例えば、５０μｍ程度とすることができる。
なお、配線層１８の表面（上面及び側面、又は上面のみ）に表面処理層（図示せず）を形成してもよい。表面処理層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、配線層１８の表面（上面及び側面）に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して表面処理層を形成してもよい。
半導体チップ２０は、配線基板１０の積層体１Ｓ上にフェースダウン状態（回路形成面を配線基板１０側に向けて）でフリップチップ実装されている。半導体チップ２０は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極２０１が形成されている。
半導体チップ２０の電極２０１は、バンプ４０を介して、配線基板１０の積層体１Ｓの最上の配線層である配線層１８と電気的に接続されている。バンプ４０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
配線基板１０の積層体１Ｓ上には、配線基板１０の積層体１Ｓの上面及び半導体チップ２０を被覆する封止樹脂３０が形成されている。但し、半導体チップ２０の背面（回路形成面とは反対側の面）は、封止樹脂３０から露出している。これにより、半導体チップ２０の放熱性を向上できる。封止樹脂３０の材料としては、例えば、剛性に優れたエポキシ系樹脂等（所謂モールド樹脂）を用いることができる。エポキシ系樹脂等の剛性は、例えば、樹脂自体の組成や含有するフィラーの種類や量等により調整することができる。
なお、配線基板１０上に複数の半導体チップを搭載してもよいし、半導体チップ以外に受動素子（抵抗、コンデンサ、インダクタ等）を搭載してもよい。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図２〜図５は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。なお、本実施の形態では、単品の半導体装置を形成する工程を示すが、半導体装置となる複数の部分を作製後、個片化して各半導体装置とする工程としてもよい。
まず、図２（ａ）に示す工程では、支持体３００を準備し、支持体３００の一方の面にスパッタ法や電解めっき法等により金属層３１０及び金属層１２１を順次積層する。支持体３００の厚さは、例えば、３５〜７０μｍ程度とすることができる。支持体３００としては、例えば、金属板や金属箔等を用いることができるが、本実施の形態では支持体３００として銅箔を用いる例を示す。
金属層３１０の材料としては、例えば、チタン、ニッケル、クロム等を用いることができるが、ここではチタンを用いる例を示す。金属層３１０の厚さは、例えば、１０〜５０ｎｍ程度とすることができる。金属層１２１の材料としては、例えば、銅等を用いることができる。金属層１２１の厚さは、例えば、１００〜５００ｎｍ程度とすることができる。なお、金属層３１０は、支持体３００と金属層１２１との密着性を向上するために設ける密着層である。
次に、図２（ｂ）に示す工程では、金属層１２１上に、貫通配線１２の形成領域に開口部３２０ｘを有するレジスト層３２０（ドライフィルムレジスト等）を形成する。そして、金属層１２１を給電層に利用した電解めっき法により、開口部３２０ｘ内に露出する金属層１２１上に、銅等からなる金属層１２２を形成する。金属層１２２の厚さは、例えば、１０〜６０μｍ程度とすることができる。金属層１２２を形成後、レジスト層３２０を剥離液により除去する。
次に、図２（ｃ）及び図２（ｄ）に示す工程では、例えば、金属層１２２をマスクとするエッチングにより金属層１２２に被覆されていない部分の金属層１２１及び３１０を除去する。これにより、支持体３００の一方の面の所定領域に、金属層３１０と、金属層１２１及び１２２を備えた貫通配線１２とが積層形成される。なお、図２（ｄ）は、図２（ｃ）の貫通配線１２近傍の部分縮小平面図である。
貫通配線１２は、独立したポスト状に形成されており、貫通配線１２の間を電気的に接続するような引き回しのための配線パターンは形成されていない。貫通配線１２の間の電気的な接続は、必要に応じて、例えば、後述の配線層１４を介して行うことができる。
金属層１２１が銅からなる場合には、例えば、硫酸過水液（硫酸と過酸化水素水の混合水溶液）等の酸性水溶液により除去できる。チタンからなる金属層３１０は、例えば、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチングにより除去できる。又、金属層１２１及び支持体３００が銅からなる場合には、チタンからなる金属層３１０は、水酸化カリウム（ＫＯＨ）系のエッチング液を用いたウェットエッチングにより、金属層１２１及び支持体３００に対して選択的に除去できる。この場合、支持体３００がエッチングストッパー層となる。
次に、図２（ｅ）に示す工程では、支持体３００の一方の面に、補強材１１１を備えた非感光性樹脂からなる単層の絶縁層１１を、金属層３１０の側面並びに貫通配線１２の一端面及び側面を被覆するように形成する。絶縁層１１は、例えば、支持体３００の一方の面に金属層３１０の側面並びに貫通配線１２の一端面及び側面を被覆するように樹脂フィルムをラミネートした後、樹脂フィルムを押圧しながら加熱して硬化させることにより形成できる。ここで、樹脂フィルムとしては、ガラスクロス等の補強材１１１にエポキシ系樹脂等の熱硬化性樹脂を含浸させた樹脂フィルムを用いることができる。この段階では、補強材１１１の厚さ方向の中心位置は、絶縁層１１の厚さ方向の中心位置と略一致している。
次に、図２（ｆ）に示す工程では、絶縁層１１の一方の面１１ａ側と貫通配線１２の一端面側を研磨して、絶縁層１１の一方の面１１ａから貫通配線１２の一端面を露出させる。これにより、補強材１１１の中心位置は、絶縁層１１の厚さ方向の中心位置よりも絶縁層１１の一方の面１１ａ側に偏在する。なお、後工程で積層体１Ｓを形成した際に、補強材１１１の中心位置が絶縁層１１と積層体１Ｓとを合わせた部分の厚さ方向の中心に位置するように、絶縁層１１の研磨量を調整することが好ましい。
研磨は、例えば、ＣＭＰ法（chemical mechanical polishing法）等により行うことができる。絶縁層１１の一方の面１１ａ（研磨面）の粗度はＣＭＰ法等を実行する前（研磨前）は、例えば、Ｒａ３００〜４００ｎｍ程度であり、ＣＭＰ法等を実行することによりＲａ１５〜４０ｎｍ程度とすることができる。
次に、図２（ｇ）に示す工程では、配線層１４を形成する。配線層１４は、例えば、セミアディティブ法を用いて形成できる。具体的には、まずスパッタ法や無電解めっき法により、絶縁層１１の一方の面１１ａ及び貫通配線１２の一端面を連続的に被覆するシード層を形成する。シード層の材料としては、例えば、チタン（Ｔｉ）膜上に銅（Ｃｕ）膜が形成された積層膜を用いることができる。シード層の厚さは、例えば、１００〜２００ｎｍ程度とすることができる。
次に、シード層上に感光性レジストを塗布し、露光及び現像し、配線層１４に対応する開口部を備えたレジスト層を形成する。次に、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる電解めっき層を形成する。続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層１４が形成される。配線層１４の厚さは、例えば、１〜３μｍ程度とすることができる。配線層１４のライン／スペースは、例えば、２μｍ／２μｍ〜５μｍ／５μｍ程度とすることができる。
次に、図３（ａ）に示す工程では、絶縁層１１の一方の面１１ａに、配線層１４を被覆するように絶縁層１５を形成する。絶縁層１５の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂を用いることができる。絶縁層１５の厚さは、例えば５〜１０μｍ程度とすることができる。絶縁層１５は、シリカやアルミナ等のフィラーを含有しても構わない。絶縁層１５の材料として、液状又はペースト状の樹脂を用いた場合には、配線層１４を被覆するように絶縁層１５の一方の面１５ａに液状又はペースト状の樹脂をスピンコート法等により塗布する。絶縁層１５の材料として、フィルム状の樹脂を用いた場合には、配線層１４を被覆するように絶縁層１５の一方の面１５ａにフィルム状の樹脂をラミネートする。
次に、図３（ｂ）に示す工程では、絶縁層１５を露光及び現像し、絶縁層１５を貫通し配線層１４の上面を露出するビアホール１５ｘを形成する。
次に、図３（ｃ）に示す工程では、絶縁層１５の一方の側に配線層１６を形成する。配線層１６は、配線層１４と同様にセミアディティブ法により形成できる。配線層１６は、絶縁層１５を貫通し配線層１４の上面を露出するビアホール１５ｘ内に充填されたビア配線、及び絶縁層１５の上面に形成された配線パターンを含んで構成される。配線層１６の材料や厚さ、配線層１６を構成する配線パターンのライン／スペース等は、例えば、配線層１４と同様とすることができる。
次に、図３（ｄ）に示す工程では、図３（ａ）と同様の方法により、絶縁層１５の一方の面に、配線層１６を被覆するように絶縁層１７を形成する。
次に、図３（ｅ）に示す工程では、図３（ｂ）と同様の方法により、絶縁層１７にビアホール１７ｘを形成する。そして、絶縁層１７の一方の側に配線層１８を形成する。以上の工程により、絶縁層１１の一方の面１１ａに積層体１Ｓが形成される。
配線層１８は、配線層１４と同様にセミアディティブ法により形成できる。配線層１８は、絶縁層１７を貫通し配線層１６の上面を露出するビアホール１７ｘ内に充填され、絶縁層１７の上面から突出する金属ポスト又はパッドとなる。配線層１８の材料は、例えば、銅（Ｃｕ）等とすることができる。配線層１８の絶縁層１７の上面からの突出量は、例えば、５０μｍ程度とすることができる。
なお、配線層１８の表面（上面及び側面、又は上面のみ）に無電解めっき法等により前述の表面処理層を形成してもよい。又、配線層１８の表面（上面及び側面）に、ＯＳＰ処理等の酸化防止処理を施して表面処理層を形成してもよい。
次に、図４（ａ）に示す工程では、半導体チップ２０を、配線基板１０上にフェースダウン状態でフリップチップ実装する。例えば、配線基板１０の配線層１８の上面と、半導体チップ２０の電極２０１の下面とを、バンプ４０となるはんだを介して位置合わせし、リフロー処理を行ってはんだを溶融後凝固させてバンプ４０を形成する。これにより、配線層１８と電極２０１とがバンプ４０を介して電気的に接続される。
次に、図４（ｂ）に示す工程では、配線基板１０の積層体１Ｓ上に、配線基板１０の積層体１Ｓの上面及び半導体チップ２０を被覆する封止樹脂３０を形成する。例えば、封止樹脂３０の材料として熱硬化性を有した所謂モールド樹脂を用いる場合には、図４（ａ）に示す構造体を金型内に収容し、金型内に所定の圧力を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を所定の温度で加熱して硬化させることで封止樹脂３０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法、インジェクションモールド法等の方法を用いることができる。
次に、図４（ｃ）に示す工程では、封止樹脂３０を上面側から研削して半導体チップ２０の背面を封止樹脂３０の上面から露出する。研削には、例えば、バックグラインダー等を用いることができる。この際、封止樹脂３０と共に半導体チップ２０の背面も研削し、半導体チップ２０を薄化してもよい。封止樹脂３０の上面と半導体チップ２０の背面とは略面一となる。
次に、図５（ａ）に示す工程では、図４（ｃ）に示す支持体３００を除去する。銅箔である支持体３００は、例えば、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、チタンからなる金属層３１０がエッチングストッパー層として機能する。
次に、図５（ｂ）に示す工程では、金属層３１０を除去する。これにより、貫通配線１２の他端面が絶縁層１１の他方の面１１ｂから窪んだ位置に露出し、貫通配線１２の他端面が底面をなし絶縁層１１が内側面をなす第１凹部１１ｘが形成される。
チタンからなる金属層３１０は、例えば、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチングにより除去できる。又、チタンからなる金属層３１０は、水酸化カリウム（ＫＯＨ）系のエッチング液を用いたウェットエッチングにより除去できる。この場合、金属層１２１が銅からなる場合にはエッチングストッパー層となる。
次に、図５（ｃ）に示す工程では、絶縁層１１の他方の面１１ｂに外部接続用パッド１３を形成する。外部接続用パッド１３は、配線層１４と同様にセミアディティブ法により形成できる。外部接続用パッド１３は、第１凹部１１ｘの底面及び内側面に沿って形成され、第１凹部１１ｘの内側面から第１凹部１１ｘの周囲に位置する絶縁層１１の他方の面１１ｂに延在する。そして、外部接続用パッド１３の絶縁層１１の他方の面１１ｂに延在する部分の内側には、貫通配線１２側に窪む第２凹部１３ｘが形成される。以上の工程で、図１に示す半導体装置１が完成する。
このように、半導体装置１を構成する配線基板１０は、ガラスクロス等の補強材１１１を備えた非感光性樹脂からなる単層の絶縁層１１の一方の面１１ａに、微細配線層を有する積層体１Ｓが形成された上下非対称の構造である。しかしながら、絶縁層１１に補強材１１１を設け、補強材１１１の中心位置を絶縁層１１の厚さ方向の中心位置よりも絶縁層１１の一方の面１１ａ側に偏在させている。
これにより、剛性の高いガラスクロス等の補強材１１１の位置を、配線基板１０の厚さ方向の中心に近づけることができる。そのため、配線基板１０を補強材１１１を中心として上下対称の構造に近づけることが可能となり、配線基板１０の反りを低減できる。特に、補強材１１１の中心位置を、絶縁層１１と積層体１Ｓとを合わせた部分の厚さ方向の中心に位置させると、反りを低減する効果が顕著となる。
又、非感光性樹脂からなる絶縁層１１を１層のみとし、絶縁層１１には貫通配線１２と外部接続用パッド１３のみを形成することにより、積層体１Ｓに占める配線（銅）の体積割合に、絶縁層１１に占める配線（銅）の体積割合を近づかせることができ、反りを低減する効果をより向上させることができる。
又、非感光性樹脂からなる絶縁層１１を１層のみとすることにより、配線基板１０の総厚を薄くすることができる。
又、半導体装置１では、外部接続用パッド１３は、第１凹部１１ｘの底面及び内側面に沿って形成され、第１凹部１１ｘの内側面から第１凹部１１ｘの周囲に位置する絶縁層１１の他方の面１１ｂに延在している。そして、絶縁層１１の他方の面１１ｂに延在する部分の内側に、貫通配線１２側に窪む第２凹部１３ｘが形成されている。これにより、半導体装置１をはんだにより実装基板に接続する際の接続信頼性を向上させることができる。これに関して、図６を参照して詳しく説明する。
図６（ａ）は比較例に係る半導体装置である。比較例に係る半導体装置１ｘでは、絶縁層１３０上に外部接続用パッド１３１が形成され、更に外部接続用パッド１３１を選択的に露出するソルダーレジスト層１３２が形成されている。ここで、半導体装置１ｘを、はんだ４００により、実装基板５００に実装する場合を考える。実装基板５００では、絶縁層５１０上にパッド５２０が形成され、更にパッド５２０を選択的に露出するソルダーレジスト層５３０が形成されている。
半導体装置１ｘに図６（ａ）のような反りがある場合、外部接続用パッド１３１の中心位置Ｐ１とパッド５２０の中心位置Ｐ２とがずれるため、外部接続用パッド１３１とパッド５２０とをはんだ４００で接続することが困難となる。
一方、仮に配線基板１０に多少の反りが生じたとしても、本実施の形態により、半導体装置１と実装基板５００との接続信頼性の低下を抑制可能である。すなわち、図６（ｂ）に示すように、外部接続用パッド１３を、外部接続用パッド１３の第２凹部１３ｘがはんだ４００の受け皿になると共に、絶縁層１１の他方の面１１ｂに延在する外部接続用パッド１３の表面に第２凹部１３ｘ内からはんだ４００が濡れ広がるような形状とする。これにより、仮に配線基板１０に多少の反りが生じて外部接続用パッド１３の中心位置とパッド５２０の中心位置とがずれたとしても、はんだ４００が外部接続用パッド１３及びパッド５２０と広い面積で接合される。その結果、半導体装置１と実装基板５００との接続信頼性を十分に向上できる。
〈第２の実施の形態〉
第２の実施の形態では、貫通配線１２の側面、絶縁層１１の第１凹部１１ｘの内側面、及び絶縁層１１の他方の面１１ｂを粗化する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図７は、第２の実施の形態に係る半導体装置を例示する断面図である。図７を参照するに、半導体装置２は、貫通配線１２の側面、絶縁層１１の第１凹部１１ｘの内側面、及び絶縁層１１の他方の面１１ｂが粗化面である点が、半導体装置１と相違する。
図８は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。まず、図８（ａ）に示す工程では、第１の実施の形態の図２（ａ）〜図２（ｄ）と同様の工程を実行し、支持体３００の一方の面の所定領域に、金属層３１０と、金属層１２１及び１２２を備えた貫通配線１２とを積層する。
次に、図８（ｂ）に示す工程では、金属層３１０の側面、貫通配線１２の一端面及び側面、並びに支持体３００の一方の面を粗化する。粗化は、例えば、ケミカルエッチングにより行うことができる。粗化後の金属層３１０の側面、貫通配線１２の一端面及び側面、並びに支持体３００の上面の粗度は、例えば、Ｒａ０．１〜０．４ｎｍ程度とすることができる。
次に、図８（ｃ）に示す工程では、第１の実施の形態の図２（ｅ）及び図２（ｆ）と同様の工程を実行する。この工程では、絶縁層１１の一方の面１１ａ側と貫通配線１２の一端面側を研磨するので、貫通配線１２の一端面は粗化面から平坦面となる。金属層３１０の側面、貫通配線１２の側面、及び支持体３００の一方の面は粗化面のままである。
次に、図８（ｄ）に示す工程では、第１の実施の形態の図２（ｇ）〜図４（ｃ）と同様の工程を実行する。次に、図８（ｅ）に示す工程では、図５（ａ）に示す工程と同様にして、図８（ｄ）に示す支持体３００を除去する。これにより、図８（ｂ）に示す工程で支持体３００の一方の面に形成された凹凸（粗化面）が絶縁層１１の他方の面１１ｂに転写され、絶縁層１１の他方の面１１ｂも粗化面となる。
次に、図９（ａ）及び図９（ｂ）に示す工程では、第１の実施の形態の図５（ｂ）及び図５（ｃ）と同様の工程を実行することで、図７に示す半導体装置２が形成される。
このように、半導体装置２は、貫通配線１２の側面、絶縁層１１の第１凹部１１ｘの内側面、及び絶縁層１１の他方の面１１ｂが粗化面である。これにより、貫通配線１２の側面と絶縁層１１との密着性を向上できる。又、外部接続用パッド１３と絶縁層１１との密着性を向上できる。又、外部接続用パッド１３と絶縁層１１との密着性が向上するため、外部接続用パッド１３に熱ストレスがかかった場合に外部接続用パッド１３にクラックが入ることを防止できる。
〈第３の実施の形態〉
第３の実施の形態では、貫通配線１２の一部が逆円錐台形状である例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
図１０は、第３の実施の形態に係る半導体装置を例示する図であり、図１０（ａ）は断面図、図１０（ｂ）は図１０（ａ）のＡ部の部分拡大断面図である。図１０を参照するに、半導体装置３は、貫通配線１２を構成する金属層１２２が逆円錐台形状である点が、半導体装置１と相違する。
半導体装置３では、Ｂ部に示すように、金属層１２１の上面外周側が金属層１２２の周囲に露出している。そして、金属層１２２の周囲に露出する金属層１２１の上面外周側は絶縁層１１と接している。
図１１及び図１２は、第３の実施の形態に係る半導体装置の製造工程を例示する図である。まず、図１１（ａ）に示す工程では、支持体３００を準備し、支持体３００の一方の面の貫通配線１２の形成領域に開口部３３０ｘを有するレジスト層３３０（ドライフィルムレジスト等）を形成する。
次に、図１１（ｂ）に示す工程では、支持体３００を給電層に利用した電解めっき法により、開口部３３０ｘ内に露出する支持体３００の一方の面に金属層３１０及び金属層１２１を順次積層する。次に、図１１（ｃ）に示す工程では、レジスト層３３０を剥離液により除去する。
次に、図１１（ｄ）に示す工程では、図２（ｅ）に示す工程と同様にして、支持体３００の一方の面に、補強材１１１を備えた非感光性樹脂からなる単層の絶縁層１１を、金属層３１０の側面並びに金属層１２１の上面及び側面を被覆するように形成する。この段階では、補強材１１１の厚さ方向の中心位置は、絶縁層１１の厚さ方向の中心位置と略一致している。
次に、図１２（ａ）に示す工程では、絶縁層１１に、絶縁層１１を貫通し金属層１２１の上面を露出させるビアホール１１ｚを形成する。ビアホール１１ｚは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成することができる。ビアホール１１ｚは、金属層１２１とは反対側に開口する開口部の径が、金属層１２１の上面により形成される底面の径よりも大きい逆円錐台状の凹部となる。
次に、図１２（ｂ）に示す工程では、ビアホール１１ｚを充填すると共に、絶縁層１１の一方の面に延在して絶縁層１１の一方の面全体を被覆する金属層１２２を形成する。金属層１２２は、例えば、セミアディティブ法を用いて形成できる。具体的には、まずスパッタ法や無電解めっき法により、絶縁層１１の一方の面及びビアホール１１ｚの内壁面及び底面を連続的に被覆するシード層を形成する。次に、シード層を給電層に利用した電解めっき法により、シード層上に、ビアホール１１ｚを充填すると共に、絶縁層１１の一方の面に延在して絶縁層１１の一方の面全体を被覆する電解めっき層を形成する。これにより、シード層上に電解めっき層が積層された金属層１２２が形成される。
次に、図１２（ｃ）に示す工程では、図２（ｆ）に示す工程と同様にして、金属層１２２の上面側を研磨して、絶縁層１１の一方の面１１ａに延在する金属層１２２を除去し、各ビアホール１１ｚ内に金属層１２２の上面を露出させる。絶縁層１１の一方の面１１ａと金属層１２２の上面とは略面一となる。これにより、補強材１１１の中心位置は、絶縁層１１の厚さ方向の中心位置よりも絶縁層１１の一方の面１１ａ側に偏在する。なお、後工程で積層体１Ｓを形成した際に、補強材１１１の中心位置が絶縁層１１と積層体１Ｓとを合わせた部分の厚さ方向の中心に位置するように、絶縁層１１の研磨量を調整することが好ましい。
次に、第１の実施の形態の図２（ｇ）〜図５（ｃ）と同様の工程を実行することで、図１０に示す半導体装置３が形成される。
このように、半導体装置３では、金属層１２１の上面外周側が金属層１２２の周囲に露出して絶縁層１１と接している。そのため、金属層１２１と絶縁層１１との接触面積が増えて、金属層１２１と絶縁層１１との剥離を防止できる。その他の効果については、第１の実施の形態と同様である。
［シミュレーション］
図１に示した配線基板１０（図１３では実施例として示す）と、比較例に係る配線基板について、反り量のシミュレーション（２５℃）を行った。配線基板１０の貫通配線１２と外部接続用パッド１３の材料は銅とした。
比較例に係る配線基板は、非感光性樹脂からなる絶縁層（配線基板１０の絶縁層１１に相当）を３層積層した上に、配線基板１０の積層体１Ｓに相当する積層体を形成した構造である。但し、配線基板１０とは異なり、非感光性樹脂からなる絶縁層には、それぞれ貫通配線（銅）と配線パターン（銅）が形成されている。
シミュレーションの結果、図１３に示すように、配線基板１０（実施例）では、反り量が約０．４ｍｍであったのに対して、比較例に係る配線基板では、反り量が約０．７５ｍｍであった。
この結果により、非感光性樹脂からなる絶縁層１１を１層のみとし、絶縁層１１には貫通配線１２と外部接続用パッド１３のみを形成した構造（配線基板１０）は、非感光性樹脂からなる絶縁層を多層にして各絶縁層に貫通配線と配線パターンを形成した構造（比較例）に比べて、反り量が低減することが確認された。
比較例に係る配線基板のように、積層体１Ｓを構成する絶縁層（感光性樹脂層）に比べて層厚が厚い非感光性樹脂からなる絶縁層に貫通配線と配線パターンを形成すると、必然的に非感光性樹脂からなる絶縁層の方が銅の体積割合が高くなる。銅の体積割合が高い絶縁層が多層になれば、積層体１Ｓを構成する絶縁層（感光性樹脂層）に占める銅の体積割合との差が大きくなり、その結果、比較例に係る配線基板の反りが大きくなったと推測される。
言い換えれば、配線基板１０では、非感光性樹脂からなる絶縁層１１を１層のみとし、絶縁層１１には貫通配線１２と外部接続用パッド１３のみを形成することにより、積層体１Ｓに占める配線（銅）の体積割合に、絶縁層１１に占める配線（銅）の体積割合を近づかせることができ、反りを低減できたと考えられる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、図３（ｅ）の工程後、図４（ａ）〜図４（ｃ）の工程を実行することなく、図５（ａ）〜図５（ｃ）の工程を実行することで、配線基板１０のみを製造することができる。この際、図５（ａ）の工程で、支持体３００を除去する前に、積層体１Ｓ上に第２の支持体を設けてもよい。
又、例えば、半導体チップ２０の背面は封止樹脂３０によって覆われていてもよい。
又、貫通配線１２は円柱状の他に、例えば、絶縁層１１の一方の面１１ａ側の直径が他方の面１１ｂ側の直径よりも小さい円錐台形状であってもよい。
又、絶縁層１５や絶縁層１７の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする絶縁性の感光性樹脂の他に、例えば、エポキシ樹脂等を主成分とする絶縁性の非感光性樹脂を用いることができる。
１、２ 半導体装置
１Ｓ 積層体
１０ 配線基板
１１、１５、１７ 絶縁層
１１ａ 絶縁層１１の一方の面
１１ｂ 絶縁層１１の他方の面
１１ｘ 第１凹部
１２ 貫通配線
１３ 外部接続用パッド
１３ｘ 第２凹部
１４、１６、１８ 配線層
１５ｘ、１７ｘ ビアホール
２０ 半導体チップ
３０ 封止樹脂
４０ バンプ
１１１ 補強材
１２１、１２２、３１０ 金属層
２０１ 電極
３００ 支持体
３２０ レジスト層
３２０ｘ 開口部

Claims (10)

  1. 補強材を備えた非感光性樹脂からなる単層の第１絶縁層と、
    前記第１絶縁層の一方の面に配線層と絶縁層が積層された積層体と、
    前記第１絶縁層の他方の面に形成された外部接続用パッドと、
    前記第１絶縁層を貫通する貫通配線と、を有し、
    前記補強材の中心位置は、前記第１絶縁層の厚さ方向の中心位置よりも前記第１絶縁層の一方の面側に偏在しており、
    前記貫通配線の一端面は、前記第１絶縁層の一方の面から露出して前記配線層と接続され、
    前記貫通配線の他端面は、前記第１絶縁層の他方の面から窪んだ位置に露出し、前記貫通配線の他端面が底面をなし前記第１絶縁層が内側面をなす第１凹部を形成し、
    前記第１絶縁層の他方の面には、前記外部接続用パッドのみが形成され、
    前記外部接続用パッドは、前記第１凹部の底面及び内側面に沿って形成され、前記内側面から前記第１凹部の周囲に位置する前記第１絶縁層の他方の面に延在し、
    前記外部接続用パッドの前記第１絶縁層の他方の面に延在する部分の内側には、前記貫通配線側に窪む第２凹部が形成されている配線基板。
  2. 前記第１絶縁層の一方の面と前記貫通配線の一端面は研磨面かつ面一である請求項１に記載の配線基板。
  3. 前記積層体を構成する前記絶縁層は感光性樹脂からなり、
    前記積層体を構成する前記配線層は微細配線層である請求項１又は２に記載の配線基板。
  4. 前記第１絶縁層の一方の面は、前記第１絶縁層の他方の面よりも平滑である請求項１乃至３の何れか一項に記載の配線基板。
  5. 前記補強材の中心位置は、前記第１絶縁層と前記積層体とを合わせた部分の厚さ方向の中心に位置している請求項１乃至４の何れか一項に記載の配線基板。
  6. 前記貫通配線の側面、前記第１絶縁層の第１凹部の内側面、及び前記第１絶縁層の他方の面は、粗化面である請求項１乃至５の何れか一項に記載の配線基板。
  7. 請求項１乃至６の何れか一項に記載の配線基板と、
    前記積層体上に搭載され、前記積層体の最上の配線層と接続された半導体チップと、
    前記積層体上に形成され、前記半導体チップを封止する封止樹脂と、を有する半導体装置。
  8. 支持体の一方の面に金属層及び貫通配線を積層形成する工程と、
    前記支持体の一方の面に、補強材を備えた非感光性樹脂からなる単層の第１絶縁層を、前記金属層の側面並びに前記貫通配線の一端面及び側面を被覆するように形成する工程と、
    前記第１絶縁層の一方の面を研磨し、前記第１絶縁層の一方の面から前記貫通配線の一端面を露出させると共に、前記補強材の中心位置を前記第１絶縁層の厚さ方向の中心位置よりも前記第１絶縁層の一方の面側に偏在させる工程と、
    前記第１絶縁層の一方の面に配線層と絶縁層が積層された積層体を形成する工程と、
    前記支持体を除去する工程と、
    前記金属層を除去し、前記貫通配線の他端面を前記第１絶縁層の他方の面から窪んだ位置に露出させ、前記貫通配線の他端面が底面をなし前記第１絶縁層が内側面をなす第１凹部を形成する工程と、
    前記第１絶縁層の他方の面に外部接続用パッドを形成する工程と、を有し、
    前記外部接続用パッドを形成する工程では、
    前記第１絶縁層の他方の面に前記外部接続用パッドのみが形成され、
    前記外部接続用パッドは、前記第１凹部の底面及び内側面に沿って形成され、前記内側面から前記第１凹部の周囲に位置する前記第１絶縁層の他方の面に延在し、
    前記外部接続用パッドの前記第１絶縁層の他方の面に延在する部分の内側には、前記貫通配線側に窪む第２凹部が形成される配線基板の製造方法。
  9. 前記貫通配線を積層形成する工程と、前記支持体の一方の面に前記第１絶縁層を形成する工程との間に、
    前記支持体の一方の面、前記金属層の側面、並びに前記貫通配線の一端面及び側面を粗化する工程を有し、
    前記支持体を除去する工程では、前記粗化する工程で前記支持体の一方の面に形成された凹凸が前記第１絶縁層の他方の面に転写される請求項８に記載の配線基板の製造方法。
  10. 請求項８又は９に記載の配線基板の製造方法において、
    前記積層体を形成する工程から前記支持体を除去する工程の間に、更に、
    前記積層体上に、前記積層体の最上の配線層と接続された半導体チップを搭載する工程と、
    前記積層体上に、前記半導体チップを封止する封止樹脂を形成する工程と、を有する半導体装置の製造方法。
JP2016113277A 2016-06-07 2016-06-07 配線基板及び半導体装置、並びにそれらの製造方法 Active JP6594264B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016113277A JP6594264B2 (ja) 2016-06-07 2016-06-07 配線基板及び半導体装置、並びにそれらの製造方法
US15/477,414 US9997474B2 (en) 2016-06-07 2017-04-03 Wiring board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016113277A JP6594264B2 (ja) 2016-06-07 2016-06-07 配線基板及び半導体装置、並びにそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2017220543A true JP2017220543A (ja) 2017-12-14
JP2017220543A5 JP2017220543A5 (ja) 2019-01-17
JP6594264B2 JP6594264B2 (ja) 2019-10-23

Family

ID=60483874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016113277A Active JP6594264B2 (ja) 2016-06-07 2016-06-07 配線基板及び半導体装置、並びにそれらの製造方法

Country Status (2)

Country Link
US (1) US9997474B2 (ja)
JP (1) JP6594264B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
JP2020136629A (ja) * 2019-02-26 2020-08-31 ローム株式会社 電子装置および電子装置の製造方法
US11848263B2 (en) 2018-09-20 2023-12-19 Lg Chem, Ltd. Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same
JP7459492B2 (ja) 2019-11-29 2024-04-02 大日本印刷株式会社 配線基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US11508648B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
JP7006802B2 (ja) * 2018-09-27 2022-01-24 株式会社村田製作所 樹脂多層基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133946A (ja) * 1997-01-17 2000-05-12 Ibiden Co Ltd 多層プリント配線板
JP2001358248A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法
JP2009094403A (ja) * 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2012186296A (ja) * 2011-03-04 2012-09-27 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2012209580A (ja) * 2007-10-05 2012-10-25 Shinko Electric Ind Co Ltd 配線基板及び半導体装置の製造方法
JP2014022618A (ja) * 2012-07-20 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2015122386A (ja) * 2013-12-20 2015-07-02 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015122385A (ja) * 2013-12-20 2015-07-02 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133946A (ja) * 1997-01-17 2000-05-12 Ibiden Co Ltd 多層プリント配線板
JP2001358248A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法
JP2012209580A (ja) * 2007-10-05 2012-10-25 Shinko Electric Ind Co Ltd 配線基板及び半導体装置の製造方法
JP2009094403A (ja) * 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009224739A (ja) * 2008-03-19 2009-10-01 Shinko Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2012186296A (ja) * 2011-03-04 2012-09-27 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2014022618A (ja) * 2012-07-20 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2015122386A (ja) * 2013-12-20 2015-07-02 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015122385A (ja) * 2013-12-20 2015-07-02 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
US11848263B2 (en) 2018-09-20 2023-12-19 Lg Chem, Ltd. Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same
JP2020136629A (ja) * 2019-02-26 2020-08-31 ローム株式会社 電子装置および電子装置の製造方法
JP7269755B2 (ja) 2019-02-26 2023-05-09 ローム株式会社 電子装置および電子装置の製造方法
JP7459492B2 (ja) 2019-11-29 2024-04-02 大日本印刷株式会社 配線基板

Also Published As

Publication number Publication date
US20170352628A1 (en) 2017-12-07
US9997474B2 (en) 2018-06-12
JP6594264B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR102331611B1 (ko) 전자 부품 장치 및 그 제조 방법
JP6169955B2 (ja) 配線基板及びその製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5715835B2 (ja) 半導体パッケージ及びその製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6133227B2 (ja) 配線基板及びその製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101968957B1 (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
JP2014239186A (ja) 配線基板及び配線基板の製造方法
JP2014127623A (ja) 配線基板及び配線基板の製造方法
JP6705718B2 (ja) 配線基板及びその製造方法
JP2022016495A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2014075515A (ja) 配線基板及び配線基板の製造方法
JP2019192886A (ja) 配線基板及び配線基板の製造方法
JP2019145673A (ja) 配線基板及びその製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
JP6671256B2 (ja) 配線基板及びその製造方法
JP2012004440A5 (ja)
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2020068237A (ja) 配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190924

R150 Certificate of patent or registration of utility model

Ref document number: 6594264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150