JP2012186296A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP2012186296A JP2012186296A JP2011048021A JP2011048021A JP2012186296A JP 2012186296 A JP2012186296 A JP 2012186296A JP 2011048021 A JP2011048021 A JP 2011048021A JP 2011048021 A JP2011048021 A JP 2011048021A JP 2012186296 A JP2012186296 A JP 2012186296A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- pad
- wiring board
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】配線基板は、配線層21と絶縁層20が積層され、配線層21に接続され且つ最外層の第1絶縁層20の第1主面20Aから露出されるパッドP1が形成されている。このパッドP1は、第1絶縁層20の第1主面20Aから露出されるAu層(第1金属層11)と、第1金属層11に積層されたPd層(第2金属層12)と、第2金属層12と配線層21との間に形成されたCu層(第3金属層13)とからなる3層構造を有している。また、第1金属層11の第1主面11Aは、凹凸の極めて少ない平滑面に形成されている。
【選択図】図2
Description
以下、第1実施形態を図1〜図9に従って説明する。
(配線基板)
まず、配線基板1の構造について説明する。
次に、上記配線基板1を用いた半導体装置2の構造を説明する。
図3に示すように、半導体装置2は、配線基板1と、その配線基板1にフリップチップ接合される半導体素子50と、アンダーフィル樹脂52とを有している。配線基板1のパッドP1には、はんだ14が形成されている。このはんだ14としては、例えば共晶はんだや鉛(Pb)フリーはんだ(Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系など)を用いることができる。
次に、上記配線基板1の製造方法を説明する。
まず、配線基板1を製造するためには、図4(a)に示すように、支持体60を用意する。この支持体60としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持体60の厚さは、例えば35〜100μmである。
続いて、図6(a)〜図6(c)に示した工程を繰り返すことにより、絶縁層と配線層とを交互に積層する。すなわち、図6(d)に示すように、絶縁層20及び配線層21上に絶縁層30を形成し、この絶縁層30に、配線パターン21bの表面に達するビアホールVH2を形成した後、このビアホールVH2にビア31aを形成するとともに、そのビア31aに接続される配線パターン31bを形成する。次に、絶縁層30及び配線層31上に絶縁層40を形成し、この絶縁層40に、配線パターン31bの表面に達するビアホールVH3を形成した後、このビアホールVH3にビア41aを形成するとともに、そのビア41aに接続される配線パターン41bを形成する。
(半導体装置の製造方法)
次に、上述のように製造された配線基板1を用いた半導体装置2の製造方法を説明する。
次に、図6(e)に示す除去工程で除去されるめっき層62と接する第1金属層11の第1主面11Aの表面粗さとエッチング耐性との関係についての評価を行った結果を説明する。図8は、第1金属層11の第1主面11Aの粗度を変えたときのパッドP1のエッチング耐性(ピンホールの発生率)の変化の様子を示している。具体的には、図6(d)に示す工程で得られた構造体に対して、図6(e)に示す工程、つまり支持体60及びめっき層62を除去するCuエッチング工程を複数回(ここでは、3回)行って、図9(a)、(b)に示すようなピンホールの発生率を測定することで、エッチング耐性を評価した。
(1)パッドP1の層構成を、第1金属層11(Au層)と第2金属層12(Pd層)と第3金属層13(Cu層)とからなる3層構造とした。このようにパッドP1にNiが含まれない層構成としたため、パッドP1に鉛フリーはんだ等を形成した場合にも、耐落下衝撃性の低下などの問題が発生しない。また、パッドP1の最表層に、安定性の高いAuからなる第1金属層11が形成されるため、パッドP1表面、第2金属層12や第3金属層13などの酸化・変色を好適に抑制することができる。さらに、Auからなる第1金属層11とCuからなる第3金属層13との間に、バリア性の高いPdからなる第2金属層12が介在されるため、熱などによるAuとCuとの相互拡散を抑制することができる。
以下、第2実施形態を図10〜図15に従って説明する。先の図1〜図9に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
まず、配線基板3の構造について説明する。
図10に示すように、配線基板3は、複数の第1〜第4配線層10,21,31,41が第1〜第3絶縁層70,30,40を介在させて積層され、各絶縁層70,30,40に形成されたビアホールVH1,VH2,VH3に充填されたビア21a,31a,41aを介して層間接続された構造を有している。このように、本実施形態の配線基板3も上記第1実施形態の配線基板1と同様に、支持基材を含まない「コアレス基板」の形態を有している。
次に、上記配線基板3を用いた半導体装置4の構造を説明する。
図12に示すように、半導体装置4は、配線基板3と、その配線基板3にフリップチップ接合される半導体素子50と、アンダーフィル樹脂52とを有している。配線基板3のパッドP3には、はんだ14が形成されている。
次に、上記配線基板3の製造方法を説明する。
まず、配線基板3を製造するためには、図13(a)に示すように、支持体80を用意する。この支持体80としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持体80の厚さは、例えば35〜100μmである。
図14(d)に示すように、上記第3金属層13の第1主面13Aが露出されるように、第1絶縁層70の所定箇所にビアホールVH1を形成する。次いで、そのビアホールVH1にビア導体を充填してビア21aを形成するとともに、そのビア21aを介してパッドP3に接続される配線パターン21bを第1絶縁層70上に形成する。
(半導体装置の製造方法)
次に、上述のように製造された配線基板3を用いた半導体装置4の製造方法を説明する。
(5)パッドP3周辺の第1絶縁層70の第1主面71に(具体的には、突出部70Bの上面に)、凹凸の少ない平坦面71Aを形成するようにした。これにより、パッドP3にはんだボールが搭載しやすくなる。さらに、パッドP3にはんだボール等を搭載する際に、上記平坦面71Aにフラックスが塗布されることにより、粗化面にフラックスが塗布される場合よりも、はんだボール等の濡れ性を向上させることができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、パッドP1,P3を形成する面を平滑化する平滑化工程において、表面62A,82Aが平滑化されためっき層62,82を形成するようにした。これに限らず、例えばパッドP1,P3を形成する面を、エッチングにより平滑化させるようにしてもよい。この場合の配線基板1Aの製造方法を以下に説明する。なお、ここでは、第1実施形態の製造方法を変形した例を説明する。
・上記第1実施形態では、パッドP1の形成されている側の面をチップ搭載面とし、外部接続用パッドP2が形成されている側の面を外部接続端子接合面とした。これに限らず、例えば図18(a)に示すように、パッドP1の形成されている側の面を外部接続端子接合面とし、その反対側の面をチップ搭載面とするようにしてもよい。この場合、パッドP1には、当該配線基板1Bをマザーボード等に実装する際に使用されるはんだボールやピン等の外部接続端子が接合される。また、パッドP1の形成された側とは反対側の面に形成された配線パターン41bには、配線基板1Bに搭載される半導体素子50のバンプ51がはんだ45等を介してフリップチップ接続される。なお、この配線基板1B及び半導体装置2Bを製造する方法は、図4〜図7に示した製造工程と基本的には同じであるため、ここでは説明を省略する。
2,2B,4,4A 半導体装置
P1,P3,P4 パッド
P2 外部接続用パッド
11 第1金属層
11A 第1主面
12 第2金属層
13 第3金属層
13A 第1主面
21,31,41 配線層
20,70,100 第1絶縁層(最外層の絶縁層)
20A,71,100A 第1主面(最外層の絶縁層の表面)
20X,70X,100X 凹部
20B,70B 突出部
30,40 絶縁層
60,80,90 支持体
60A,80A,90A 第1主面
61,81,91 レジスト層
61X,81X,91X 開口部
62,82 めっき層
62A,82A 表面(平滑化された面)
62B,82B 側壁
71A 平坦面
71B 粗化面
90B 平滑面
Claims (11)
- 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、
前記パッドは、前記最外層の絶縁層の表面から露出される第1金属層と、前記第1金属層と前記配線層との間に形成された第2金属層とからなり、
前記第1金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、
前記第2金属層は、パラジウム又はパラジウム合金からなることを特徴とする配線基板。 - 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、
前記パッドは、前記最外層の絶縁層の表面から露出される第1金属層と、前記第1金属層に積層された第2金属層と、前記第2金属層と前記配線層との間に形成された第3金属層とからなり、
前記第1金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、
前記第2金属層は、パラジウム又はパラジウム合金からなり、
前記第3金属層は、銅又は銅合金からなることを特徴とする配線基板。 - 前記最外層の絶縁層の表面から露出される、前記第1金属層の第1主面の粗度が、表面粗さRa値で0.21μm未満であることを特徴とする請求項1又は2に記載の配線基板。
- 前記最外層の絶縁層には、前記パッドを露出させる凹部が形成され、
前記凹部の側壁の一部には、前記パッドの一部を覆うように突出された突出部が形成されていることを特徴とする請求項1〜3のいずれか1つに記載の配線基板。 - 前記最外層の絶縁層の表面には、平坦面及び粗化面が形成されるとともに、前記パッドを露出させる凹部が形成され、
前記平坦面は、前記凹部の側壁近傍の前記表面に形成されていることを特徴とする請求項1〜4のいずれか1つに記載の配線基板。 - 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出するパッドが形成される配線基板の製造方法であって、
支持体の第1主面に前記パッドの形状に対応する開口部を有するレジスト層を形成するレジスト形成工程と、
前記レジスト層の開口部から露出される前記支持体の第1主面を平滑化する平滑化工程と、
前記平滑化された面上に、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなる第1金属層と、パラジウム又はパラジウム合金からなる第2金属層とを順次積層して前記パッドを形成するパッド形成工程と、
前記支持体の第1主面上に、所要数の前記絶縁層と前記配線層とを交互に積層する工程と、
前記支持体を除去する除去工程と
を有する配線基板の製造方法。 - 前記平滑化工程では、前記レジスト層の開口部から露出される前記支持体の第1主面に、電解めっきにより、表面が平滑化されためっき層が形成され、
前記パッド形成工程では、前記めっき層上に前記パッドが形成され、
前記除去工程では、前記支持体と前記めっき層が除去されることを特徴とする請求項6に記載の配線基板の製造方法。 - 前記平滑化工程では、前記めっき層の表面の粗度が、表面粗さRa値で0.21μm未満になるように前記めっき層が形成されることを特徴とする請求項7に記載の配線基板の製造方法。
- 前記パッド形成工程は、前記第2金属層上に、銅又は銅合金からなる第3金属層を積層する工程を含み、
前記パッド形成工程後、前記レジスト層を除去する工程と、前記第3金属層の表面、前記支持体の第1主面及び前記めっき層の側壁に粗化処理を施す粗化工程とを含むことを特徴とする請求項7又は8に記載の配線基板の製造方法。 - 前記平滑化工程では、前記レジスト層の開口部から露出される前記支持体の第1主面が、エッチングにより平滑化された平滑面が形成され、
前記パッド形成工程では、前記平滑面上に前記パッドが形成されることを特徴とする請求項6に記載の配線基板の製造方法。 - 前記レジスト形成工程前に、前記支持体の第1主面に粗化処理を施す粗化工程を含むことを特徴とする請求項6〜10のいずれか1つに記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048021A JP5675443B2 (ja) | 2011-03-04 | 2011-03-04 | 配線基板及び配線基板の製造方法 |
US13/410,031 US9236334B2 (en) | 2011-03-04 | 2012-03-01 | Wiring substrate and method for manufacturing wiring substrates |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011048021A JP5675443B2 (ja) | 2011-03-04 | 2011-03-04 | 配線基板及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012186296A true JP2012186296A (ja) | 2012-09-27 |
JP2012186296A5 JP2012186296A5 (ja) | 2014-01-09 |
JP5675443B2 JP5675443B2 (ja) | 2015-02-25 |
Family
ID=46752589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011048021A Active JP5675443B2 (ja) | 2011-03-04 | 2011-03-04 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9236334B2 (ja) |
JP (1) | JP5675443B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104168706A (zh) * | 2013-05-17 | 2014-11-26 | 欣兴电子股份有限公司 | 承载基板及其制作方法 |
KR20150007982A (ko) * | 2013-07-11 | 2015-01-21 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법 |
JP2015015285A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2015015313A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
JP2015076598A (ja) * | 2013-10-07 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | パッケージ基板 |
TWI487444B (zh) * | 2013-05-07 | 2015-06-01 | Unimicron Technology Corp | 承載基板及其製作方法 |
US9491871B2 (en) | 2013-05-07 | 2016-11-08 | Unimicron Technology Corp. | Carrier substrate |
JP2017084962A (ja) * | 2015-10-28 | 2017-05-18 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2017220543A (ja) * | 2016-06-07 | 2017-12-14 | 新光電気工業株式会社 | 配線基板及び半導体装置、並びにそれらの製造方法 |
US11011485B2 (en) | 2018-09-13 | 2021-05-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
WO2023191507A1 (ko) * | 2022-03-30 | 2023-10-05 | 엘지이노텍 주식회사 | 회로 기판 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117825B2 (en) | 2012-12-06 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate pad structure |
JP6223909B2 (ja) * | 2013-07-11 | 2017-11-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
TWI550801B (zh) * | 2013-11-13 | 2016-09-21 | 南茂科技股份有限公司 | 封裝結構及其製造方法 |
US20160233188A1 (en) * | 2013-12-02 | 2016-08-11 | Smartrac Technology Gmbh | Contact bumps methods of making contact bumps |
KR20150064976A (ko) * | 2013-12-04 | 2015-06-12 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US10020275B2 (en) * | 2013-12-26 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductive packaging device and manufacturing method thereof |
US20150195912A1 (en) * | 2014-01-08 | 2015-07-09 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Substrates With Ultra Fine Pitch Flip Chip Bumps |
JP6133227B2 (ja) * | 2014-03-27 | 2017-05-24 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR102211741B1 (ko) * | 2014-07-21 | 2021-02-03 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP5795415B1 (ja) * | 2014-08-29 | 2015-10-14 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2017084997A (ja) * | 2015-10-29 | 2017-05-18 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP6619294B2 (ja) * | 2016-05-24 | 2019-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子部品装置 |
TWI712344B (zh) * | 2017-08-18 | 2020-12-01 | 景碩科技股份有限公司 | 可做電性測試的多層電路板及其製法 |
TWI719241B (zh) * | 2017-08-18 | 2021-02-21 | 景碩科技股份有限公司 | 可做電性測試的多層電路板及其製法 |
US10347507B2 (en) * | 2017-09-29 | 2019-07-09 | Lg Innotek Co., Ltd. | Printed circuit board |
WO2019066977A1 (en) | 2017-09-29 | 2019-04-04 | Intel Corporation | FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES |
KR102531762B1 (ko) | 2017-09-29 | 2023-05-12 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
CN110783728A (zh) * | 2018-11-09 | 2020-02-11 | 广州方邦电子股份有限公司 | 一种柔性连接器及制作方法 |
JP2020188209A (ja) * | 2019-05-16 | 2020-11-19 | イビデン株式会社 | プリント配線板とプリント配線板の製造方法 |
US10950531B2 (en) | 2019-05-30 | 2021-03-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US20210111110A1 (en) * | 2019-10-09 | 2021-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
JP2021132068A (ja) * | 2020-02-18 | 2021-09-09 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法 |
US20220199427A1 (en) * | 2020-12-23 | 2022-06-23 | Intel Corporation | Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors |
CN116895636B (zh) * | 2023-09-11 | 2024-01-12 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217523A (ja) * | 2000-02-01 | 2001-08-10 | Rohm Co Ltd | チップ型半導体装置の実装構造 |
JP2007027706A (ja) * | 2005-06-17 | 2007-02-01 | Nec Corp | 配線基板及びその製造方法並びに半導体パッケージ |
JP2008004687A (ja) * | 2006-06-21 | 2008-01-10 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US20080122079A1 (en) * | 2006-08-16 | 2008-05-29 | Phoenix Precision Technology Corporation | Package substrate and manufacturing method thereof |
JP2008258373A (ja) * | 2007-04-04 | 2008-10-23 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6010768A (en) * | 1995-11-10 | 2000-01-04 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
EP1075172B1 (en) * | 1998-02-26 | 2005-11-23 | Ibiden Co., Ltd. | Multilayer printed wiring board having filled-via structure |
DE19907168C1 (de) * | 1999-02-19 | 2000-08-10 | Micronas Intermetall Gmbh | Schichtanordnung sowie Verfahren zu deren Herstellung |
JP3635219B2 (ja) | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
US6457234B1 (en) * | 1999-05-14 | 2002-10-01 | International Business Machines Corporation | Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond |
US7838779B2 (en) | 2005-06-17 | 2010-11-23 | Nec Corporation | Wiring board, method for manufacturing same, and semiconductor package |
US7595553B2 (en) * | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
TWI331494B (en) * | 2007-03-07 | 2010-10-01 | Unimicron Technology Corp | Circuit board structure |
JP2008258520A (ja) * | 2007-04-09 | 2008-10-23 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び配線基板 |
-
2011
- 2011-03-04 JP JP2011048021A patent/JP5675443B2/ja active Active
-
2012
- 2012-03-01 US US13/410,031 patent/US9236334B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217523A (ja) * | 2000-02-01 | 2001-08-10 | Rohm Co Ltd | チップ型半導体装置の実装構造 |
JP2007027706A (ja) * | 2005-06-17 | 2007-02-01 | Nec Corp | 配線基板及びその製造方法並びに半導体パッケージ |
JP2008004687A (ja) * | 2006-06-21 | 2008-01-10 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
US20080122079A1 (en) * | 2006-08-16 | 2008-05-29 | Phoenix Precision Technology Corporation | Package substrate and manufacturing method thereof |
JP2008258373A (ja) * | 2007-04-04 | 2008-10-23 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI487444B (zh) * | 2013-05-07 | 2015-06-01 | Unimicron Technology Corp | 承載基板及其製作方法 |
US9491871B2 (en) | 2013-05-07 | 2016-11-08 | Unimicron Technology Corp. | Carrier substrate |
US9247654B2 (en) | 2013-05-07 | 2016-01-26 | Unimicron Technology Corp. | Carrier substrate and manufacturing method thereof |
CN104168706A (zh) * | 2013-05-17 | 2014-11-26 | 欣兴电子股份有限公司 | 承载基板及其制作方法 |
JP2015015313A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
JP2015015285A (ja) * | 2013-07-03 | 2015-01-22 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2015018976A (ja) * | 2013-07-11 | 2015-01-29 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR20150007982A (ko) * | 2013-07-11 | 2015-01-21 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법 |
KR102032172B1 (ko) | 2013-07-11 | 2019-10-16 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판 및 그 제조 방법 |
JP2015076598A (ja) * | 2013-10-07 | 2015-04-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | パッケージ基板 |
JP2017084962A (ja) * | 2015-10-28 | 2017-05-18 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2017220543A (ja) * | 2016-06-07 | 2017-12-14 | 新光電気工業株式会社 | 配線基板及び半導体装置、並びにそれらの製造方法 |
US11011485B2 (en) | 2018-09-13 | 2021-05-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11476215B2 (en) | 2018-09-13 | 2022-10-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
WO2023191507A1 (ko) * | 2022-03-30 | 2023-10-05 | 엘지이노텍 주식회사 | 회로 기판 |
Also Published As
Publication number | Publication date |
---|---|
US9236334B2 (en) | 2016-01-12 |
US20120222894A1 (en) | 2012-09-06 |
JP5675443B2 (ja) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5675443B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6266907B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5026400B2 (ja) | 配線基板及びその製造方法 | |
TWI595813B (zh) | 配線基板及製造其之方法 | |
JP6057681B2 (ja) | 配線基板及びその製造方法 | |
JP5479073B2 (ja) | 配線基板及びその製造方法 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6247032B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20030161129A1 (en) | Flexible multilayer wiring board and manufacture method thereof | |
US9699905B2 (en) | Wiring board | |
US20170372997A1 (en) | Wiring substrate and semiconductor device | |
JP2008300507A (ja) | 配線基板とその製造方法 | |
JP6543559B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2017073520A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6228785B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2013105908A (ja) | 配線基板 | |
JP2017069524A (ja) | 配線基板及びその製造方法 | |
JP2016111297A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6951219B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP3860028B2 (ja) | 半導体装置 | |
JP2020155631A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP5906264B2 (ja) | 配線基板及びその製造方法 | |
JP6457881B2 (ja) | 配線基板及びその製造方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5675443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |