JP2001217523A - チップ型半導体装置の実装構造 - Google Patents
チップ型半導体装置の実装構造Info
- Publication number
- JP2001217523A JP2001217523A JP2000028889A JP2000028889A JP2001217523A JP 2001217523 A JP2001217523 A JP 2001217523A JP 2000028889 A JP2000028889 A JP 2000028889A JP 2000028889 A JP2000028889 A JP 2000028889A JP 2001217523 A JP2001217523 A JP 2001217523A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- electrode
- type semiconductor
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 熱ストレスによる実装時のワイヤ断線がな
く、また経済性に優れ、さらには環境汚染を引き起こす
ことのないチップ型半導体装置の実装構造を提供する。 【解決手段】 配線基板上のパターン電極にチップ型半
導体装置の端子電極を実装するチップ型半導体装置の実
装構造において、前記端子電極の少なくとも実装面側の
表面粗度を０．１μｍ以下の範囲とし、前記パターン電
極の少なくとも端子電極実装部分の表面粗度を０．１μ
ｍ以下の範囲とした。
く、また経済性に優れ、さらには環境汚染を引き起こす
ことのないチップ型半導体装置の実装構造を提供する。 【解決手段】 配線基板上のパターン電極にチップ型半
導体装置の端子電極を実装するチップ型半導体装置の実
装構造において、前記端子電極の少なくとも実装面側の
表面粗度を０．１μｍ以下の範囲とし、前記パターン電
極の少なくとも端子電極実装部分の表面粗度を０．１μ
ｍ以下の範囲とした。
Description
【０００１】
【発明の属する技術分野】本発明はチップ型半導体装置
の実装構造に関し、より詳細には半田などの接着剤を用
いないチップ型半導体装置の実装構造に関するものであ
る。
の実装構造に関し、より詳細には半田などの接着剤を用
いないチップ型半導体装置の実装構造に関するものであ
る。
【０００２】
【従来の技術】近年の電子機器の小型・軽量化傾向に伴
って、回路基板へ表面実装が可能な電子部品、即ちチッ
プ型半導体装置の需要が急速に増加している。チップ型
半導体装置（以下、チップ型装置と記すことがある）は
直方体ブロックに近い形を通常はしており、その両端部
には端子電極が形成されている。図２に従来のチップ型
装置の実装構造を示す。チップ型装置１の端子電極２と
パターン電極３とが接触するように、導電性接着剤であ
るクリーム半田５を表面に塗布したパターン電極３にチ
ップ型装置１を配設した後、リフロー炉などで加熱して
クリーム半田５を溶融させてチップ型装置１を回路基板
４上に固着していた。
って、回路基板へ表面実装が可能な電子部品、即ちチッ
プ型半導体装置の需要が急速に増加している。チップ型
半導体装置（以下、チップ型装置と記すことがある）は
直方体ブロックに近い形を通常はしており、その両端部
には端子電極が形成されている。図２に従来のチップ型
装置の実装構造を示す。チップ型装置１の端子電極２と
パターン電極３とが接触するように、導電性接着剤であ
るクリーム半田５を表面に塗布したパターン電極３にチ
ップ型装置１を配設した後、リフロー炉などで加熱して
クリーム半田５を溶融させてチップ型装置１を回路基板
４上に固着していた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ような半田付けによるチップ型装置の実装では、半田付
けの際の熱ストレスでワイヤが断線することがありチッ
プ型装置の信頼性が低かった。またクリーム半田の印刷
は煩雑であり、リフロー炉による加熱には大がかりな装
置が必要である。さらに、鉛を含む半田を使用するため
環境汚染を引き起こすことも懸念される。
ような半田付けによるチップ型装置の実装では、半田付
けの際の熱ストレスでワイヤが断線することがありチッ
プ型装置の信頼性が低かった。またクリーム半田の印刷
は煩雑であり、リフロー炉による加熱には大がかりな装
置が必要である。さらに、鉛を含む半田を使用するため
環境汚染を引き起こすことも懸念される。
【０００４】本発明はこのような従来の問題に鑑みてな
されたものであり、その目的は実装時に熱ストレスによ
りワイヤが断線することがなく、また経済性に優れ、さ
らには環境汚染を引き起こすことのないチップ型半導体
装置の実装構造を提供することにある。
されたものであり、その目的は実装時に熱ストレスによ
りワイヤが断線することがなく、また経済性に優れ、さ
らには環境汚染を引き起こすことのないチップ型半導体
装置の実装構造を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明のチップ型半導体装置の実装構造では、配線
基板上のパターン電極にチップ型半導体装置の端子電極
を実装するチップ型半導体装置の実装構造において、前
記端子電極の少なくとも実装面側の表面粗度を０．１μ
ｍ以下の範囲とし、前記パターン電極の少なくとも端子
電極実装部分の表面粗度を０．１μｍ以下の範囲とし
た。
め、本発明のチップ型半導体装置の実装構造では、配線
基板上のパターン電極にチップ型半導体装置の端子電極
を実装するチップ型半導体装置の実装構造において、前
記端子電極の少なくとも実装面側の表面粗度を０．１μ
ｍ以下の範囲とし、前記パターン電極の少なくとも端子
電極実装部分の表面粗度を０．１μｍ以下の範囲とし
た。
【０００６】
【発明の実施の形態】本発明者は、実装時にワイヤが断
線することがなく、また経済性に優れ、さらには環境汚
染を引き起こすことのないチップ型半導体装置の実装構
造について、鋭意検討を重ねた結果、チップ型半導体装
置の端子電極および電極パターンの双方の接触する部分
の表面粗度をできる限り小さくして、端子電極と電極パ
ターンとが接触したときにその接触面に空間が生じない
ようにすると、一種の真空状態となって強力な接着作用
が生じることを見出し本発明をなすに至った。
線することがなく、また経済性に優れ、さらには環境汚
染を引き起こすことのないチップ型半導体装置の実装構
造について、鋭意検討を重ねた結果、チップ型半導体装
置の端子電極および電極パターンの双方の接触する部分
の表面粗度をできる限り小さくして、端子電極と電極パ
ターンとが接触したときにその接触面に空間が生じない
ようにすると、一種の真空状態となって強力な接着作用
が生じることを見出し本発明をなすに至った。
【０００７】すなわち、本発明の大きな特徴は、前記端
子電極の少なくとも実装面側の表面粗度を０．１μｍ以
下の範囲とし、且つ前記パターン電極の少なくとも端子
電極実装部分の表面粗度を０．１μｍ以下の範囲とする
点にある。端子電極の実装面側の表面粗度が０．１μｍ
より大きい、またはパターン電極の端子電極実装部分の
表面粗度が０．１μｍより大きいと、端子電極と電極パ
ターンとが接触したときにその接触面に空間が生じて真
空状態とならないからである。端子電極の実装面側の好
ましい表面粗度は０．０１μｍ以下の範囲である。他
方、パターン電極の端子電極実装部分の好ましい表面粗
度は０．０１μｍ以下の範囲である。
子電極の少なくとも実装面側の表面粗度を０．１μｍ以
下の範囲とし、且つ前記パターン電極の少なくとも端子
電極実装部分の表面粗度を０．１μｍ以下の範囲とする
点にある。端子電極の実装面側の表面粗度が０．１μｍ
より大きい、またはパターン電極の端子電極実装部分の
表面粗度が０．１μｍより大きいと、端子電極と電極パ
ターンとが接触したときにその接触面に空間が生じて真
空状態とならないからである。端子電極の実装面側の好
ましい表面粗度は０．０１μｍ以下の範囲である。他
方、パターン電極の端子電極実装部分の好ましい表面粗
度は０．０１μｍ以下の範囲である。
【０００８】なお、本発明における表面粗度とは、端子
電極とパターン電極のそれぞれにおける凹凸の最大値と
最小値との差をいう。
電極とパターン電極のそれぞれにおける凹凸の最大値と
最小値との差をいう。
【０００９】配線基板へのチップ型装置の実装は、図１
に示すように、チップ型装置１の端子電極２をパターン
電極３の実装位置にあわせて単に載置するだけでよい。
ただし、チップ型装置１を一旦載置してしまうと、これ
を取り外すことは非常に困難となるので、パターン電極
３における端子電極実装部分６を広くしておき、載置後
にパターン電極３上を滑らせる様にしてチップ型装置１
を所定位置に実装するのが好ましい。このときチップ型
装置１の実装位置ズレを防止するために、実装後に端子
電極２部分に低温接着剤を更に補強的に塗布してもよ
い。
に示すように、チップ型装置１の端子電極２をパターン
電極３の実装位置にあわせて単に載置するだけでよい。
ただし、チップ型装置１を一旦載置してしまうと、これ
を取り外すことは非常に困難となるので、パターン電極
３における端子電極実装部分６を広くしておき、載置後
にパターン電極３上を滑らせる様にしてチップ型装置１
を所定位置に実装するのが好ましい。このときチップ型
装置１の実装位置ズレを防止するために、実装後に端子
電極２部分に低温接着剤を更に補強的に塗布してもよ
い。
【００１０】チップ型装置の端子電極については、実装
面側の表面粗度が０．１μｍ以下の範囲であれば、その
材質や構造などに特に限定はない。端子電極は例えば次
のようにして形成する。ガラスエポキシなどからなる平
板状のチップ基板の表・裏面に銅薄板を接着し、不要部
分をエッジングなどにより取り除いてチップ基板の表・
裏面に端子電極となる部分を形成する。次にチップ基板
の表・裏面の端子電極となる部分およびチップ基板側面
の端子電極となる部分に、例えばＣｕ，Ｎｉ，Ａｕなど
からなる金属薄層を、電気めっきにより積層形成して端
子電極とする。端子電極の実装面側だけでなく全表面の
表面粗度が０．１μｍ以下の範囲であってももちろん構
わない。
面側の表面粗度が０．１μｍ以下の範囲であれば、その
材質や構造などに特に限定はない。端子電極は例えば次
のようにして形成する。ガラスエポキシなどからなる平
板状のチップ基板の表・裏面に銅薄板を接着し、不要部
分をエッジングなどにより取り除いてチップ基板の表・
裏面に端子電極となる部分を形成する。次にチップ基板
の表・裏面の端子電極となる部分およびチップ基板側面
の端子電極となる部分に、例えばＣｕ，Ｎｉ，Ａｕなど
からなる金属薄層を、電気めっきにより積層形成して端
子電極とする。端子電極の実装面側だけでなく全表面の
表面粗度が０．１μｍ以下の範囲であってももちろん構
わない。
【００１１】端子電極の表面粗度を０．１μｍ以下の範
囲に制御するには、例えば端子電極表面を砥石で研磨す
る、あるいは回転研磨により研磨することにより行うこ
とができる。
囲に制御するには、例えば端子電極表面を砥石で研磨す
る、あるいは回転研磨により研磨することにより行うこ
とができる。
【００１２】本発明で使用するチップ型半導体装置の種
類としては、半導体素子及び端子電極を少なくとも有
し、配線基板上に表面実装するものであれば特に限定は
なく、発光素子や受光素子、複合素子などを半導体素子
として搭載した従来公知のものが挙げられる。
類としては、半導体素子及び端子電極を少なくとも有
し、配線基板上に表面実装するものであれば特に限定は
なく、発光素子や受光素子、複合素子などを半導体素子
として搭載した従来公知のものが挙げられる。
【００１３】配線基板上に形成されるパターン電極につ
いては、チップ型装置の端子電極が実装される部分の表
面粗度が０．１μｍ以下の範囲であれば、その材質や構
造、形状などに特に限定はない。パターン電極は例えば
次のようにして形成する。ガラスエポキシなどからなる
配線基板上を銅などでめっきし、不要な部分をエッジン
グなどにより取り除いてパターン電極となる部分を形成
する。この状態のままでパターン電極として使用しても
よいが、この上にＣｕ，Ｎｉ，Ａｕなどをさらにめっき
して積層化して使用してもよい。また半田被膜によって
パターン電極を形成してもよい。パターン電極の端子電
極実装部分だけでなく他の部分の表面粗度も０．１μｍ
以下の範囲であってももちろん構わない。
いては、チップ型装置の端子電極が実装される部分の表
面粗度が０．１μｍ以下の範囲であれば、その材質や構
造、形状などに特に限定はない。パターン電極は例えば
次のようにして形成する。ガラスエポキシなどからなる
配線基板上を銅などでめっきし、不要な部分をエッジン
グなどにより取り除いてパターン電極となる部分を形成
する。この状態のままでパターン電極として使用しても
よいが、この上にＣｕ，Ｎｉ，Ａｕなどをさらにめっき
して積層化して使用してもよい。また半田被膜によって
パターン電極を形成してもよい。パターン電極の端子電
極実装部分だけでなく他の部分の表面粗度も０．１μｍ
以下の範囲であってももちろん構わない。
【００１４】パターン電極の表面粗度を０．１μｍ以下
の範囲に制御するには、端子電極の場合と同様に、例え
ば端子電極表面を砥石で研磨する、あるいは回転研磨に
より研磨することにより行うことができる。
の範囲に制御するには、端子電極の場合と同様に、例え
ば端子電極表面を砥石で研磨する、あるいは回転研磨に
より研磨することにより行うことができる。
【００１５】
【発明の効果】本発明のチップ型半導体装置の実装構造
では、端子電極の少なくとも実装面側の表面粗度を０．
１μｍ以下の範囲とし、且つパターン電極の少なくとも
端子電極実装部分の表面粗度を０．１μｍ以下の範囲と
して、端子電極とパターン電極とが接触したときにその
接触面に空間が生じないようにして、一種の真空状態を
形成させて、チップ型半導体装置をパターン電極上に強
力に固着するので、半田を用いた従来の実装方法のよう
な熱ストレスによる実装時のワイヤ断線や製造コストの
増大、環境汚染を引き起こすことがない。
では、端子電極の少なくとも実装面側の表面粗度を０．
１μｍ以下の範囲とし、且つパターン電極の少なくとも
端子電極実装部分の表面粗度を０．１μｍ以下の範囲と
して、端子電極とパターン電極とが接触したときにその
接触面に空間が生じないようにして、一種の真空状態を
形成させて、チップ型半導体装置をパターン電極上に強
力に固着するので、半田を用いた従来の実装方法のよう
な熱ストレスによる実装時のワイヤ断線や製造コストの
増大、環境汚染を引き起こすことがない。
【図１】 本発明に係るチップ型半導体装置の実装構造
を示す斜視図である。
を示す斜視図である。
【図２】 従来のチップ型半導体装置の実装構造を示す
斜視図である。
斜視図である。
１ チップ型半導体装置 ２ 端子電極 ３ パターン電極 ４ 配線基板 ５ クリーム半田 ６ 端子電極実装部分
Claims (1)
- 【請求項１】 配線基板上のパターン電極にチップ型半
導体装置の端子電極を実装するチップ型半導体装置の実
装構造において、 前記端子電極の少なくとも実装面側の表面粗度を０．１
μｍ以下の範囲とし、 前記パターン電極の少なくとも端子電極実装部分の表面
粗度を０．１μｍ以下の範囲とすることを特徴とするチ
ップ型半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028889A JP2001217523A (ja) | 2000-02-01 | 2000-02-01 | チップ型半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028889A JP2001217523A (ja) | 2000-02-01 | 2000-02-01 | チップ型半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217523A true JP2001217523A (ja) | 2001-08-10 |
Family
ID=18554224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028889A Pending JP2001217523A (ja) | 2000-02-01 | 2000-02-01 | チップ型半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186296A (ja) * | 2011-03-04 | 2012-09-27 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
-
2000
- 2000-02-01 JP JP2000028889A patent/JP2001217523A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186296A (ja) * | 2011-03-04 | 2012-09-27 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
| US9236334B2 (en) | 2011-03-04 | 2016-01-12 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing wiring substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5173574A (en) | Soldering connector and method for manufacturing an electric circuit with this soldering connector | |
| JP2001217523A (ja) | チップ型半導体装置の実装構造 | |
| JPH0629632A (ja) | プリント回路基板 | |
| JPH09321425A (ja) | チップ状電子部品の実装方法 | |
| JP3841715B2 (ja) | 回路基板の製造法 | |
| JP3180515B2 (ja) | 面実装部品への半田バンプ形成方法 | |
| JP3523418B2 (ja) | 配線基板 | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| EP0996317A1 (en) | Structure and method for mounting an electronic circuit unit to a printed board | |
| JP2545077Y2 (ja) | チツプ形抵抗器 | |
| JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
| JP2003187890A (ja) | 電気接続端子 | |
| JP3807874B2 (ja) | 電子回路ユニット | |
| JPH11307309A (ja) | チップ型サーミスタ | |
| JPH05299803A (ja) | コンデンサの実装方法 | |
| JPS6129159B2 (ja) | ||
| JPH03101191A (ja) | ビア充填方法 | |
| JPH07106751A (ja) | 耐ストレスチップ部品及びその実装方法 | |
| JP3872600B2 (ja) | 電子回路ユニットの取付方法 | |
| JPH113696A (ja) | 電池の端子 | |
| JP2007273553A (ja) | 実装基板およびその製造方法 | |
| JPH05129770A (ja) | ハンダ付け補助層 | |
| JP2000269628A (ja) | リフローによるチップ部品の取付構造、並びにリフローによるチップ部品の取付方法 | |
| JP2002324956A (ja) | 多数個取り配線基板 | |
| JP2001102411A (ja) | 電子部品の実装方法 |