JP2007273553A - 実装基板およびその製造方法 - Google Patents

実装基板およびその製造方法 Download PDF

Info

Publication number
JP2007273553A
JP2007273553A JP2006094711A JP2006094711A JP2007273553A JP 2007273553 A JP2007273553 A JP 2007273553A JP 2006094711 A JP2006094711 A JP 2006094711A JP 2006094711 A JP2006094711 A JP 2006094711A JP 2007273553 A JP2007273553 A JP 2007273553A
Authority
JP
Japan
Prior art keywords
lead
wiring
substrate
solder
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006094711A
Other languages
English (en)
Inventor
Satoshi Oe
聡 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2006094711A priority Critical patent/JP2007273553A/ja
Priority to EP07100139A priority patent/EP1852910A1/en
Priority to US11/702,166 priority patent/US20070228529A1/en
Publication of JP2007273553A publication Critical patent/JP2007273553A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10386—Clip leads; Terminals gripping the edge of a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】熱容量の異なる配線にリードを半田付けする際に、リードを均一に半田付けすることが可能な実装基板およびその製造方法を提供すること。
【解決手段】本発明は、基板（１０）の表面に設けられた配線（１２）と、基板（１０）の表面に配線（１２）と離間して設けられたリードパッド（２４）と、リードパッド（２４）に半田を用い接続されたリード（２０）と、配線（１２）とリードパッド（２４）とをリード（２０）の接続後に接続する接続部（２８）と、を有する実装基板およびその製造方法である。
【選択図】図３

Description

本発明は、実装基板およびその製造方法に関し、特に、半田を用いリードが固着された実装基板およびその製造方法に関する。
電子部品が実装された実装基板は様々な分野で用いられている。図１は従来例に係る実装基板の表面の平面図である。絶縁性の基板１０の表面には配線１２が設けられている。配線１２には電子部品である抵抗やコンデンサ１４および能動素子１６が半田を用い接続されている。配線１２は、基板１０に実装された電子部品１４、１６、リード２０および裏面金属膜３０のそれぞれの間を電気的に接続する金属膜である。図２は図１の裏面を表面側から透視した図である。実装基板の裏面にはリード２０とは離間部２７を介し電気的に分離された裏面金属膜３０がほぼ全面に形成されている。図１の基板１０の表面の配線１２のうち一部は、ビア１８を介し、図２の基板１０の裏面金属膜３０に接続されている。図１および図２のように、リード２０は基板１０の配線１２に半田を用い接続されている。実装基板が電子装置に組み立てられる際は、リード２０が電子装置の他の実装基板等に半田付けされる。これにより、リード２０から実装基板の配線１２に電気信号、電源等が入出力される。電子部品やリードの接続に用いられる半田は、従来は鉛を含有する材料例えばＳｎＰｂ（錫鉛）が用いられていたが、近年では環境への影響を考慮し鉛の含有しない半田として、例えばＳｎＡｇＣｕ（錫銀銅）半田、ＳｎＣｕ（錫銅）半田、ＳｎＳｂ（錫アンチモン）半田等が用いられる。
実装基板への電子部品１４および１６並びにリード２０の接続は、電子部品１４および１６を配線１２に半田付けする。その後、リード２０を配線１２に半田付けすることにより行われる。リード２０と配線１２との半田付けの方法としては、例えば溶融した半田に半田付けを行うリード２０と配線１２との接続部分を浸漬させるディップ法（特許文献１参照）が用いられる。ディップ法では基板１０を溶融した半田に浸漬させるため、基板１０の基板材料の熱膨張による損傷を抑えるため半田の融点近い温度で半田付けが行われる。
実開平４−１３１９７０号公報
ディップ法を用いリード２０を配線１２に半田付けする場合、図１のリード２０が半田付けされた半田部Ｘに接続する配線１２はビア１８を介し基板１０の裏面金属膜３０と接続している。そのため、配線１２から裏面金属膜３０に熱が放出され半田部Ｘの半田の温度が下がってしまう。よって、半田部Ｘではリード２０と配線との半田付け不良が発生する。これを回避するため、溶融した半田の温度を上げると、接続部Ｘの半田付け不良は抑制されるが、配線１２の熱容量の小さい半田部Ｙでは高温となってしまい基板１０が損傷してしまう。このように、配線１２の熱容量が異なるとリード２０の半田付けを均一に行うことができない。
リード２０を半田付けする際の温度の不均一に起因した課題を解決する方法として、配線１２にダミー配線を設け配線１２の熱容量を均一化する方法も考えられる。しかし、図１および図２の従来例のように、裏面金属膜３０の熱容量が非常に大きい場合は、ダミー配線を付加するだけでは、配線１２の熱容量の不均一を解消することはできない。リード２０を均一に半田付けすることを目的に、リード２０から裏面金属膜３０までの配線長を長くし、リード２０から裏面金属膜３０への熱伝導を抑制することも考えられる。しかし、例えば、高周波モジュールを実装する場合は、リード２０から裏面金属膜３０までの配線長を長くすると、高周波モジュールの電気的特性が変化してしまう。
本発明は、上記課題に鑑みなされたものであり、熱容量の異なる配線にリードを半田付けする際に、リードを均一に半田付けすることが可能な実装基板およびその製造方法を提供することを目的とする。
本発明は、基板の表面に設けられた配線と、前記基板の表面に前記配線と離間して設けられたリードパッドと、該リードパッドに半田を用い接続されたリードと、前記配線と前記リードパッドとを前記リードの接続後に接続する接続部と、を具備することを特徴とする実装基板である。本発明によれば、熱容量の異なる配線にリードを半田付けする際に、リードを均一に半田付けすることが可能な実装基板を提供することができる。
上記構成において、前記基板の前記表面と反対の面に設けられた裏面金属膜を具備し、前記配線は前記裏面金属膜と接続している構成とすることができる。この構成によれば、熱容量が大きい裏面金属膜と接続している配線に対応したリードを半田付けする際にも、リードを均一に半田付けすることができる。
上記構成において、前記配線はグランドとして用いられる配線である構成とすることができる。この構成によれば、熱容量が大きいグランドに用いられる配線に対応したリードを半田付けする際にも、リードを均一に半田付けすることができる。
上記構成において、全ての前記リードパッドが、対応する前記配線と離間して設けられるとともに、それぞれ前記対応する配線との間が前記接続部を介して接続されてなる構成とすることができる。この構成によれば、リードの半田付けを一層均一とすることができる。
本発明は、基板の表面に設けられた配線と離間して設けられたリードパッドに半田を用いリードを接続する工程と、次いで、前記リードパッドと前記配線とを接続する接続部を形成する工程と、を有する実装基板の製造方法である。本発明によれば、熱容量の異なる配線にリードを半田付けする際に、リードを均一に半田付けすることが可能な実装基板の製造方法を提供することができる。
上記構成において、前記リードパットに半田を用い前記リードを接続する工程は、溶融する半田に前記リードパッドおよび前記リードを浸漬することにより、前記リードパットに前記リードを接続する工程を含む構成とすることができる。この構成によれば、リードを半田付けの際、リードの半田付けが不均一となり易いディップ法を用いリードを半田付けする際も、リードの半田付けを均一にすることができる。
上記構成において、前記基板の前記表面と反対の面に設けられた裏面金属膜を具備し、前記配線は前記裏面金属膜と接続している構成とすることができる。この構成によれば、熱容量が大きい裏面金属膜と接続している配線に対応したリードを半田付けする際にも、リードを均一に半田付けすることができる。
上記構成において、前記配線はグランドとして用いられる配線である構成とすることができる。この構成によれば、熱容量が大きいグランドに用いられる配線に対応したリードを半田付けする際にも、リードを均一に半田付けすることができる。
上記構成において、全ての前記リードパッドが、対応する前記配線と離間して設けられ、前記接続部を形成する工程は、前記全てのリードパッドのそれぞれを前記対応する配線とそれぞれ接続する前記接続部を形成する工程を含む構成とすることができる。この構成によれば、リードの半田付けを一層均一とすることができる。
本発明によれば熱容量の異なる配線にリードを半田付けする際に、リードを均一に半田付けすることが可能な実装基板およびその製造方法を提供することができる。
以下に、図面を参照に本発明の実施例について説明する。
図３（ａ）から図６を用い実施例１に係る実装基板の製造方法について説明する。実施例１は、携帯電話の基地局に用いられるパワーアンプモジュールの実装基板の例である。図３（ａ）から図４（ｂ）は、実装基板の平面図、図５（ａ）から図５（ｄ）は図４（ｂ）のＡ−Ａ断面に相当する断面図、図６は図４（ｂ）のＢ−Ｂに相当する断面図である。図３（ａ）および図５（ａ）を参照に、例えばＰＰＯ（ポリフェニレンオキサイド）からなる絶縁性基板１０の表面に配線１２が設けられている。配線１２の一部はビア１８を介し基板１０の裏面（電子部品が実装された表面と反対の面）に形成された裏面金属膜３０に接続されている。基板１０の裏面は従来例の図２と同様であり説明を省略する。基板１０の一辺にはリード２０を接続すべきリードパッド２４が基板１０の表面および裏面に設けられている。配線１２、リードパッド２４および裏面金属膜３０は例えば銅に金をメッキした金属膜により形成されている。基板１０の表面のリードパッド２４と配線１２とは離間部２６で離間している。同様に、基板１０の裏面のリードパッド２４と裏面金属膜３０とは離間部２７で離間している。離間部２６、２７は、配線１２、リードパッド２４および裏面金属膜３０等の金属膜が形成されていないため熱伝導性の低い部分となる。図３（ａ）および図５（ｂ）を参照に、配線１２にＳｎＡｇＣｕ半田１５を用い電子部品１４および１６を実装する。
図３（ｂ）を参照に、例えば鉄を主成分とする合金にＳｎメッキがされたリード２０をリードパッド２４に配置し、リード２０とリードパッド２４とを、約２７０℃の温度の溶融したＳｎＣｕ半田３２に浸漬させる。リードパッド２４は配線１２と離間しているため、ＳｎＣｕ半田３２の熱が配線１２を伝導し放出されることが抑制される。図４（ａ）および図５（ｃ）を参照に、リード２０はリードパッド２４に半田２２を用い接続し固着される。図４（ｂ）および図５（ｄ）を参照に、離間したリードパッド２４と配線１２との間に、例えば銅板に金がメッキされた導電性の接続部２８を用い接続する。接続部２８は例えばＳｎＡｇＣｕ半田２９によりリードパッド２４と配線１２とに接続される。図６は図４（ｂ）のＢ−Ｂ断面図である。裏面金属膜３０がビア１８により接続された配線１２も接続部２８を用いリードパッド２４に接続される。以上により、実施例１に係る実装基板が完成する。
実施例１に係る実装基板の製造方法は、図３（ｂ）のように、基板１０の表面に設けられた配線１２と離間して設けられたリードパッド２４に半田を用いリード２０を接続する。その後、リードパッド２４と配線１２とをリード２０の接続後に接続する接続部２８を形成する。これにより実施例１に係る実装基板は、配線１２とリードパッド２４とが離間して設けられ、配線１２とリードパッド２４とが接続部２８で接続されている。このように実装基板を製造することにより、図３（ｂ）において、リード２０をリードパッド２４に接続する際、配線１２とリードパッド２４とが離間している。よって、配線１２が大きな熱容量を有している場合も、配線１２を伝導し熱が放出されることがない。よって、リード２０とリードパッド２４が接続する半田部ＸおよびＹの半田の温度が低下することを抑制することができる。これにより、熱容量の異なる配線にリードを半田付けする際に、リードを均一に半田付けすることが可能となる。
特に、半田部Ｘのように、裏面金属膜３０と接続している配線１２は熱容量が非常に大きく、半田の温度が下がり易い。よって、裏面金属膜３０と接続している配線１２とリードパッド２４とを離間させ、配線１２とリードパッド２４とを接続部２８で接続させる。これにより、リード２０を均一に半田付けすることができる。
また、実装基板がマイクロ波を扱う実装基板（例えば高周波モジュール）の場合、基板１０の表面の配線１２と基板１０の裏面の裏面金属膜３０とでマイクロストリップラインを形成している。この場合、実施例１のように、裏面金属膜３０は基板１０の裏面のほぼ全面に形成されている。よって、裏面金属膜３０に接続される配線１２の熱容量は非常に大きくなる。よって、リードパッド２４と配線１２とを離間させ、リード２０を半田付けすることが有効である。このように、グランドとして用いられる配線１２の熱容量は大きくなることが多い。よって、グランドとして用いられる配線１２とリードパッド２４とを離間させ、この配線１２とリードパッド２４とを接続部２８で接続させることが有効である。また、リード２０から裏面金属膜３０への熱伝導を抑制するためリード２０から裏面金属膜３０の配線長を長くする必要がない。よって、高周波モジュールの電気的特性を変化させることなくリード２０を均一に半田付けすることができる。
実施例１においては、全てのリードパッド２４が、対応する配線１２と離間して設けられるとともに、全てのリードパッド２４はそれぞれの対応する配線１２と接続部２８を介しそれぞれ接続している。これにより、全てのリードパッド２４に対応する配線１２の熱容量に関係なくリード２０をリードパッド２４に接続することができる。よって、リード２０を一層均一に半田付けすることができる。
リード２０のリードパッド２４への接続は、図３（ｂ）のように、溶融する半田３２にリードパッド２４およびリード２０を浸漬することにより行う。このようなディップ法を従来の実装基板の製造方法に用いると、大きな熱容量を有する配線１２にリード２０を接続する際、溶融した半田３２の温度が下がり易い。よって、ディップ法を従来の実装基板の製造方法に実施例１を適用することが有効である。
図７（ａ）および図７（ｂ）は実施例２に係る実装基板の製造方法を示した図である。図７（ａ）は実施例１の図４（ａ）に相当する図である。図７（ａ）を参照に、裏面金属膜３０に接続する配線１２ａはリードパッド２４と離間し、離間部２６が設けられている。その他の配線１２はリードパッド２４と一体として形成されている。その他の構成は図３（ｃ）と同じであり同じ部材は同じ符号を付す。図７（ｂ）は図４（ｂ）に相当する図である。図７（ａ）を参照に、裏面金属膜３０に接続する配線１２ａとリードパッド２４とを接続する接続部２８を形成する。
実施例２においては、図７（ａ）のように、特に熱容量の大きい配線１２ａのみにリードパッド２４との間に離間部２６を設ける。リード２０の半田付け不良が生じやすいリード２０は特に熱容量の大きい配線１２ａと接続するリード２０である。よって、実施例２においても、リード２０の半田付けを均一に行うことができる。さらに、図７（ｂ）のように、接続部２８を形成する箇所を少なくすることができるため、製造コストを削減することができる。実施例２では、基板１０の背面のほぼ全面に設けられた裏面金属膜３０に接続する配線１２ａとリードパッド２４とを離間させる例であった。しかし、裏面金属膜３０は熱容量が大きければ基板１０の裏面のほぼ全面に設けられていなくともよい。また、リードパッド２４と離間させる配線１２は、基板１０の表面に設けられた熱容量の大きな配線１２であってもよい。
実施例１および２に係る実装基板を、電子装置の他の実装基板に実装する際は、リード２０をＳｎＡｇＣｕ半田を用いて実装する場合が多い。このときの実装によりリード２０が脱落することを防止するため、半田２２はＳｎＡｇＣｕ半田の融点である２１７℃より高い融点である半田を用いることが好ましい。一方、半田２２の融点が高いと基板１０に損傷を与えてしまう。よって、ＳｎＡｇＣｕ半田の融点より少し高い２２７℃の融点であるＳｎＣｕ半田を用いることが好ましい。同様な融点の半田として、例えばＳｎＳｂ半田を用いることができる。このように、ＳｎＡｇＣｕ半田より高い温度の半田を用いた場合、配線１２を介した熱の放出による温度低下は大きい。よって、実施例１および実施例２を適用することが有効である。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は従来例に係る実装基板の表面の平面図である。 図２は従来例に係る実装基板の裏面を表面から透視した図である。 図３（ａ）および図３（ｂ）は実施例１に係る実装基板の製造方法を示す平面図（その１）である。 図４（ａ）および図４（ｂ）は実施例１に係る実装基板の製造方法を示す平面図（その２）である。 図５（ａ）から図５（ｄ）は実施例１に係る実装基板の製造方法を示す図４（ｂ）のＡ−Ａ断面に相当する断面図である。 図６は図４（ｂ）のＢ−Ｂ断面図である。 図７（ａ）および図７（ｂ）は実施例２に係る実装基板の製造方法を示す平面図である。
符号の説明
１０ 基板
１２、１２ａ 配線
１４、１６ 電子部品
１８ ビア
２０ リード
２２ 半田
２４ リードパッド
２６ 離間部
２８ 接続部
３０ 裏面金属膜

Claims (9)

  1. 基板の表面に設けられた配線と、
    前記基板の表面に前記配線と離間して設けられたリードパッドと、
    該リードパッドに半田を用い接続されたリードと、
    前記配線と前記リードパッドとを前記リードの接続後に接続する接続部と、を具備することを特徴とする実装基板。
  2. 前記基板の前記表面と反対の面に設けられた裏面金属膜を具備し、前記配線は前記裏面金属膜と接続していることを特徴とする請求項１記載の実装基板。
  3. 前記配線はグランドとして用いられる配線であることを特徴とする請求項１記載の実装基板。
  4. 全ての前記リードパッドが、対応する前記配線と離間して設けられるとともに、それぞれ前記対応する配線との間が前記接続部を介して接続されてなることを特徴とする請求項１記載の実装基板。
  5. 基板の表面に設けられた配線と離間して設けられたリードパッドに半田を用いリードを接続する工程と、
    次いで、前記リードパッドと前記配線とを接続する接続部を形成する工程と、を有する実装基板の製造方法。
  6. 前記リードパットに半田を用い前記リードを接続する工程は、溶融する半田に前記リードパッドおよび前記リードを浸漬することにより、前記リードパットに前記リードを接続する工程を含むことを特徴とする請求項５記載の実装基板の製造方法。
  7. 前記基板の前記表面と反対の面に設けられた裏面金属膜を具備し、前記配線は前記裏面金属膜と接続していることを特徴とする請求項５記載の実装基板の製造方法。
  8. 前記配線はグランドとして用いられる配線であることを特徴とする請求項５記載の実装基板の製造方法。
  9. 全ての前記リードパッドが、対応する前記配線と離間して設けられ、
    前記接続部を形成する工程は、前記全てのリードパッドのそれぞれを前記対応する配線とそれぞれ接続する前記接続部を形成する工程を含むことを特徴とする請求項５記載の実装基板の製造方法。
JP2006094711A 2006-03-30 2006-03-30 実装基板およびその製造方法 Withdrawn JP2007273553A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006094711A JP2007273553A (ja) 2006-03-30 2006-03-30 実装基板およびその製造方法
EP07100139A EP1852910A1 (en) 2006-03-30 2007-01-04 Mounting substrate and manufacturing method thereof
US11/702,166 US20070228529A1 (en) 2006-03-30 2007-02-05 Mounting substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006094711A JP2007273553A (ja) 2006-03-30 2006-03-30 実装基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007273553A true JP2007273553A (ja) 2007-10-18

Family

ID=38258828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006094711A Withdrawn JP2007273553A (ja) 2006-03-30 2006-03-30 実装基板およびその製造方法

Country Status (3)

Country Link
US (1) US20070228529A1 (ja)
EP (1) EP1852910A1 (ja)
JP (1) JP2007273553A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109618502A (zh) * 2018-12-11 2019-04-12 安徽华东光电技术研究所有限公司 一种高增益放大器模块制作加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189150A (ja) 1988-01-23 1989-07-28 Matsushita Electric Works Ltd 半導体パッケージ
JPH03220761A (ja) * 1990-01-25 1991-09-27 Sumitomo Electric Ind Ltd 半導体装置
JP3220761B2 (ja) 1992-03-12 2001-10-22 株式会社資生堂 養毛料
JPH1065326A (ja) 1996-08-19 1998-03-06 Toyo Commun Equip Co Ltd 半田ディップ方法及び半田ディップ用カバー
JP2006049496A (ja) 2004-08-03 2006-02-16 Nec Toppan Circuit Solutions Inc 印刷配線板

Also Published As

Publication number Publication date
EP1852910A1 (en) 2007-11-07
US20070228529A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
US8397977B2 (en) Solder containment brackets
JP2010238691A (ja) 中継部材およびプリント基板ユニット
US9000571B2 (en) Surface-mounting light emitting diode device and method for manufacturing the same
US20030146505A1 (en) Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
KR20050022303A (ko) 접합재 및 이를 이용한 회로 장치
US6081996A (en) Through hole circuit board interconnect
JP6338895B2 (ja) 電気又は電子装置
US7900808B2 (en) Soldering method and system thereof
JP2007273553A (ja) 実装基板およびその製造方法
WO2022085572A1 (ja) 低抵抗部品、回路基板、及び製造方法
KR101951732B1 (ko) 측면 접촉이 가능한 기판 표면 실장용 도전성 접촉단자 및 그 제조방법
US20150016069A1 (en) Printed circuit board
JP2006216842A (ja) メモリカードおよびプリント配線板
US20050042941A1 (en) Connector for surface mounting subassemblies vertically on a mother board and assemblies comprising the same
US11839031B2 (en) Micro solder joint and stencil aperture design
CN104124180A (zh) 芯片封装结构的制作方法
CN101355065A (zh) 具有外部连接端子的半导体器件及其制造方法
JP2007109751A (ja) 半導体装置の実装構造及び実装方法
JP3012948U (ja) Ｂｇａ電子部品
JP3893687B2 (ja) 表面実装型部品の実装構造および実装方法
KR200484049Y1 (ko) 인쇄 회로 기판을 구비하는 전기, 전자 장비
JPH113696A (ja) 電池の端子
JP2553989Y2 (ja) 電子部品
JP2002158427A (ja) プリント配線基板、部品実装基板および電子機器
CN118039571A (zh) 一种芯片封装结构、封装模组和电子设备

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090904