JPH01189150A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH01189150A JPH01189150A JP63012825A JP1282588A JPH01189150A JP H01189150 A JPH01189150 A JP H01189150A JP 63012825 A JP63012825 A JP 63012825A JP 1282588 A JP1282588 A JP 1282588A JP H01189150 A JPH01189150 A JP H01189150A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- organic insulating
- insulating film
- board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000853 adhesive Substances 0.000 claims abstract description 27
- 230000001070 adhesive effect Effects 0.000 claims abstract description 27
- 239000007788 liquid Substances 0.000 claims abstract description 21
- 239000003566 sealing material Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 10
- 239000008393 encapsulating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 239000004033 plastic Substances 0.000 abstract description 5
- 229920003023 plastic Polymers 0.000 abstract description 5
- 229920000954 Polyglycolide Polymers 0.000 description 25
- 239000000565 sealant Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920001707 polybutylene terephthalate Polymers 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical compound C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical class O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プラスチックPGA (プラスチック・ピ
ン・グリッド・アレイ)型パッケージなどの半導体パッ
ケージに関する。
ン・グリッド・アレイ)型パッケージなどの半導体パッ
ケージに関する。
IC,LSI等の半導体素子は、多機能化、高集積化が
進められ、メモリー以外の用途では、パッケージのビン
数が増加する傾向にある。ピン数が60程度を越えると
、従来よく利用されているDIP (デュアル・インラ
イン・パンケージ)では、実装面積が大きくなる。この
ため、実装面積が小さくてすむPGAが米国を中心に採
用されてきている。初期のPGAはセラミック製のもの
が主であり、コストが高くついていた。そこで、コスト
低減を図るため、PGAもプラスチック製のもの〔プラ
スチックPGA (rP−PGAJとも言う)〕に変わ
りつつある。
進められ、メモリー以外の用途では、パッケージのビン
数が増加する傾向にある。ピン数が60程度を越えると
、従来よく利用されているDIP (デュアル・インラ
イン・パンケージ)では、実装面積が大きくなる。この
ため、実装面積が小さくてすむPGAが米国を中心に採
用されてきている。初期のPGAはセラミック製のもの
が主であり、コストが高くついていた。そこで、コスト
低減を図るため、PGAもプラスチック製のもの〔プラ
スチックPGA (rP−PGAJとも言う)〕に変わ
りつつある。
P−PGAでは、気密封止が不可能であるため、樹脂封
止が通常行われている。樹脂封止は、主に液状封止材で
封止対象物を覆ってその封止材を固化(硬化も含める)
することにより行われる。
止が通常行われている。樹脂封止は、主に液状封止材で
封止対象物を覆ってその封止材を固化(硬化も含める)
することにより行われる。
このように樹脂封止されたP−PGAにおける最大の品
質課題は、高い耐湿信頼性を実現することである。これ
を実現するには、半導体素子のアルミ電極の腐食はもと
よりリーク電流の増加を抑えることができるか否かがポ
イントである。
質課題は、高い耐湿信頼性を実現することである。これ
を実現するには、半導体素子のアルミ電極の腐食はもと
よりリーク電流の増加を抑えることができるか否かがポ
イントである。
P−PGAは、たとえば、第4図に示すような断面構成
のP−PGA基板1に実装された半導体素子5を液状封
止材で覆って封止する場合が多い。液状封止材は、低粘
度で流動性の良いものが使用される。これは、ボンディ
ングワイヤ7の下にも、ボイド(小さな気泡)を含まず
に均一に充填する必要があり、しかも、そのボンディン
グワイヤ7に対する力が少なくなるようにする必要があ
るからである。
のP−PGA基板1に実装された半導体素子5を液状封
止材で覆って封止する場合が多い。液状封止材は、低粘
度で流動性の良いものが使用される。これは、ボンディ
ングワイヤ7の下にも、ボイド(小さな気泡)を含まず
に均一に充填する必要があり、しかも、そのボンディン
グワイヤ7に対する力が少なくなるようにする必要があ
るからである。
液状封止材は、低粘度で流れやすいので、半導体素子5
を覆うときにどんどん周囲に流れ出し、固化した後に封
止材10の拡がり具合が一定でなくなる。そこで、第3
図にみるように、半導体素子5を取り囲むようにして枠
8を設けて流れ止めとし、その内側に液状封止材を満た
して固化させ、封止材lOの拡がり具合を一定にしてい
る。この場合、ワイヤボンディングに支障をきたさない
程度に枠8を小さくし、第3図に示すように、枠8を固
定する接着材料9が電路2に接する配置にしている。
を覆うときにどんどん周囲に流れ出し、固化した後に封
止材10の拡がり具合が一定でなくなる。そこで、第3
図にみるように、半導体素子5を取り囲むようにして枠
8を設けて流れ止めとし、その内側に液状封止材を満た
して固化させ、封止材lOの拡がり具合を一定にしてい
る。この場合、ワイヤボンディングに支障をきたさない
程度に枠8を小さくし、第3図に示すように、枠8を固
定する接着材料9が電路2に接する配置にしている。
第3図に示すように、枠8を固定する接着材料9が一部
でも電路2に接触しているP−PGAは、耐湿信頼性試
験を行うと、接着界面に水分が多くなり、リーク電流の
増大による不良が発生しやすくなるという問題点がある
。
でも電路2に接触しているP−PGAは、耐湿信頼性試
験を行うと、接着界面に水分が多くなり、リーク電流の
増大による不良が発生しやすくなるという問題点がある
。
この発明は、以上のことに鑑みて、リーク電流の増大を
防止することにより耐湿信頼性を向上させた半導体パッ
ケージを提供することを課題とする。
防止することにより耐湿信頼性を向上させた半導体パッ
ケージを提供することを課題とする。
上記問題点が生じる理由は、発明者らの研究によれば、
詳細は不明であるが、枠接着用の接着材料が封止材に比
べて耐湿性能に劣るためであると考えられる。
詳細は不明であるが、枠接着用の接着材料が封止材に比
べて耐湿性能に劣るためであると考えられる。
他方、P−PGA基板に形成された電路は、−般に、ボ
ンディングやピンとの電気的接続に必要な部分以外、ソ
ルダーレジストなどの有機絶縁被膜で覆われている。こ
の有機絶縁被膜は、リーク電流の増大を招かないか、仮
に招いたとしてもごくわずかである。有機絶縁被膜は、
電路を保護したり、はんだをはじいたりするなどのため
に設けられるものであり、−旦形成されると、除去され
ることがあまりない。発明者らは、この有機絶縁被膜に
着目し、枠をこの有機絶縁被膜の上に接着材料で固定し
、接着材料が電路に接しないようにすれば、リーク電流
の増大を防ぐことができると考えて研究を進めた。その
結果、接着材料を電路に接触させないで、有機絶縁被膜
のみに接触するようにして枠を固定すれば、リーク電流
の増大を防ぐことができることを見出し、この発明を完
成させた。
ンディングやピンとの電気的接続に必要な部分以外、ソ
ルダーレジストなどの有機絶縁被膜で覆われている。こ
の有機絶縁被膜は、リーク電流の増大を招かないか、仮
に招いたとしてもごくわずかである。有機絶縁被膜は、
電路を保護したり、はんだをはじいたりするなどのため
に設けられるものであり、−旦形成されると、除去され
ることがあまりない。発明者らは、この有機絶縁被膜に
着目し、枠をこの有機絶縁被膜の上に接着材料で固定し
、接着材料が電路に接しないようにすれば、リーク電流
の増大を防ぐことができると考えて研究を進めた。その
結果、接着材料を電路に接触させないで、有機絶縁被膜
のみに接触するようにして枠を固定すれば、リーク電流
の増大を防ぐことができることを見出し、この発明を完
成させた。
したがって、この発明は、液状封止材の流れ止め用の枠
を固定する接着材料が電路を覆う有機絶縁被膜の上に配
置されていることを特徴とする単導体パッケージである
。
を固定する接着材料が電路を覆う有機絶縁被膜の上に配
置されていることを特徴とする単導体パッケージである
。
この発明の半導体パッケージは、液状封止材の流れ止め
となる枠を固定する接着材料が電路を覆う有機絶縁被膜
に接している。すなわち、接着材料は有機絶縁被膜と界
面を有するが、電路とは界面を有しない。このため、接
着材料が耐湿性に劣っていても、電路相互間に水分がた
まらず、リーク電流の増大を招くことがなくなる。
となる枠を固定する接着材料が電路を覆う有機絶縁被膜
に接している。すなわち、接着材料は有機絶縁被膜と界
面を有するが、電路とは界面を有しない。このため、接
着材料が耐湿性に劣っていても、電路相互間に水分がた
まらず、リーク電流の増大を招くことがなくなる。
以下、この発明の実施例を表す図面を参照しながら説明
するが、この発明は下記実施例に限定されない。
するが、この発明は下記実施例に限定されない。
第1図は、この発明にかかる半導体パッケージの1実施
例を表し、P−PGAの1例である。図にみるように、
このP−PGAは、P−PGA基板1、半導体素子5、
および枠8を備えている。
例を表し、P−PGAの1例である。図にみるように、
このP−PGAは、P−PGA基板1、半導体素子5、
および枠8を備えている。
P−PGA基板1は、片面にNi+Auめっきなどの電
路(導体回路)2が形成されているとともに、この面の
中央に凹部(キャビティー)11が設けられている。P
−PGA基板1の周辺部には、スルーホール12が形成
されている。スルーホール12には、スルーホールめっ
き13が施されて、ピン4が打ち込まれて、このピン4
がスルーホールめっき13を介して前記片面の電路2と
電気的に接続されている。ピン4は、また、スルーホー
ル12に打ち込まれることで機械的に固定されてもいる
。なお、電気的接続を確実にし、機械的固定を強固にす
るため、スルーホールめっき13とピン4との間に、毛
管現象などを利用してはんだを入れる(「はんだ上げを
行う」ということもある)こともある。このようにすれ
ば、スルーホール部分の耐湿信頼性も向上する。なお、
ピン4はスルーホール12に挿入されている必要はなく
、スルーホール12の縁などに固定されていてもよい。
路(導体回路)2が形成されているとともに、この面の
中央に凹部(キャビティー)11が設けられている。P
−PGA基板1の周辺部には、スルーホール12が形成
されている。スルーホール12には、スルーホールめっ
き13が施されて、ピン4が打ち込まれて、このピン4
がスルーホールめっき13を介して前記片面の電路2と
電気的に接続されている。ピン4は、また、スルーホー
ル12に打ち込まれることで機械的に固定されてもいる
。なお、電気的接続を確実にし、機械的固定を強固にす
るため、スルーホールめっき13とピン4との間に、毛
管現象などを利用してはんだを入れる(「はんだ上げを
行う」ということもある)こともある。このようにすれ
ば、スルーホール部分の耐湿信頼性も向上する。なお、
ピン4はスルーホール12に挿入されている必要はなく
、スルーホール12の縁などに固定されていてもよい。
半導体素子5は、凹部11の底にグイボンディング材料
6でグイボンディングされているとともに、電路2とボ
ンディングワイヤ7でボンディングされている。P−P
GA基板1のこの片面は、凹部11内、その周囲の電路
2のワイヤボンディング部分、および、スルーホール1
2部分を除いて有機絶縁被膜3で覆われている。
6でグイボンディングされているとともに、電路2とボ
ンディングワイヤ7でボンディングされている。P−P
GA基板1のこの片面は、凹部11内、その周囲の電路
2のワイヤボンディング部分、および、スルーホール1
2部分を除いて有機絶縁被膜3で覆われている。
枠8は、有機絶縁被膜3の凹部11寄りの部分のみの上
に接着材料9を介して接着されている。
に接着材料9を介して接着されている。
この枠8内に液状封止材を流し込んで半導体素子5およ
びボンディングワイヤ7を埋没させ、液状封止材、を固
化させて(固化した封止材10)、P−PGAを得てい
る。液状封止材は、その枠8によって流れがせき止めら
れ、一定の拡がり具合になる。
びボンディングワイヤ7を埋没させ、液状封止材、を固
化させて(固化した封止材10)、P−PGAを得てい
る。液状封止材は、その枠8によって流れがせき止めら
れ、一定の拡がり具合になる。
第2図は、この発明の別の1実施例を表し、P−PGA
の別の1例である。この実施例は、第1図に示した実施
例において、枠8が有機絶縁被膜3の凹部11側からス
ルーホール12の縁までに渡って幅広く形成されており
、その部分の有機絶縁被膜3上に接着されていることが
異なっている以外は、同じである。その違いにより、こ
の実施例では、接着材料9と有機絶縁被膜3との界面が
先の実施例よりも長くなっている。
の別の1例である。この実施例は、第1図に示した実施
例において、枠8が有機絶縁被膜3の凹部11側からス
ルーホール12の縁までに渡って幅広く形成されており
、その部分の有機絶縁被膜3上に接着されていることが
異なっている以外は、同じである。その違いにより、こ
の実施例では、接着材料9と有機絶縁被膜3との界面が
先の実施例よりも長くなっている。
枠8としては、液状封止材の流れ止めとして利用できる
ならば、どのようなものを用いてもよい。たとえば、ポ
リブチレンテレフタレート(PBT)など熱可塑性樹脂
の成形体、ガラスエポキシ積層板などの積層板、ガラス
エポキシプリプレグなどのプリプレグなどが用いられる
が、これらに限定されない。
ならば、どのようなものを用いてもよい。たとえば、ポ
リブチレンテレフタレート(PBT)など熱可塑性樹脂
の成形体、ガラスエポキシ積層板などの積層板、ガラス
エポキシプリプレグなどのプリプレグなどが用いられる
が、これらに限定されない。
枠8用の接着材料9としては、枠8と有機絶縁被膜3と
を接着することができるならば、どのようなものを用い
てもよい。たとえば、エポキシ系接着剤など熱硬化性接
着剤、両面粘着テープなどが用いられるが、これらに限
定されない。枠8がプリプレグなどである場合には、そ
れに含まれている樹脂または樹脂組成物が接着材料であ
る。
を接着することができるならば、どのようなものを用い
てもよい。たとえば、エポキシ系接着剤など熱硬化性接
着剤、両面粘着テープなどが用いられるが、これらに限
定されない。枠8がプリプレグなどである場合には、そ
れに含まれている樹脂または樹脂組成物が接着材料であ
る。
液状封止材の流れ止め用の枠はく枠自身が接着性を持つ
プリプレグなどである場合、すなわち、枠が接着材料を
備えている場合には直接、基板表面の有機絶縁被膜に、
そうでない場合には、枠とは別に準備した接着材料、た
とえば、両面粘着テープや熱硬化性接着剤等を介して、
基板表面の有機絶縁被膜に固定される。
プリプレグなどである場合、すなわち、枠が接着材料を
備えている場合には直接、基板表面の有機絶縁被膜に、
そうでない場合には、枠とは別に準備した接着材料、た
とえば、両面粘着テープや熱硬化性接着剤等を介して、
基板表面の有機絶縁被膜に固定される。
有機絶縁被膜としては、電路間のリーク電流が従来の枠
周接着剤よりも少ないものであれば、種々のものが用い
られ、特に限定はない。たとえば、ソルダーレジストや
、ソルダーレジスト以外の電路保護用絶縁被膜などが挙
げられる。ソルダーレジストは、たとえば、エポキシア
クリレート系のものが用いられるが、これに限定されな
い。電路保護用絶縁被膜は、たとえば、エポキシ樹脂系
のもの、半導体素子封止に用いる封止材などが用いられ
るが、これらに限定されない。
周接着剤よりも少ないものであれば、種々のものが用い
られ、特に限定はない。たとえば、ソルダーレジストや
、ソルダーレジスト以外の電路保護用絶縁被膜などが挙
げられる。ソルダーレジストは、たとえば、エポキシア
クリレート系のものが用いられるが、これに限定されな
い。電路保護用絶縁被膜は、たとえば、エポキシ樹脂系
のもの、半導体素子封止に用いる封止材などが用いられ
るが、これらに限定されない。
封止材も、特に限定はなく、たとえば、耐湿性に優れた
エポキシ樹脂系のものが使用される。
エポキシ樹脂系のものが使用される。
なお、この発明では、「固化j、「固化物jとは、それ
ぞれ、「硬化」、「硬化物」をも含むものとする。
ぞれ、「硬化」、「硬化物」をも含むものとする。
P−PGA基板1の素子搭載部分は、電路2が形成され
ている面と同じ平面になっていて陥没していない場合も
ある。
ている面と同じ平面になっていて陥没していない場合も
ある。
以下に、この発明のより具体的な実施例および比較例を
示すが、この発明は下記実施例に限定されない。
示すが、この発明は下記実施例に限定されない。
(実施例1.2および比較例)
64ピンのガラスエポキシ基板に4.2 **角のC−
MOSカスタム素子を搭載したものを用いた。
MOSカスタム素子を搭載したものを用いた。
第1図に示す構造のP−PGAを実施例1、第2図に示
す構造のP−PGAを実施例2、第3図に示す構造のP
−PGAを比較例とした。
す構造のP−PGAを実施例2、第3図に示す構造のP
−PGAを比較例とした。
枠はガラスエポキシ積層板またはPBT、接着材料はガ
ラスクロスのエポキシプリプレグ、有機絶縁被膜はエポ
キシアクリレート系のソルダーレジスト、液状封止材は
酸無水物硬化系のエポキシ樹脂封止材であった。
ラスクロスのエポキシプリプレグ、有機絶縁被膜はエポ
キシアクリレート系のソルダーレジスト、液状封止材は
酸無水物硬化系のエポキシ樹脂封止材であった。
160℃で30分間の熱処理で枠とP−PGA基板上の
ソルダーレジストとを接着した。その後、枠内に液状封
止材を充填してC−MOSカスタム素子およびボンディ
ングワイヤを覆い、液状封止材を硬化させて、半導体パ
ッケージを得た。
ソルダーレジストとを接着した。その後、枠内に液状封
止材を充填してC−MOSカスタム素子およびボンディ
ングワイヤを覆い、液状封止材を硬化させて、半導体パ
ッケージを得た。
得られた半導体パッケージを、2気圧の飽和水蒸気圧の
いわゆるプレッシャークツカー試験(PCT)に供し、
所定時間処理後に素子の動作諸特性を評価した。
いわゆるプレッシャークツカー試験(PCT)に供し、
所定時間処理後に素子の動作諸特性を評価した。
500時間処理までの結果を第1表に示した。
不良モードは、すべてリーク電流の増大によるものであ
った。
った。
第 1 表
第1表にみるように、実施例1,2は、いずれも、比較
例に比べて耐湿信頼性が向上していることがわかる。
例に比べて耐湿信頼性が向上していることがわかる。
この発明にかかる半導体パッケージは、液状封止材の流
れ止めとなる枠を固定する接着材料が電路上の有機絶縁
被膜に接触しているので、接着材料が電路に接触してい
るものに比べて耐湿信顛性が向上している。これにより
、セラミック製のPGAなどに比べてコストダウンが図
れるP−PGAの用途拡大に貢献することができる。
れ止めとなる枠を固定する接着材料が電路上の有機絶縁
被膜に接触しているので、接着材料が電路に接触してい
るものに比べて耐湿信顛性が向上している。これにより
、セラミック製のPGAなどに比べてコストダウンが図
れるP−PGAの用途拡大に貢献することができる。
第1図はこの発明にかかる半導体パッケージの1実施例
を表す側断面図、第2図は別の1実施例を表す側断面図
、第3図は比較例を表す側断面図、第4図は、半導体搭
載基板の封止前の状態を表す側断面図である。 ■・・・P−PGA基板 2・・・電路 3・・・有機
絶縁被膜 5・・・半導体素子 8・・・枠 9・・・
接着材料10・・・封止材 代理人 弁理士 松 本 武 彦 第1図
を表す側断面図、第2図は別の1実施例を表す側断面図
、第3図は比較例を表す側断面図、第4図は、半導体搭
載基板の封止前の状態を表す側断面図である。 ■・・・P−PGA基板 2・・・電路 3・・・有機
絶縁被膜 5・・・半導体素子 8・・・枠 9・・・
接着材料10・・・封止材 代理人 弁理士 松 本 武 彦 第1図
Claims (1)
- 1 電路が形成されている基板の電路形成面側に搭載さ
れた半導体素子、および、この半導体素子を取り囲むよ
うにしてその基板上に設けられた枠を備え、前記半導体
素子が液状封止材で覆われてその固化により封止されて
おり、前記枠が前記液状封止材の流れ止めとなっている
半導体パッケージにおいて、前記枠が前記電路を覆う有
機絶縁被膜の上に接着材料で固定されていることを特徴
とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63012825A JPH01189150A (ja) | 1988-01-23 | 1988-01-23 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63012825A JPH01189150A (ja) | 1988-01-23 | 1988-01-23 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01189150A true JPH01189150A (ja) | 1989-07-28 |
Family
ID=11816161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63012825A Pending JPH01189150A (ja) | 1988-01-23 | 1988-01-23 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01189150A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1852910A1 (en) | 2006-03-30 | 2007-11-07 | Eudyna Devices Inc. | Mounting substrate and manufacturing method thereof |
-
1988
- 1988-01-23 JP JP63012825A patent/JPH01189150A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1852910A1 (en) | 2006-03-30 | 2007-11-07 | Eudyna Devices Inc. | Mounting substrate and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5672908A (en) | Thin semiconductor integrated circuit device assembly | |
JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
US20080093748A1 (en) | Semiconductor package and fabrication process thereof | |
US5814882A (en) | Seal structure for tape carrier package | |
JPH04306865A (ja) | 半導体装置及びその製造方法 | |
JP2001144230A (ja) | 半導体装置及びその製造方法 | |
CN208507649U (zh) | 一种电子元件封装结构及电器设备 | |
JPH01189150A (ja) | 半導体パッケージ | |
JPH05160296A (ja) | 半導体集積回路ベアチップの樹脂封止方法 | |
JPH0317220B2 (ja) | ||
JPH0936155A (ja) | 半導体装置の製造方法 | |
KR100766498B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JPH04171970A (ja) | 半導体装置 | |
JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
KR200276091Y1 (ko) | 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 | |
KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2002368030A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS6215840A (ja) | 電子素子用チツプキヤリア | |
JPH10189792A (ja) | 半導体パッケージ | |
KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
KR19980027872A (ko) | 칩 카드 | |
JP2000124401A (ja) | 半導体装置 | |
JP2771475B2 (ja) | 半導体装置 | |
JPH11260963A (ja) | 半導体装置及びその製造方法 | |
KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 |