JP2012186296A5 - - Google Patents

Download PDF

Info

Publication number
JP2012186296A5
JP2012186296A5 JP2011048021A JP2011048021A JP2012186296A5 JP 2012186296 A5 JP2012186296 A5 JP 2012186296A5 JP 2011048021 A JP2011048021 A JP 2011048021A JP 2011048021 A JP2011048021 A JP 2011048021A JP 2012186296 A5 JP2012186296 A5 JP 2012186296A5
Authority
JP
Japan
Prior art keywords
layer
pad
wiring board
metal layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011048021A
Other languages
English (en)
Other versions
JP5675443B2 (ja
JP2012186296A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011048021A priority Critical patent/JP5675443B2/ja
Priority claimed from JP2011048021A external-priority patent/JP5675443B2/ja
Priority to US13/410,031 priority patent/US9236334B2/en
Publication of JP2012186296A publication Critical patent/JP2012186296A/ja
Publication of JP2012186296A5 publication Critical patent/JP2012186296A5/ja
Application granted granted Critical
Publication of JP5675443B2 publication Critical patent/JP5675443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一観点によれば、配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、前記パッドは、前記最外層の絶縁層の表面から露出される第1金属層と、前記第1金属層に積層された第2金属層と、前記第2金属層と前記配線層との間に形成された第3金属層とからなり、前記第1金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、前記第2金属層は、パラジウム又はパラジウム合金からなり、前記第3金属層は、銅又は銅合金からなり、前記最外層の絶縁層には、前記パッドを露出させる凹部が形成され、前記凹部の側壁の一部には、前記パッドの一部を覆うように突出された突出部が形成されている。

Claims (8)

  1. 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出されるパッドが形成された配線基板であって、
    前記パッドは、前記最外層の絶縁層の表面から露出される第1金属層と、前記第1金属層に積層された第2金属層と、前記第2金属層と前記配線層との間に形成された第3金属層とからなり、
    前記第1金属層は、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなり、
    前記第2金属層は、パラジウム又はパラジウム合金からなり、
    前記第3金属層は、銅又は銅合金からなり、
    前記最外層の絶縁層には、前記パッドを露出させる凹部が形成され、
    前記凹部の側壁の一部には、前記パッドの一部を覆うように突出された突出部が形成されていることを特徴とする配線基板。
  2. 前記最外層の絶縁層の表面から露出される、前記第1金属層の第1主面の粗度が、表面粗さRa値で0.21μm未満であることを特徴とする請求項1に記載の配線基板。
  3. 前記最外層の絶縁層の表面には、平坦面及び粗化面が形成されるとともに、前記パッドを露出させる凹部が形成され、
    前記平坦面は、前記凹部の側壁近傍の前記表面に形成されていることを特徴とする請求項1又は2に記載の配線基板。
  4. 配線層と絶縁層が積層され、前記配線層に接続され且つ最外層の絶縁層の表面から露出するパッドが形成される配線基板の製造方法であって、
    支持体の第1主面に前記パッドの形状に対応する開口部を有するレジスト層を形成するレジスト形成工程と、
    前記レジスト層の開口部から露出される前記支持体の第1主面に、電解めっきにより、表面が平滑化されためっき層を形成する工程と、
    前記めっき層の表面上に、金又は銀から選択される金属、もしくは金及び銀の少なくとも一種を含む合金からなる第1金属層と、パラジウム又はパラジウム合金からなる第2金属層と、銅又は銅合金からなる第3金属層とを順次積層して前記パッドを形成するパッド形成工程と、
    前記レジスト層を除去する工程と、
    前記めっき層の側壁の一部を除去する工程と、
    前記支持体の第1主面上に、前記パッドを被覆するとともに、前記第1金属層の下に入り込むように前記めっき層の側壁を被覆する第1絶縁層を形成する工程と、
    前記第1絶縁層上に、所要数の前記配線層と前記絶縁層とを交互に積層する工程と、
    前記支持体及び前記めっき層を除去する除去工程と
    を有する配線基板の製造方法。
  5. 前記めっき層を形成する程は
    前記レジスト層の開口部から露出される前記支持体の第1主面を平滑化する平滑化工程と、
    前記レジスト層の開口部から露出される前記支持体の第1主面に、電解めっきにより、表面が平滑化された前記めっき層形成する工程と、を有することを特徴とする請求項に記載の配線基板の製造方法。
  6. 前記めっき層を形成する工程では、前記めっき層の表面の粗度が、表面粗さRa値で0.21μm未満になるように前記めっき層が形成されることを特徴とする請求項4又は5に記載の配線基板の製造方法。
  7. 前記めっき層の側壁の一部を除去する工程では、前記第3金属層の表面、前記支持体の第1主面及び前記めっき層の側壁に粗化処理を施すことを特徴とする請求項4〜6のいずれか1つに記載の配線基板の製造方法。
  8. 前記レジスト形成工程前に、前記支持体の第1主面に粗化処理を施す粗化工程を含むことを特徴とする請求項4〜7のいずれか1つに記載の配線基板の製造方法。
JP2011048021A 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法 Active JP5675443B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011048021A JP5675443B2 (ja) 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法
US13/410,031 US9236334B2 (en) 2011-03-04 2012-03-01 Wiring substrate and method for manufacturing wiring substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011048021A JP5675443B2 (ja) 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2012186296A JP2012186296A (ja) 2012-09-27
JP2012186296A5 true JP2012186296A5 (ja) 2014-01-09
JP5675443B2 JP5675443B2 (ja) 2015-02-25

Family

ID=46752589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011048021A Active JP5675443B2 (ja) 2011-03-04 2011-03-04 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9236334B2 (ja)
JP (1) JP5675443B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117825B2 (en) * 2012-12-06 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate pad structure
US9491871B2 (en) 2013-05-07 2016-11-08 Unimicron Technology Corp. Carrier substrate
TWI487444B (zh) 2013-05-07 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
CN104168706B (zh) * 2013-05-17 2017-05-24 欣兴电子股份有限公司 承载基板及其制作方法
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
KR20150040577A (ko) * 2013-10-07 2015-04-15 삼성전기주식회사 패키지 기판
TWI550801B (zh) * 2013-11-13 2016-09-21 南茂科技股份有限公司 封裝結構及其製造方法
US20160233188A1 (en) * 2013-12-02 2016-08-11 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
KR20150064976A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10020275B2 (en) * 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
JP6626687B2 (ja) * 2015-10-28 2019-12-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
JP6619294B2 (ja) * 2016-05-24 2019-12-11 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
US10347507B2 (en) * 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US11257745B2 (en) 2017-09-29 2022-02-22 Intel Corporation Electroless metal-defined thin pad first level interconnects for lithographically defined vias
KR102551747B1 (ko) 2018-09-13 2023-07-06 삼성전자주식회사 반도체 패키지
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
JP2020188209A (ja) * 2019-05-16 2020-11-19 イビデン株式会社 プリント配線板とプリント配線板の製造方法
US10950531B2 (en) * 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US20210111110A1 (en) * 2019-10-09 2021-04-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
US20220199427A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors
KR20230140717A (ko) * 2022-03-30 2023-10-10 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지
CN116895636B (zh) * 2023-09-11 2024-01-12 芯爱科技(南京)有限公司 封装基板及其制法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US7071424B1 (en) * 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
DE19907168C1 (de) * 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6457234B1 (en) * 1999-05-14 2002-10-01 International Business Machines Corporation Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond
JP2001217523A (ja) * 2000-02-01 2001-08-10 Rohm Co Ltd チップ型半導体装置の実装構造
JP4890959B2 (ja) * 2005-06-17 2012-03-07 日本電気株式会社 配線基板及びその製造方法並びに半導体パッケージ
US7838779B2 (en) 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
JP2008004687A (ja) * 2006-06-21 2008-01-10 Shinko Electric Ind Co Ltd 半導体装置の製造方法
TWI319615B (en) * 2006-08-16 2010-01-11 Phoenix Prec Technology Corp Package substrate and manufacturing method thereof
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
TWI331494B (en) * 2007-03-07 2010-10-01 Unimicron Technology Corp Circuit board structure
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板

Similar Documents

Publication Publication Date Title
JP2012186296A5 (ja)
JP2012019080A5 (ja)
JP2010067887A5 (ja)
JP2014241447A5 (ja)
JP2012028735A5 (ja)
JP2015070007A5 (ja)
JP2009272589A5 (ja)
JP2016149564A (ja) 多層プリント配線板の製造方法
JP2015019107A5 (ja)
JP2012094734A5 (ja)
CN103404243B (zh) 印刷电路板及其制造方法
JP2012253195A5 (ja)
JP2013065621A5 (ja)
JP2014067941A5 (ja)
JP2012112009A (ja) 銅箔、及び銅箔の製造方法
JP2017005214A5 (ja)
JP2014501449A (ja) 印刷回路基板及びその製造方法
JP2012094662A5 (ja) 多層配線基板及びその製造方法
JP2009260216A5 (ja)
MY154122A (en) Electronic circuit, method for forming same, and copper clad laminate for forming electronic circuit
JP2009182118A5 (ja)
TW200718313A (en) Two-layer flexible printed board and process for preparing the same
JP2010103435A5 (ja)
JP2010027948A5 (ja)
JP2009147263A5 (ja)