JP2012253195A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012253195A5 JP2012253195A5 JP2011124604A JP2011124604A JP2012253195A5 JP 2012253195 A5 JP2012253195 A5 JP 2012253195A5 JP 2011124604 A JP2011124604 A JP 2011124604A JP 2011124604 A JP2011124604 A JP 2011124604A JP 2012253195 A5 JP2012253195 A5 JP 2012253195A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- dielectric layer
- conductive layer
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (18)
- 上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、
前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい
多層配線基板。 - 前記誘電層は、前記機能領域と前記周辺領域との共通層として設けられている
請求項1記載の多層配線基板。 - 前記係留部が、外形線に沿って設けられている
請求項1または2記載の多層配線基板。 - 前記周辺領域に貫通孔が設けられており、
前記係留部は、前記貫通孔を囲んで設けられている
請求項1ないし3のいずれか1項に記載の多層配線基板。 - 前記係留部は、上部導電層および下部導電層の間に前記誘電層を有し、前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
請求項1ないし4のいずれか1項に記載の多層配線基板。 - 金属箔の表面の一部のラフネスを悪化させる工程と、
前記金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記ラフネスを悪化させた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成する工程と
を含む多層配線基板の製造方法。 - 前記金属箔の表面の一部のラフネスを悪化させる工程の前に、前記金属箔の表面のうち少なくとも前記下部電極となる領域のラフネスを改善させる工程を含む
請求項6記載の多層配線基板の製造方法。 - 前記ラフネスを悪化させる手法として、レーザ加工を用いる
請求項6または7記載の多層配線基板の製造方法。 - 前記ラフネスを悪化させる手法として、薬液による粗化処理を用いる
請求項6または7記載の多層配線基板の製造方法。 - 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
レーザ加工により前記金属箔または前記導電材料層の前記誘電層に接する面の一部のラフネスを悪化させる工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記ラフネスを悪化させた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
を含む多層配線基板の製造方法。 - 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
レーザ加工により前記係留部における前記下部導電層または前記導電材料層の前記誘電層に接する面のラフネスを悪化させる工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成する工程と
を含む多層配線基板の製造方法。 - 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と、
レーザ加工により前記係留部における前記上部導電層または前記下部導電層の前記誘電層に接する面のラフネスを悪化させる工程と
を含む多層配線基板の製造方法。 - 上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、上部導電層および下部導電層の間に前記誘電層を有する係留部が設けられ、
前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
多層配線基板。 - 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
レーザ加工により前記金属箔と前記導電材料層とを、前記誘電層を貫通して物理的につなげる工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記金属箔と前記導電材料層とを物理的につなげた領域に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
を含む多層配線基板の製造方法。 - 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
レーザ加工により前記係留部における前記下部導電層と前記導電材料層とを、前記誘電層を貫通して物理的につなげる工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と
を含む多層配線基板の製造方法。 - 金属箔の表面に誘電層および導電材料層をこの順に積層する工程と、
前記金属箔を成形することにより、薄膜キャパシタの下部電極を形成すると共に、前記誘電層および下部導電層が積層された係留部を形成する工程と、
前記導電材料層を成形することにより、前記薄膜キャパシタの上部電極を形成すると共に、前記係留部に上部導電層を形成する工程と、
レーザ加工により前記係留部における前記上部導電層と前記下部導電層とを、前記誘電層を貫通して物理的につなげる工程と
を含む多層配線基板の製造方法。 - チップおよび多層配線基板を備え、
前記多層配線基板は、
上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、
前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい
半導体装置。 - チップおよび多層配線基板を備え、
前記多層配線基板は、
上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、
前記周辺領域の少なくとも一部に、上部導電層および下部導電層の間に前記誘電層を有する係留部が設けられ、
前記上部導電層と前記下部導電層とが、前記誘電層を貫通して物理的につながっている
半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011124604A JP5757163B2 (ja) | 2011-06-02 | 2011-06-02 | 多層配線基板およびその製造方法、並びに半導体装置 |
US13/480,925 US9672983B2 (en) | 2011-06-02 | 2012-05-25 | Peel resistant multilayer wiring board with thin film capacitor and manufacturing method thereof |
CN201210167121.6A CN102821545B (zh) | 2011-06-02 | 2012-05-25 | 多层布线板、其制造方法以及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011124604A JP5757163B2 (ja) | 2011-06-02 | 2011-06-02 | 多層配線基板およびその製造方法、並びに半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012253195A JP2012253195A (ja) | 2012-12-20 |
JP2012253195A5 true JP2012253195A5 (ja) | 2014-07-10 |
JP5757163B2 JP5757163B2 (ja) | 2015-07-29 |
Family
ID=47261548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011124604A Expired - Fee Related JP5757163B2 (ja) | 2011-06-02 | 2011-06-02 | 多層配線基板およびその製造方法、並びに半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9672983B2 (ja) |
JP (1) | JP5757163B2 (ja) |
CN (1) | CN102821545B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182437A (ja) * | 2011-02-09 | 2012-09-20 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
MY175520A (en) * | 2014-02-21 | 2020-07-01 | Mitsui Mining & Smelting Co Ltd | Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board |
KR20160004090A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
JP2016219737A (ja) * | 2015-05-26 | 2016-12-22 | ソニー株式会社 | 電子機器 |
CN106658964A (zh) * | 2015-10-28 | 2017-05-10 | 碁鼎科技秦皇岛有限公司 | 电路板及其制作方法 |
WO2017183135A1 (ja) | 2016-04-20 | 2017-10-26 | 富士通株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
JP6704129B2 (ja) * | 2016-04-21 | 2020-06-03 | 富士通インターコネクトテクノロジーズ株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
KR101813374B1 (ko) * | 2016-05-13 | 2017-12-28 | 삼성전기주식회사 | 박막 커패시터 및 그 제조방법 |
CN107613642B (zh) * | 2017-08-31 | 2019-06-07 | 江苏普诺威电子股份有限公司 | 含阶梯槽埋容线路板的制作方法 |
JP7063019B2 (ja) * | 2018-03-09 | 2022-05-09 | Tdk株式会社 | 薄膜コンデンサの製造方法及び薄膜コンデンサ |
JP6932289B2 (ja) * | 2019-04-02 | 2021-09-08 | 三菱電機株式会社 | 複合プリント配線板およびその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7275298B2 (en) * | 2001-10-23 | 2007-10-02 | Schindel David W | Ultrasonic printed circuit board transducer |
EP1500638B1 (de) * | 2003-07-21 | 2008-05-07 | Abb Research Ltd. | Laserbestrahlte metallisierte Elektrokeramik |
US7056800B2 (en) * | 2003-12-15 | 2006-06-06 | Motorola, Inc. | Printed circuit embedded capacitors |
KR100619367B1 (ko) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
JP4028863B2 (ja) * | 2004-09-10 | 2007-12-26 | 富士通株式会社 | 基板製造方法 |
JP3816508B2 (ja) | 2004-11-04 | 2006-08-30 | 三井金属鉱業株式会社 | キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 |
KR100867038B1 (ko) * | 2005-03-02 | 2008-11-04 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
WO2007046173A1 (ja) * | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | 薄膜キャパシタ |
JP4461386B2 (ja) * | 2005-10-31 | 2010-05-12 | Tdk株式会社 | 薄膜デバイスおよびその製造方法 |
KR100793916B1 (ko) * | 2006-04-05 | 2008-01-15 | 삼성전기주식회사 | 인쇄회로기판 내장형 커패시터의 제조방법 |
KR100878414B1 (ko) * | 2006-10-27 | 2009-01-13 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 및 제조방법 |
KR100881695B1 (ko) * | 2007-08-17 | 2009-02-06 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 및 그 제조 방법 |
WO2009093343A1 (ja) * | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | 多層配線板およびその製造方法 |
JP5659592B2 (ja) * | 2009-11-13 | 2015-01-28 | ソニー株式会社 | 印刷回路基板の製造方法 |
-
2011
- 2011-06-02 JP JP2011124604A patent/JP5757163B2/ja not_active Expired - Fee Related
-
2012
- 2012-05-25 CN CN201210167121.6A patent/CN102821545B/zh not_active Expired - Fee Related
- 2012-05-25 US US13/480,925 patent/US9672983B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012253195A5 (ja) | ||
JP2013168419A5 (ja) | ||
JP2016033967A5 (ja) | ||
JP2009105393A5 (ja) | ||
JP2016192568A5 (ja) | ||
JP2012084865A5 (ja) | 半導体装置の作製方法 | |
JP2014003087A5 (ja) | ||
JP2017022407A5 (ja) | ||
JP2013118255A5 (ja) | ||
JP2013519995A5 (ja) | ||
JP2012019080A5 (ja) | ||
MY163173A (en) | Manufacturing method of multilayer printed wiring board | |
TW201612980A (en) | Manufacturing method for semiconductor device | |
EP2654388A3 (en) | Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package | |
JP2012146793A5 (ja) | ||
JP2013062474A5 (ja) | 配線基板及び配線基板の製造方法と半導体装置及び半導体装置の製造方法 | |
JP2013001009A5 (ja) | ||
EP2388820A3 (en) | Integration of memory cells comprising capacitors with logic circuits comprising interconnects | |
JP2010199129A5 (ja) | ||
JP2013120771A5 (ja) | ||
JP2009267310A5 (ja) | ||
JP2010103502A5 (ja) | 半導体装置 | |
JP2012248703A5 (ja) | ||
JP2013069807A5 (ja) | ||
JP2019140150A5 (ja) |