JP2013118255A5 - - Google Patents

Download PDF

Info

Publication number
JP2013118255A5
JP2013118255A5 JP2011264488A JP2011264488A JP2013118255A5 JP 2013118255 A5 JP2013118255 A5 JP 2013118255A5 JP 2011264488 A JP2011264488 A JP 2011264488A JP 2011264488 A JP2011264488 A JP 2011264488A JP 2013118255 A5 JP2013118255 A5 JP 2013118255A5
Authority
JP
Japan
Prior art keywords
electrode pad
insulating layer
wiring board
protrusion
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011264488A
Other languages
English (en)
Other versions
JP5886617B2 (ja
JP2013118255A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011264488A priority Critical patent/JP5886617B2/ja
Priority claimed from JP2011264488A external-priority patent/JP5886617B2/ja
Priority to US13/681,732 priority patent/US8810040B2/en
Publication of JP2013118255A publication Critical patent/JP2013118255A/ja
Publication of JP2013118255A5 publication Critical patent/JP2013118255A5/ja
Application granted granted Critical
Publication of JP5886617B2 publication Critical patent/JP5886617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本配線基板は、一方の面に突起部を有する絶縁層と、前記突起部に設けられた電極パッドと、を有し、前記絶縁層と前記突起部とは、同一の絶縁性樹脂で一体に形成されており、前記電極パッドの一方の面は前記絶縁層から露出し、
前記電極パッドの一方の面は平坦面であり、前記電極パッドの一方の面の反対面は前記絶縁層に覆われており、前記絶縁層には、前記絶縁層を貫通し、前記電極パッドの前記反対面を露出する貫通孔が設けられ、前記貫通孔内から前記絶縁層の一方の面の反対面にかけて一体に金属層が設けられ、前記金属層により、前記貫通孔内に前記電極パッドの前記反対面に接続するビア配線が形成され、前記絶縁層の前記反対面に配線パターンが形成されており、前記突起部の断面形状は、前記絶縁層の一方の面側より前記電極パッドの一方の面側の方が幅が狭いテーパ形状であることを要件とする。
本配線基板の製造方法は、支持体の平坦面上に電極パッドを形成する工程と、前記電極パッドを覆うように前記支持体上に絶縁層を形成する工程と、前記電極パッドにビア配線を接続する工程と、前記支持体を除去し、前記支持体と接していた面である前記絶縁層の一方の面から前記電極パッドの一方の面を露出させる工程と、前記電極パッド周囲の前記絶縁層の厚さを減少させて前記絶縁層の一方の面に突起部を形成し、前記突起部に前記電極パッドを設ける工程と、を有し、前記ビア配線を接続する工程では、前記絶縁層に、前記絶縁層を貫通し、前記電極パッドの前記一方の面の反対面を露出する貫通孔を設け、前記貫通孔内から前記絶縁層の一方の面の反対面にかけて一体に金属層を設け、前記金属層により、前記貫通孔内に前記ビア配線を前記電極パッドの前記反対面に接続するように形成し、前記絶縁層の前記反対面に配線パターンを形成し、前記電極パッドを設ける工程では、前記絶縁層と前記突起部とは、同一の絶縁性樹脂で一体に形成され、前記電極パッドの前記反対面が前記絶縁層に覆われ、前記突起部の断面形状が前記絶縁層の一方の面側より前記電極パッドの一方の面側の方が幅が狭いテーパ形状となることを要件とする。

Claims (17)

  1. 一方の面に突起部を有する絶縁層と、
    前記突起部に設けられた電極パッドと、を有し、
    前記絶縁層と前記突起部とは、同一の絶縁性樹脂で一体に形成されており、
    前記電極パッドの一方の面は前記絶縁層から露出し、
    前記電極パッドの一方の面は平坦面であり、
    前記電極パッドの一方の面の反対面は前記絶縁層に覆われており、
    前記絶縁層には、前記絶縁層を貫通し、前記電極パッドの前記反対面を露出する貫通孔が設けられ、
    前記貫通孔内から前記絶縁層の一方の面の反対面にかけて一体に金属層が設けられ、
    前記金属層により、前記貫通孔内に前記電極パッドの前記反対面に接続するビア配線が形成され、前記絶縁層の前記反対面に配線パターンが形成されており、
    前記突起部の断面形状は、前記絶縁層の一方の面側より前記電極パッドの一方の面側の方が幅が狭いテーパ形状である配線基板。
  2. 前記電極パッドの側面の少なくとも一部が前記絶縁層に覆われている請求項記載の配線基板。
  3. 前記電極パッドの側面の全部が前記絶縁層に覆われている請求項1又は2記載の配線基板。
  4. 前記突起部は、前記電極パッドの一方の面と同一平面に形成された面を有し、
    前記同一平面に形成された面は、平面視において、前記電極パッドの一方の面の周囲に形成されている請求項記載の配線基板。
  5. 前記電極パッドの一方の面は、前記突起部の前記絶縁層の一方の面から最も突起している部分よりも窪んだ位置にある請求項記載の配線基板。
  6. 前記電極パッドは、パッド本体及び前記パッド本体の一方の面に形成されためっき膜を備え、
    前記めっき膜の一方の面は前記絶縁層から露出し、
    前記パッド本体の一方の面の反対面は前記絶縁層に覆われている請求項1乃至の何れか一項記載の配線基板。
  7. 前記絶縁層上に、配線層と他の絶縁層が複数層積層されている請求項1乃至の何れか一項記載の配線基板。
  8. 請求項1乃至の何れか一項記載の配線基板に半導体チップを搭載し、
    前記電極パッドの一方の面と前記半導体チップの電極パッドとをバンプで接合した半導体パッケージ。
  9. 支持体の平坦面上に電極パッドを形成する工程と、
    前記電極パッドを覆うように前記支持体上に絶縁層を形成する工程と、
    前記電極パッドにビア配線を接続する工程と、
    前記支持体を除去し、前記支持体と接していた面である前記絶縁層の一方の面から前記電極パッドの一方の面を露出させる工程と、
    前記電極パッド周囲の前記絶縁層の厚さを減少させて前記絶縁層の一方の面に突起部を形成し、前記突起部に前記電極パッドを設ける工程と、を有し、
    前記ビア配線を接続する工程では、前記絶縁層に、前記絶縁層を貫通し、前記電極パッドの前記一方の面の反対面を露出する貫通孔を設け、
    前記貫通孔内から前記絶縁層の一方の面の反対面にかけて一体に金属層を設け、
    前記金属層により、前記貫通孔内に前記ビア配線を前記電極パッドの前記反対面に接続するように形成し、前記絶縁層の前記反対面に配線パターンを形成し、
    前記電極パッドを設ける工程では、前記絶縁層と前記突起部とは、同一の絶縁性樹脂で一体に形成され、前記電極パッドの前記反対面が前記絶縁層に覆われ、前記突起部の断面形状が前記絶縁層の一方の面側より前記電極パッドの一方の面側の方が幅が狭いテーパ形状となる配線基板の製造方法。
  10. 前記電極パッドを設ける工程では、前記電極パッドの側面の少なくとも一部を前記絶縁層で覆う請求項記載の配線基板の製造方法。
  11. 前記電極パッドを設ける工程では、前記電極パッドの側面の全部を前記絶縁層で覆う請求項9又は10記載の配線基板の製造方法。
  12. 前記電極パッドを設ける工程では、前記突起部を、前記電極パッドの一方の面と同一平面に形成された面を有するように形成し、
    前記同一平面に形成された面は、平面視において、前記電極パッドの一方の面の周囲に形成される請求項11記載の配線基板の製造方法。
  13. 前記電極パッドを設ける工程では、前記電極パッドの一方の面を、前記突起部の前記絶縁層の一方の面から最も突起している部分よりも窪んだ位置に形成する請求項11記載の配線基板の製造方法。
  14. 前記電極パッドを形成する工程では、前記電極パッドを、パッド本体及び前記パッド本体の一方の面に形成されためっき膜を備え、
    前記めっき膜の一方の面が前記絶縁層から露出し、
    前記パッド本体の一方の面の反対面が前記絶縁層に覆われるように形成する請求項乃至13の何れか一項記載の配線基板の製造方法。
  15. 前記絶縁層上に、配線層と他の絶縁層を複数層積層する工程を有する請求項乃至14の何れか一項記載の配線基板の製造方法。
  16. 前記電極パッドを形成する工程では、前記支持体上にバリア層を形成し、更に前記バリア層上に電極パッドを形成し、
    前記電極パッドを設ける工程よりも後に、前記バリア層を除去する工程を有する請求項乃至15の何れか一項記載の配線基板の製造方法。
  17. 前記電極パッドを設ける工程では、前記支持体を除去した前記絶縁層の一方の面にレーザ加工又はブラスト処理を施し、前記電極パッド周囲の前記絶縁層の厚さを減少させて前記絶縁層の一方の面に突起部を形成する請求項乃至16の何れか一項記載の配線基板の製造方法。
JP2011264488A 2011-12-02 2011-12-02 配線基板及びその製造方法、半導体パッケージ Active JP5886617B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011264488A JP5886617B2 (ja) 2011-12-02 2011-12-02 配線基板及びその製造方法、半導体パッケージ
US13/681,732 US8810040B2 (en) 2011-12-02 2012-11-20 Wiring substrate including projecting part having electrode pad formed thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011264488A JP5886617B2 (ja) 2011-12-02 2011-12-02 配線基板及びその製造方法、半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2013118255A JP2013118255A (ja) 2013-06-13
JP2013118255A5 true JP2013118255A5 (ja) 2014-10-09
JP5886617B2 JP5886617B2 (ja) 2016-03-16

Family

ID=48523402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011264488A Active JP5886617B2 (ja) 2011-12-02 2011-12-02 配線基板及びその製造方法、半導体パッケージ

Country Status (2)

Country Link
US (1) US8810040B2 (ja)
JP (1) JP5886617B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102114314B1 (ko) * 2013-06-26 2020-05-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6197420B2 (ja) * 2013-07-11 2017-09-20 凸版印刷株式会社 配線基板
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
TWI576930B (zh) * 2015-02-26 2017-04-01 Zhi-Liang Hu Circuit package of circuit component module and its product
US9755030B2 (en) 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
JP6715618B2 (ja) * 2016-02-23 2020-07-01 イビデン株式会社 プリント配線板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP6674284B2 (ja) * 2016-02-29 2020-04-01 株式会社フジクラ 実装構造及びモジュール
JP6816964B2 (ja) * 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6619294B2 (ja) 2016-05-24 2019-12-11 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) * 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法
US11683890B2 (en) * 2018-12-20 2023-06-20 Intel Corporation Reflow grid array to support late attach of components
KR20200097977A (ko) * 2019-02-11 2020-08-20 삼성전기주식회사 인쇄회로기판
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法
KR20220154555A (ko) * 2021-05-13 2022-11-22 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Necエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
JP2005005504A (ja) * 2003-06-12 2005-01-06 Sharp Corp プリント配線基板の突起電極構造およびその製造方法
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5210839B2 (ja) * 2008-12-10 2013-06-12 新光電気工業株式会社 配線基板及びその製造方法
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
JP2013118255A5 (ja)
JP5502624B2 (ja) 配線基板の製造方法及び配線基板
JP2016192568A5 (ja)
JP2016207957A5 (ja)
JP2011258772A5 (ja)
JP2012069761A5 (ja)
JP2009117703A5 (ja)
JP2015070007A5 (ja)
JP2011146477A5 (ja)
JP2013538467A5 (ja)
TWI558288B (zh) 中介基板及其製法
JP2017108019A5 (ja)
JP2012146793A5 (ja)
JP2010267805A5 (ja)
TWI542263B (zh) 中介基板及其製法
JP2010199129A5 (ja)
TWI525769B (zh) 封裝基板及其製法
JP2015015313A5 (ja)
JP2013131720A5 (ja)
JP2016225414A5 (ja)
JP2016096292A5 (ja)
JP2010045134A5 (ja)
JP2013098209A5 (ja)
JP2010192781A5 (ja)
JP2014160798A5 (ja)