JP2014160798A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014160798A5 JP2014160798A5 JP2013183355A JP2013183355A JP2014160798A5 JP 2014160798 A5 JP2014160798 A5 JP 2014160798A5 JP 2013183355 A JP2013183355 A JP 2013183355A JP 2013183355 A JP2013183355 A JP 2013183355A JP 2014160798 A5 JP2014160798 A5 JP 2014160798A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- plate
- wiring layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 10
- 230000000149 penetrating Effects 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N al2o3 Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 5
- 239000004065 semiconductor Substances 0.000 claims 5
- 239000007787 solid Substances 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000994 depressed Effects 0.000 claims 1
- 238000009713 electroplating Methods 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Description
本配線基板は、アルミニウム酸化物からなる板状体、及び前記板状体を厚さ方向に貫通する複数の貫通孔を充填する複数の線状導体を備えたコア層と、前記コア層の一方の面に形成された第1配線層と、前記コア層の他方の面に形成された第2配線層と、前記コア層の一方の面の前記第1配線層が形成されていない領域に形成された、前記第1配線層と同一層厚の第1絶縁層と、を有し、前記第1配線層と前記第2配線層とは、平面視において重複する位置に形成され、前記線状導体を介して電気的に接続され、前記板状体の他方の面側の端面は、前記板状体の他方の面に対して窪んだ位置にあり、前記板状体の他方の面側の端面と前記貫通孔の内壁面により、前記板状体の他方の面に凹部が形成され、前記第2配線層の一部は、前記凹部内に形成されていることを要件とする。
Claims (12)
- アルミニウム酸化物からなる板状体、及び前記板状体を厚さ方向に貫通する複数の貫通孔を充填する複数の線状導体を備えたコア層と、
前記コア層の一方の面に形成された第1配線層と、
前記コア層の他方の面に形成された第2配線層と、
前記コア層の一方の面の前記第1配線層が形成されていない領域に形成された、前記第1配線層と同一層厚の第1絶縁層と、を有し、
前記第1配線層と前記第2配線層とは、平面視において重複する位置に形成され、前記線状導体を介して電気的に接続され、
前記板状体の他方の面側の端面は、前記板状体の他方の面に対して窪んだ位置にあり、
前記板状体の他方の面側の端面と前記貫通孔の内壁面により、前記板状体の他方の面に凹部が形成され、
前記第2配線層の一部は、前記凹部内に形成されている配線基板。 - 前記板状体の一方の面側の端面が前記第1配線層と接している前記線状導体の前記板状体の他方の面側の端面は、必ず前記第2配線層と接している請求項1記載の配線基板。
- 前記板状体の一方の面側の端面が、前記板状体の一方の面に対して窪んだ位置にある線状導体を有する請求項1又は2記載の配線基板。
- 前記第1絶縁層が形成されている領域の前記板状体には、前記板状体を厚さ方向に貫通し、内部が空洞とされた複数の貫通孔が形成されている請求項1乃至3の何れか一項記載の配線基板。
- 前記第1配線層及び前記第1絶縁層の各々の上面を覆う第2絶縁層と、
前記第2絶縁層の上面に形成され、前記第2絶縁層に形成された貫通孔を介して前記第1配線層と電気的に接続された第3配線層と、を有し、
前記第2絶縁層の層厚は、前記第1配線層の層厚以下とされている請求項1乃至4の何れか一項記載の配線基板。 - 前記コア層の他方の面の前記第2配線層が形成されていない領域に形成された、前記第2配線層と同一層厚の第3絶縁層と、
前記第2配線層及び前記第3絶縁層の各々の下面を覆う第4絶縁層と、
前記第4絶縁層の下面に形成され、前記第4絶縁層に形成された貫通孔を介して前記第2配線層と電気的に接続された第4配線層と、を有し、
前記第4絶縁層の層厚は、前記第2配線層の層厚以下とされている請求項5記載の配線基板。 - 前記第1配線層及び前記第2配線層の各々は、信号配線と、前記信号配線を平面視において囲むように形成されたベタ配線と、を含み、
前記第1配線層に含まれるベタ配線は、互いに絶縁された2以上の領域に分割されており、
前記第2配線層に含まれるベタ配線は、互いに絶縁された2以上の領域に分割されている請求項1乃至6の何れか一項記載の配線基板。 - 前記コア層の一方の面側に形成された最外の配線層は、半導体チップを搭載するためのパッドとなる部分を有する請求項1乃至7の何れか一項記載の配線基板。
- 前記コア層の他方の面側に形成された最外の配線層は、半導体チップを搭載するためのパッドとなる部分を有する請求項8記載の配線基板。
- 請求項8又は9記載の配線基板において、
少なくとも前記コア層の一方の面側に半導体チップが搭載され、
前記半導体チップは、前記コア層の一方の面側の前記最外の配線層の前記パッドとなる部分に形成されたバンプを介して前記配線基板と電気的に接続されている半導体パッケージ。 - アルミニウム酸化物からなる板状体、及び前記板状体を厚さ方向に貫通する複数の貫通孔を充填する複数の線状導体を備えたコア層を作製する工程と、
前記コア層の一方の面に第1配線層の形成領域を露出する開口部を有するレジスト層を形成する工程と、
前記レジスト層を含めた前記コア層の一方の面の全体を覆う金属層を形成する工程と、
前記線状導体の前記板状体の他方の面側の端面を前記板状体の他方の面に対して窪んだ位置にする工程と、
前記金属層及び前記金属層と電気的に接続された前記線状導体を給電経路とする電解めっき法により、前記コア層の他方の面の前記開口部と平面視において重複する位置に第2配線層を形成する工程と、
前記レジスト層の上面が露出するまで前記金属層を研磨し、前記金属層から前記第1配線層を形成すると共に、前記レジスト層から第1絶縁層を形成する工程と、を有し、
前記第1絶縁層は、前記コア層の一方の面の前記第1配線層が形成されていない領域に、前記第1配線層と同一層厚となるように形成され、
前記窪んだ位置にする工程では、前記線状導体の前記板状体の他方の面側の端面と前記貫通孔の内壁面により、前記板状体の他方の面に凹部が形成され、
前記第2配線層を形成する工程では、前記第2配線層の一部は、前記凹部内に形成される配線基板の製造方法。 - 前記第1配線層及び前記第1絶縁層の各々の上面を覆う第2絶縁層を形成する工程と、
前記第2絶縁層の上面に、前記第2絶縁層に形成された貫通孔を介して前記第1配線層と電気的に接続された第3配線層を形成する工程と、を有し、
前記第2絶縁層の層厚は、前記第1配線層の層厚以下となるように形成される請求項11記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183355A JP6282425B2 (ja) | 2012-10-29 | 2013-09-04 | 配線基板の製造方法 |
US14/064,360 US9202781B2 (en) | 2012-10-29 | 2013-10-28 | Wiring substrate, method for manufacturing wiring substrate, and semiconductor package |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012238317 | 2012-10-29 | ||
JP2012238317 | 2012-10-29 | ||
JP2013010482 | 2013-01-23 | ||
JP2013010482 | 2013-01-23 | ||
JP2013183355A JP6282425B2 (ja) | 2012-10-29 | 2013-09-04 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014160798A JP2014160798A (ja) | 2014-09-04 |
JP2014160798A5 true JP2014160798A5 (ja) | 2016-08-25 |
JP6282425B2 JP6282425B2 (ja) | 2018-02-21 |
Family
ID=50546286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013183355A Active JP6282425B2 (ja) | 2012-10-29 | 2013-09-04 | 配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9202781B2 (ja) |
JP (1) | JP6282425B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI560815B (en) * | 2014-05-09 | 2016-12-01 | Siliconware Precision Industries Co Ltd | Semiconductor packages, methods for fabricating the same and carrier structures |
JP6375249B2 (ja) * | 2015-03-02 | 2018-08-15 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
US9852971B1 (en) * | 2016-06-09 | 2017-12-26 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
TWI675441B (zh) * | 2018-05-14 | 2019-10-21 | 欣興電子股份有限公司 | 封裝載板結構及其製造方法 |
EP3868183A1 (en) * | 2018-10-17 | 2021-08-25 | Lumileds Holding B.V. | Circuit assembly |
TW202119877A (zh) * | 2019-11-05 | 2021-05-16 | 南韓商普因特工程有限公司 | 多層配線基板及包括其的探針卡 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0487213A (ja) * | 1990-07-27 | 1992-03-19 | Ricoh Co Ltd | 異方性導電膜およびその製造方法 |
JP2001523390A (ja) * | 1994-12-22 | 2001-11-20 | ベネディクト・ジー・ペース | 反転型のチップが接合された高い実装効率を有するモジュール |
US6525414B2 (en) * | 1997-09-16 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a wiring board and semiconductor elements mounted thereon |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
EP1146149A4 (en) * | 1999-11-01 | 2006-08-30 | Jsr Corp | AQUEOUS DISPERSION FOR FORMING A CONDUCTIVE LAYER, CONDUCTIVE LAYER, ELECTRONIC COMPONENT, PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF |
JP3865989B2 (ja) * | 2000-01-13 | 2007-01-10 | 新光電気工業株式会社 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
TW584950B (en) * | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
JP4488684B2 (ja) * | 2002-08-09 | 2010-06-23 | イビデン株式会社 | 多層プリント配線板 |
JP4243117B2 (ja) * | 2002-08-27 | 2009-03-25 | 新光電気工業株式会社 | 半導体パッケージとその製造方法および半導体装置 |
JP2004253738A (ja) * | 2003-02-21 | 2004-09-09 | Toshiba Corp | パッケージ基板及びフリップチップ型半導体装置 |
US7226654B2 (en) * | 2003-07-29 | 2007-06-05 | Kyocera Corporation | Laminated wiring board and its mounting structure |
JP2007165514A (ja) * | 2005-12-13 | 2007-06-28 | Toshiba Corp | 半導体装置の製造方法 |
DE102006049562A1 (de) * | 2006-10-20 | 2008-04-24 | Qimonda Ag | Substrat mit Durchführung und Verfahren zur Herstellung desselben |
JP5385682B2 (ja) | 2009-05-19 | 2014-01-08 | 新光電気工業株式会社 | 電子部品の実装構造 |
JP5436963B2 (ja) * | 2009-07-21 | 2014-03-05 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
JP2011151185A (ja) * | 2010-01-21 | 2011-08-04 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置 |
JP5363377B2 (ja) * | 2010-02-19 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2013
- 2013-09-04 JP JP2013183355A patent/JP6282425B2/ja active Active
- 2013-10-28 US US14/064,360 patent/US9202781B2/en active Active