JP2015041630A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015041630A5 JP2015041630A5 JP2013170366A JP2013170366A JP2015041630A5 JP 2015041630 A5 JP2015041630 A5 JP 2015041630A5 JP 2013170366 A JP2013170366 A JP 2013170366A JP 2013170366 A JP2013170366 A JP 2013170366A JP 2015041630 A5 JP2015041630 A5 JP 2015041630A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- layer
- hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 claims 4
- 239000011347 resin Substances 0.000 claims 3
- 229920005989 resin Polymers 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 229920001187 thermosetting polymer Polymers 0.000 claims 2
- 206010034972 Photosensitivity reaction Diseases 0.000 claims 1
- 230000036211 photosensitivity Effects 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Description
本発明の一観点によれば、第1配線層を被覆する第1絶縁層と、前記第1絶縁層の表面に開口し、前記第1配線層の表面を露出する第1貫通孔と、前記第1貫通孔を充填するビアと、前記ビアと接続されるとともに、前記第1絶縁層上に積層されたプレーン層と、前記プレーン層の表面に開口し、前記第1絶縁層の表面を露出する第2貫通孔と、前記第2貫通孔を充填するとともに、前記プレーン層を被覆する第2絶縁層と、前記第2絶縁層上に積層された信号配線と、を含む配線構造を有し、前記第1貫通孔は、前記信号配線と平面視で重なる位置に形成され、前記第2貫通孔は、前記信号配線と平面視で重ならない位置に形成されている。
10 配線基板
53 絶縁層(第1絶縁層)
62 配線層(第1配線層)
72 配線層(第1配線層)
73 配線層(第3配線層)
74 プレーン層
74X 貫通孔(第2貫通孔)
76 信号配線
82 絶縁層(第1絶縁層)
83 絶縁層(第2絶縁層)
V9 ビア
VH9 第1貫通孔
53 絶縁層(第1絶縁層)
62 配線層(第1配線層)
72 配線層(第1配線層)
73 配線層(第3配線層)
74 プレーン層
74X 貫通孔(第2貫通孔)
76 信号配線
82 絶縁層(第1絶縁層)
83 絶縁層(第2絶縁層)
V9 ビア
VH9 第1貫通孔
Claims (13)
- 第1配線層を被覆する第1絶縁層と、
前記第1絶縁層の表面に開口し、前記第1配線層の表面を露出する第1貫通孔と、
前記第1貫通孔を充填するビアと、
前記ビアと接続されるとともに、前記第1絶縁層上に積層されたプレーン層と、
前記プレーン層の表面に開口し、前記第1絶縁層の表面を露出する第2貫通孔と、
前記第2貫通孔を充填するとともに、前記プレーン層を被覆する第2絶縁層と、
前記第2絶縁層上に積層された信号配線と、を含む配線構造を有し、
前記第1貫通孔は、前記信号配線と平面視で重なる位置に形成され、
前記第2貫通孔は、前記信号配線と平面視で重ならない位置に形成されていることを特徴とする配線基板。 - 第2配線層を被覆する第3絶縁層を有し、
前記配線構造は、前記第3絶縁層上に積層され、
前記第1配線層の厚さは、前記第2配線層よりも薄いことを特徴とする請求項1に記載の配線基板。 - 第2配線層を被覆する第3絶縁層を有し、
前記配線構造は、前記第3絶縁層上に積層され、
前記第1絶縁層の厚さは、前記第3絶縁層よりも薄いことを特徴とする請求項1又は2に記載の配線基板。 - 前記第3絶縁層は、熱硬化性を有する絶縁性樹脂からなることを特徴とする請求項2又は3に記載の配線基板。
- 前記プレーン層は、前記第1絶縁層上にべた状に形成された導電層であることを特徴とする請求項1〜4のいずれか1つに記載の配線基板。
- 前記信号配線は、ライン/スペース=10μm/10μm以下の配線であることを特徴とする請求項1〜5のいずれか1つに記載の配線基板。
- 前記第1絶縁層上に積層され、前記第2貫通孔内に形成された第3配線層を有することを特徴とする請求項1〜6のいずれか1つに記載の配線基板。
- 前記プレーン層と前記ビアとは一体に形成されていることを特徴とする請求項1〜7のいずれか1つに記載の配線基板。
- 前記プレーン層は、前記ビアの端面と接続され、
前記第2絶縁層と前記第1絶縁層とは異なる材料からなり、前記第2絶縁層は感光性を有する樹脂材からなることを特徴とする請求項1〜7のいずれか1つに記載の配線基板。 - 配線構造を形成する工程を有し、
前記配線構造を形成する工程は、
第1配線層を被覆するように第1絶縁層を形成する工程と、
前記第1絶縁層の表面に、前記第1配線層の表面を露出する第1貫通孔を形成する工程と、
前記第1貫通孔を充填するビアを形成する工程と、
前記第1絶縁層の表面を露出する第2貫通孔を有し、前記ビアと接続されるプレーン層を前記第1絶縁層上に積層する工程と、
前記第2貫通孔を充填するとともに、前記プレーン層を被覆する第2絶縁層を形成する工程と、
前記第1貫通孔と平面視で重なる位置であって、前記第2貫通孔と平面視で重ならない位置の前記第2絶縁層上に信号配線を積層する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記配線構造を形成する工程の前に、第2配線層を被覆する第3絶縁層を形成する工程を有し、
前記配線構造は、前記第3絶縁層上に積層され、
前記第1配線層の厚さは、前記第2配線層よりも薄いことを特徴とする請求項10に記載の配線基板の製造方法。 - 前記配線構造を形成する工程の前に、第2配線層を被覆する第3絶縁層を形成する工程を有し、
前記配線構造は、前記第3絶縁層上に積層され、
前記第1絶縁層の厚さは、前記第3絶縁層よりも薄いことを特徴とする請求項10又は11に記載の配線基板の製造方法。 - 前記第3絶縁層は、熱硬化性を有する絶縁性樹脂からなることを特徴とする請求項11又は12に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013170366A JP6244138B2 (ja) | 2013-08-20 | 2013-08-20 | 配線基板及び配線基板の製造方法 |
US14/459,706 US9332658B2 (en) | 2013-08-20 | 2014-08-14 | Wiring board, semiconductor device, and method for manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013170366A JP6244138B2 (ja) | 2013-08-20 | 2013-08-20 | 配線基板及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015041630A JP2015041630A (ja) | 2015-03-02 |
JP2015041630A5 true JP2015041630A5 (ja) | 2016-07-14 |
JP6244138B2 JP6244138B2 (ja) | 2017-12-06 |
Family
ID=52479355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013170366A Active JP6244138B2 (ja) | 2013-08-20 | 2013-08-20 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9332658B2 (ja) |
JP (1) | JP6244138B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015118951A1 (ja) * | 2014-02-07 | 2015-08-13 | 株式会社村田製作所 | 樹脂多層基板および部品モジュール |
JP2017009725A (ja) * | 2015-06-19 | 2017-01-12 | ソニー株式会社 | 表示装置 |
US10729008B2 (en) * | 2017-01-05 | 2020-07-28 | Sumitomo Electric Printed Circuits, Inc. | Flexible printed circuit board |
JP2019062092A (ja) * | 2017-09-27 | 2019-04-18 | イビデン株式会社 | プリント配線板 |
US10892213B2 (en) * | 2018-12-28 | 2021-01-12 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
US11417821B2 (en) * | 2019-03-07 | 2022-08-16 | Northrop Grumman Systems Corporation | Superconductor ground plane patterning geometries that attract magnetic flux |
US11398419B2 (en) * | 2020-07-16 | 2022-07-26 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
JP2022107282A (ja) | 2021-01-08 | 2022-07-21 | イビデン株式会社 | 配線基板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325351B2 (ja) * | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
JPH11112142A (ja) * | 1997-10-01 | 1999-04-23 | Kyocera Corp | 多層配線基板 |
JP2000133941A (ja) * | 1998-10-28 | 2000-05-12 | Ibiden Co Ltd | 多層ビルドアップ配線板 |
JP2000101237A (ja) | 1998-09-18 | 2000-04-07 | Fujitsu Ltd | ビルドアップ基板 |
US6184477B1 (en) * | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
US6586682B2 (en) * | 2000-02-23 | 2003-07-01 | Kulicke & Soffa Holdings, Inc. | Printed wiring board with controlled line impedance |
US6621384B1 (en) * | 2000-12-28 | 2003-09-16 | Nortel Networks Limited | Technology implementation of suspended stripline within multi-layer substrate used to vary time delay and to maximize the reach of signals with high data rates or high frequencies |
JP2003224227A (ja) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | 配線基板およびこれを用いた半導体装置 |
EP1720389B1 (en) * | 2005-04-25 | 2019-07-03 | Brother Kogyo Kabushiki Kaisha | Method for forming pattern and a wired board |
US8115113B2 (en) * | 2007-11-30 | 2012-02-14 | Ibiden Co., Ltd. | Multilayer printed wiring board with a built-in capacitor |
US8929090B2 (en) * | 2010-01-22 | 2015-01-06 | Nec Corporation | Functional element built-in substrate and wiring substrate |
JP5473074B2 (ja) | 2010-10-29 | 2014-04-16 | 京セラSlcテクノロジー株式会社 | 配線基板 |
-
2013
- 2013-08-20 JP JP2013170366A patent/JP6244138B2/ja active Active
-
2014
- 2014-08-14 US US14/459,706 patent/US9332658B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015041630A5 (ja) | ||
JP2014239186A5 (ja) | ||
JP2016192568A5 (ja) | ||
JP2016207958A5 (ja) | ||
JP2012109350A5 (ja) | ||
JP2014239187A5 (ja) | ||
JP2014056925A5 (ja) | ||
JP2017108019A5 (ja) | ||
JP2016207957A5 (ja) | ||
JP2011151185A5 (ja) | 半導体装置 | |
JP2009135162A5 (ja) | ||
JP2014192452A5 (ja) | ||
JP2016063046A5 (ja) | ||
JP2013254830A5 (ja) | ||
JP2013247353A5 (ja) | ||
KR102158068B1 (ko) | 임베디드 인쇄회로기판 | |
JP2010141204A5 (ja) | ||
JP2011176279A5 (ja) | ||
JP2016096292A5 (ja) | ||
JP2010267805A5 (ja) | ||
JP2015070007A5 (ja) | ||
JP2009283739A5 (ja) | ||
JP2013219191A5 (ja) | ||
JP2011155251A5 (ja) | ||
WO2015095836A3 (en) | Scalable fabrication techniques and circuit packaging devices |