JP2015070007A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015070007A5 JP2015070007A5 JP2013200631A JP2013200631A JP2015070007A5 JP 2015070007 A5 JP2015070007 A5 JP 2015070007A5 JP 2013200631 A JP2013200631 A JP 2013200631A JP 2013200631 A JP2013200631 A JP 2013200631A JP 2015070007 A5 JP2015070007 A5 JP 2015070007A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- surface side
- wiring
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 10
- 230000000149 penetrating Effects 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 3
- 230000001681 protective Effects 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- 238000007747 plating Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
Description
本配線基板は、基板本体と、前記基板本体の一方の面から他方の面に貫通する貫通孔と、前記貫通孔内に形成された貫通配線と、を有し、前記貫通配線は、前記貫通孔の内側面の前記一方の面側に形成された第１金属層と、前記第１金属層を被覆して前記貫通孔の前記一方の面側を埋める第１配線層と、前記貫通孔の内側面の前記他方の面側及び前記第１配線層の前記他方の面側の端部に連続的に形成された第２金属層と、前記第２金属層を被覆して前記貫通孔の前記他方の面側を埋める第２配線層と、を備え、前記貫通孔内の前記第１配線層の前記他方の面側の端部には前記他方の面側に開口する凹部が形成され、前記貫通孔内の前記第２配線層の前記一方の面側の端部には前記一方の面側に突起する凸部が形成され、前記凸部は前記凹部内に配され、前記第１配線層と前記第２配線層とが、前記貫通孔内で前記第２金属層を介して導通していることを要件とする。
Claims (8)
- 基板本体と、
前記基板本体の一方の面から他方の面に貫通する貫通孔と、
前記貫通孔内に形成された貫通配線と、を有し、
前記貫通配線は、
前記貫通孔の内側面の前記一方の面側に形成された第１金属層と、
前記第１金属層を被覆して前記貫通孔の前記一方の面側を埋める第１配線層と、
前記貫通孔の内側面の前記他方の面側及び前記第１配線層の前記他方の面側の端部に連続的に形成された第２金属層と、
前記第２金属層を被覆して前記貫通孔の前記他方の面側を埋める第２配線層と、を備え、
前記貫通孔内の前記第１配線層の前記他方の面側の端部には前記他方の面側に開口する凹部が形成され、
前記貫通孔内の前記第２配線層の前記一方の面側の端部には前記一方の面側に突起する凸部が形成され、
前記凸部は前記凹部内に配され、
前記第１配線層と前記第２配線層とが、前記貫通孔内で前記第２金属層を介して導通している配線基板。 - 前記基板本体と前記第１金属層との間に第１密着層が形成され、
前記基板本体と前記第２金属層との間、及び、前記第１配線層の前記他方の面側の端部と前記第２金属層との間に第２密着層が形成され、
前記第１配線層と前記第２配線層とは、前記貫通孔内で前記第２密着層及び前記第２金属層を介して導通している請求項１記載の配線基板。 - 前記基板本体の材料はシリコンであり、
前記貫通孔の内側面はシリコン酸化膜で被覆され、
前記第１密着層は、前記第１金属層よりも前記シリコン酸化膜との密着性が良好な材料から構成され、
前記第２密着層は、前記第２金属層よりも前記シリコン酸化膜との密着性が良好な材料から構成されている請求項２記載の配線基板。 - 前記第１配線層は、前記第２配線層の前記一方の面側の端部上に、複数の導電層が積層された構造を有する請求項１乃至３の何れか一項記載の配線基板。
- 前記貫通孔の内側面に形成された前記第１金属層の厚さは、前記一方の面側から前記貫通孔の深い部分にいくにつれて薄くなり、
前記貫通孔の内側面に形成された前記第２金属層の厚さは、前記他方の面側から前記貫通孔の深い部分にいくにつれて薄くなる請求項１乃至４の何れか一項記載の配線基板。 - 基板本体の一方の面から他方の面に貫通する貫通孔を形成する工程と、
前記貫通孔内に貫通配線を形成する工程と、を有し、
前記貫通配線を形成する工程は、
前記貫通孔の内側面の前記一方の面側に第１金属層を形成する工程と、
前記第１金属層を給電層とする電解めっき法により、前記第１金属層を被覆して前記貫通孔の前記一方の面側を埋める第１配線層を形成する工程と、
前記貫通孔の内側面の前記他方の面側及び前記第１配線層の前記他方の面側の端部に連続的に第２金属層を形成する工程と、
前記第２金属層を給電層とする電解めっき法により、前記第２金属層を被覆して前記貫通孔の前記他方の面側を埋める第２配線層を形成する工程と、を備え、
前記第１配線層を形成する工程では、コンフォーマルめっきにより、前記貫通孔内の前記第１配線層の他部となる導電層の前記他方の面側の端部に前記他方の面側に開口する凹部を形成し、
前記第２配線層を形成する工程では、前記貫通孔内の前記第２配線層の前記一方の面側の端部に前記一方の面側に突起する凸部を形成し、前記凸部を前記凹部内に配し、
前記第１配線層と前記第２配線層とを、前記貫通孔内で前記第２金属層を介して導通させる配線基板の製造方法。 - 前記第１配線層を形成する工程は、
前記基板本体の一方の面側に、前記貫通孔の前記一方の面側の端部を塞ぐ保護膜を形成する工程と、
前記貫通孔の内側面の前記他方の面側、前記第１金属層、及び前記保護膜の前記貫通孔内に露出する部分を連続的に被覆するレジスト層を形成する工程と、
前記保護膜を除去し、前記レジスト層の一部を前記貫通孔の前記一方の面側の端部から露出させる工程と、
前記レジスト層の前記貫通孔の前記一方の面側の端部から露出する部分上に、前記第１金属層を給電層とする電解めっき法により前記第１配線層の一部となる導電層を形成する工程と、
前記レジスト層を除去した後、前記第１金属層を給電層とする電解めっき法により、前記貫通孔の前記一方の面側を埋めるように、前記第１配線層の一部となる導電層の前記他方の面側に、前記第１配線層の他部となる導電層を形成する工程と、を含む請求項６記載の配線基板の製造方法。 - 前記第１金属層及び前記第２金属層は、スパッタ法により形成される請求項６又は７記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013200631A JP6286169B2 (ja) | 2013-09-26 | 2013-09-26 | 配線基板及びその製造方法 |
| US14/471,209 US9392705B2 (en) | 2013-09-26 | 2014-08-28 | Wiring board with through wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013200631A JP6286169B2 (ja) | 2013-09-26 | 2013-09-26 | 配線基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015070007A JP2015070007A (ja) | 2015-04-13 |
| JP2015070007A5 true JP2015070007A5 (ja) | 2016-08-25 |
| JP6286169B2 JP6286169B2 (ja) | 2018-02-28 |
Family
ID=52689960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013200631A Active JP6286169B2 (ja) | 2013-09-26 | 2013-09-26 | 配線基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9392705B2 (ja) |
| JP (1) | JP6286169B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016073658A1 (en) | 2014-11-05 | 2016-05-12 | Corning Incorporated | Bottom-up electrolytic via plating method |
| JP6184613B2 (ja) * | 2014-12-17 | 2017-08-23 | 三井化学株式会社 | 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法 |
| CN108738249B (zh) * | 2015-05-31 | 2022-04-26 | 清川镀金工业株式会社 | 配线用基板的制造方法 |
| JP6563317B2 (ja) * | 2015-11-25 | 2019-08-21 | 新光電気工業株式会社 | プローブガイド板及びその製造方法とプローブ装置 |
| US10312194B2 (en) | 2016-11-04 | 2019-06-04 | General Electric Company | Stacked electronics package and method of manufacturing thereof |
| US10700035B2 (en) * | 2016-11-04 | 2020-06-30 | General Electric Company | Stacked electronics package and method of manufacturing thereof |
| US9966361B1 (en) | 2016-11-04 | 2018-05-08 | General Electric Company | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof |
| US9966371B1 (en) | 2016-11-04 | 2018-05-08 | General Electric Company | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof |
| US10917966B2 (en) * | 2018-01-29 | 2021-02-09 | Corning Incorporated | Articles including metallized vias |
| US11152294B2 (en) * | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
| CN111511102B (zh) * | 2019-01-31 | 2023-12-15 | 奥特斯奥地利科技与系统技术有限公司 | 在通孔中具有符合最小距离设计原则的桥结构的部件承载件 |
| WO2020171940A1 (en) | 2019-02-21 | 2020-08-27 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| US11851321B2 (en) * | 2021-03-01 | 2023-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical system and manufacturing method thereof |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| CN114899197B (zh) * | 2022-06-20 | 2023-07-18 | 业成科技（成都）有限公司 | 显示面板、显示面板制造方法以及显示装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016012A (en) * | 1996-11-05 | 2000-01-18 | Cypress Semiconductor Corporation | Thin liner layer providing reduced via resistance |
| US6498381B2 (en) * | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
| US6954984B2 (en) * | 2002-07-25 | 2005-10-18 | International Business Machines Corporation | Land grid array structure |
| US6716737B2 (en) * | 2002-07-29 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
| JP4098673B2 (ja) | 2003-06-19 | 2008-06-11 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
| JP4634735B2 (ja) * | 2004-04-20 | 2011-02-16 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
| JP4298601B2 (ja) * | 2004-07-06 | 2009-07-22 | 東京エレクトロン株式会社 | インターポーザおよびインターポーザの製造方法 |
| KR100632552B1 (ko) * | 2004-12-30 | 2006-10-11 | 삼성전기주식회사 | 내부 비아홀의 필 도금 구조 및 그 제조 방법 |
| JP2007005404A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
| US7795134B2 (en) * | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
| KR100960284B1 (ko) * | 2005-09-01 | 2010-06-07 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치와 그 제조 방법 |
| TWI272886B (en) * | 2006-02-27 | 2007-02-01 | Advanced Semiconductor Eng | Substrate with multi-layer PTH and method for forming the multi-layer PTH |
| US7749899B2 (en) * | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| WO2011062037A1 (ja) * | 2009-11-20 | 2011-05-26 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP5360494B2 (ja) * | 2009-12-24 | 2013-12-04 | 新光電気工業株式会社 | 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法 |
| KR101167466B1 (ko) * | 2010-12-30 | 2012-07-26 | 삼성전기주식회사 | 다층 인쇄회로기판 그 제조방법 |
| JP5613620B2 (ja) * | 2011-05-27 | 2014-10-29 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
-
2013
- 2013-09-26 JP JP2013200631A patent/JP6286169B2/ja active Active
-
2014
- 2014-08-28 US US14/471,209 patent/US9392705B2/en active Active