JP2015211077A5 - - Google Patents

Download PDF

Info

Publication number
JP2015211077A5
JP2015211077A5 JP2014090406A JP2014090406A JP2015211077A5 JP 2015211077 A5 JP2015211077 A5 JP 2015211077A5 JP 2014090406 A JP2014090406 A JP 2014090406A JP 2014090406 A JP2014090406 A JP 2014090406A JP 2015211077 A5 JP2015211077 A5 JP 2015211077A5
Authority
JP
Japan
Prior art keywords
metal layer
hole
layer
forming
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014090406A
Other languages
English (en)
Other versions
JP6251629B2 (ja
JP2015211077A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014090406A priority Critical patent/JP6251629B2/ja
Priority claimed from JP2014090406A external-priority patent/JP6251629B2/ja
Priority to US14/687,126 priority patent/US9318351B2/en
Publication of JP2015211077A publication Critical patent/JP2015211077A/ja
Publication of JP2015211077A5 publication Critical patent/JP2015211077A5/ja
Application granted granted Critical
Publication of JP6251629B2 publication Critical patent/JP6251629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一観点によれば、基板本体と、前記基板本体の上面と下面との間を貫通する貫通孔と、前記貫通孔内に形成された貫通電極と、を有し、前記貫通電極は、前記貫通孔の前記上面側の内側面に形成された第1金属層と、前記第1金属層の少なくとも一部を被覆して前記貫通孔の前記上面側の開口部を閉塞する第2金属層と、前記貫通孔の前記下面側の内側面に形成され、前記第1金属層及び前記第2金属層の少なくとも一方と接続された第3金属層と、前記第1金属層及び前記第2金属層及び前記第3金属層を含む導電層から露出する前記貫通孔内の空間を充填する樹脂層と、を有し、前記第3金属層は、前記貫通孔の深さ方向の中途に位置する前記第1金属層の端部を被覆し、前記導電層は、前記第1金属層と前記第2金属層との間、及び前記第3金属層と前記樹脂層との間に形成され、前記第1金属層及び前記第3金属層を連続して被覆する第4金属層を有し、前記樹脂層は、前記第4金属層によって囲まれた空間を充填する

Claims (6)

  1. 基板本体と、
    前記基板本体の上面と下面との間を貫通する貫通孔と、
    前記貫通孔内に形成された貫通電極と、を有し、
    前記貫通電極は、
    前記貫通孔の前記上面側の内側面に形成された第1金属層と、
    前記第1金属層の少なくとも一部を被覆して前記貫通孔の前記上面側の開口部を閉塞する第2金属層と、
    前記貫通孔の前記下面側の内側面に形成され、前記第1金属層及び前記第2金属層の少なくとも一方と接続された第3金属層と、
    前記第1金属層及び前記第2金属層及び前記第3金属層を含む導電層から露出する前記貫通孔内の空間を充填する樹脂層と、を有し、
    前記第3金属層は、前記貫通孔の深さ方向の中途に位置する前記第1金属層の端部を被覆し、
    前記導電層は、前記第1金属層と前記第2金属層との間、及び前記第3金属層と前記樹脂層との間に形成され、前記第1金属層及び前記第3金属層を連続して被覆する第4金属層を有し、
    前記樹脂層は、前記第4金属層によって囲まれた空間を充填することを特徴とする配線基板。
  2. 基板本体と、
    前記基板本体の上面と下面との間を貫通する貫通孔と、
    前記貫通孔内に形成された貫通電極と、を有し、
    前記貫通電極は、
    前記貫通孔の前記上面側の内側面に形成された第1金属層と、
    前記第1金属層の少なくとも一部を被覆して前記貫通孔の前記上面側の開口部を閉塞する第2金属層と、
    前記貫通孔の前記下面側の内側面に形成され、前記第1金属層及び前記第2金属層の少なくとも一方と接続された第3金属層と、
    前記第1金属層及び前記第2金属層及び前記第3金属層を含む導電層から露出する前記貫通孔内の空間を充填する樹脂層と、を有し、
    前記第2金属層は、前記第1金属層を被覆して前記貫通孔の前記上面側の空間を埋めるように形成され、
    前記第3金属層は、前記貫通孔の前記下面側の内側面と前記第2金属層の下面とを連続して被覆し、
    前記導電層は、前記第3金属層と前記樹脂層との間に形成され、前記第3金属層を被覆する第5金属層を有し、
    前記樹脂層は、前記第5金属層によって囲まれた空間を充填することを特徴とする配線基板。
  3. 前記基板本体の材料はシリコンであり、
    前記貫通孔の内側面は絶縁膜で被覆され、
    前記導電層は、
    前記絶縁膜と前記第1金属層との間に形成され、前記第1金属層よりも前記絶縁膜との密着性が高い第1密着層と、
    前記絶縁膜と前記第3金属層との間に形成され、前記第3金属層よりも前記絶縁膜との密着性が高い第2密着層と、を有することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記基板本体の上面に形成され、前記貫通電極と接続された第1配線層と、
    前記基板本体の下面に形成され、前記貫通電極と接続された第2配線層と、を有し、
    前記第1配線層は、前記貫通孔内から前記上面に延出された前記第1金属層及び前記第2金属層を有し、
    前記第2配線層は、前記貫通孔内から前記下面に延出された前記第3金属層を有することを特徴とする請求項1〜のいずれか一項に記載の配線基板。
  5. 基板本体を準備する工程と、
    前記基板本体の上面と下面との間を貫通する貫通孔を形成する工程と、
    前記貫通孔内に貫通電極を形成する工程と、を有し、
    前記貫通電極を形成する工程は、
    前記貫通孔の前記上面側の内側面に第1金属層を形成する工程と、
    前記貫通孔の前記下面側の内側面と前記第1金属層の前記下面側の端部とを連続して被覆する第3金属層を形成する工程と、
    前記第1金属層及び前記第3金属層を給電層とする電解めっき法により、前記第1金属層及び前記第3金属層を連続して被覆する第4金属層を形成する工程と、
    前記基板本体の下面に、前記貫通孔の前記下面側の開口部を閉塞する保護膜を形成する工程と、
    前記第1金属層を給電層とする電解めっき法により、前記第4金属層の一部を被覆して前記貫通孔の前記上面側の開口部を閉塞する第2金属層を形成する工程と、
    前記保護膜を除去する工程と、
    前記第2金属層と前記第金属層とによって囲まれた空間を充填する樹脂層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  6. 基板本体を準備する工程と、
    前記基板本体の上面と下面との間を貫通する貫通孔を形成する工程と、
    前記貫通孔内に貫通電極を形成する工程と、を有し、
    前記貫通電極を形成する工程は、
    前記貫通孔の前記上面側の内側面に第1金属層を形成する工程と、
    前記第1金属層を給電層とする電解めっき法により、前記第1金属層を被覆して前記貫通孔の前記上面側の空間を埋める第2金属層を形成する工程と、
    前記貫通孔の前記下面側の内側面と前記第2金属層の下面とを連続して被覆する第3金属層を形成する工程と、
    前記第3金属層の表面全面を被覆する第5金属層を形成する工程と、
    前記第金属層によって囲まれた前記貫通孔内の空間を充填する樹脂層を形成する工程と、を有することを特徴とする配線基板の製造方法。
JP2014090406A 2014-04-24 2014-04-24 配線基板及び配線基板の製造方法 Active JP6251629B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014090406A JP6251629B2 (ja) 2014-04-24 2014-04-24 配線基板及び配線基板の製造方法
US14/687,126 US9318351B2 (en) 2014-04-24 2015-04-15 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014090406A JP6251629B2 (ja) 2014-04-24 2014-04-24 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2015211077A JP2015211077A (ja) 2015-11-24
JP2015211077A5 true JP2015211077A5 (ja) 2017-02-16
JP6251629B2 JP6251629B2 (ja) 2017-12-20

Family

ID=54335479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014090406A Active JP6251629B2 (ja) 2014-04-24 2014-04-24 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9318351B2 (ja)
JP (1) JP6251629B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10932371B2 (en) 2014-11-05 2021-02-23 Corning Incorporated Bottom-up electrolytic via plating method
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
JP7307898B2 (ja) * 2017-03-24 2023-07-13 大日本印刷株式会社 貫通電極基板及びその製造方法
US10917966B2 (en) * 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
US11735507B2 (en) 2018-12-26 2023-08-22 Kyocera Corporation Wiring substrate, electronic device, and electronic module
WO2020213624A1 (ja) * 2019-04-15 2020-10-22 大日本印刷株式会社 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810659B2 (ja) * 2001-08-28 2006-08-16 日本メクトロン株式会社 ヴィアホールの充填方法
US6853046B2 (en) * 2002-09-24 2005-02-08 Hamamatsu Photonics, K.K. Photodiode array and method of making the same
JP4098673B2 (ja) 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
JP2007005404A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP4552770B2 (ja) * 2005-06-21 2010-09-29 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
US8330256B2 (en) * 2008-11-18 2012-12-11 Seiko Epson Corporation Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP2015211077A5 (ja)
JP2015070007A5 (ja)
JP2013254830A5 (ja)
JP2016207958A5 (ja)
JP2012028735A5 (ja)
JP2015518229A5 (ja) ヘッドサスペンションの電気的相互接続およびその形成方法
JP2014239186A5 (ja)
PH12016502502A1 (en) Printed circuit board, electronic component, and method for producing printed circuit board
JP2010171377A5 (ja)
JP2017112318A5 (ja)
JP2016207957A5 (ja)
GB2522825A (en) Cobalt based interconnects and methods of fabrication thereof
JP2017073520A5 (ja)
JP2012109350A5 (ja)
JP2016063046A5 (ja)
JP2014204005A5 (ja)
JP2012248703A5 (ja)
JP2015216344A5 (ja)
TW201615066A (en) Electronic package and method of manufacture
JP2014049558A5 (ja)
JP2013084852A5 (ja)
JP2014239187A5 (ja)
WO2016155965A3 (de) Kontaktanordnung und verfahren zu herstellung der kontaktanordnung
JP2017228720A5 (ja)
JP2015185773A5 (ja)