JP2013131720A5 - - Google Patents

Description

本発明の一観点によれば、第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、有機系絶縁樹脂からなり、前記第１主面を覆い、前記貫通孔と対向する位置に前記貫通孔の開口径と同一の開口径を有する開口部が形成された第１絶縁層と、無機系絶縁材からなり、前記貫通孔の内壁と前記開口部の内壁と前記第２主面とを覆う絶縁膜と、前記絶縁膜によって覆われた前記貫通孔及び前記開口部に形成され、上端と下端とを有し、該下端が前記半導体基板の第２主面側において前記絶縁膜の下面と面一になるように形成された貫通電極と、前記半導体基板の第２主面側において前記貫通電極の下端に形成された配線パターンと、前記第１絶縁層の上面から突出して露出される前記貫通電極の上端に形成される第１接続端子と、を有し、前記第１接続端子は、前記貫通孔の開口径よりも大きな平面形状を有し、前記第１絶縁層の上面に接する外周縁を有する。

Claims (10)

1. 第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、
   有機系絶縁樹脂からなり、前記第１主面を覆い、前記貫通孔と対向する位置に前記貫通孔の開口径と同一の開口径を有する開口部が形成された第１絶縁層と、
   無機系絶縁材からなり、前記貫通孔の内壁と前記開口部の内壁と前記第２主面とを覆う絶縁膜と、
   前記絶縁膜によって覆われた前記貫通孔及び前記開口部に形成され、上端と下端とを有し、該下端が前記半導体基板の第２主面側において前記絶縁膜の下面と面一になるように形成された貫通電極と、
   前記半導体基板の第２主面側において前記貫通電極の下端に形成された配線パターンと、
   前記第１絶縁層の上面から突出して露出される前記貫通電極の上端に形成される第１接続端子と、を有し、
   前記第１接続端子は、前記貫通孔の開口径よりも大きな平面形状を有し、前記第１絶縁層の上面に接する外周縁を有することを特徴とする半導体装置。
2. 前記第１接続端子は、前記第１絶縁層の上面の一部を覆うように形成されるとともに、前記貫通電極の外側から該貫通電極の中心に向かうに連れて上方に盛り上がるように山なり又は釣鐘状に形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記配線パターンを介して前記貫通電極と電気的に接続される第２接続端子を有することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第２接続端子は、柱状のバンプであることを特徴とする請求項３に記載の半導体装置。
5. 前記第１接続端子は、粗化面である表面を有し、
   前記第１接続端子の表面の粗度が、前記貫通電極の下端面の粗度よりも大きいことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記第１接続端子を被覆する金属層を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
7. 請求項１〜６のいずれか１項に記載の半導体装置と、
   前記第１接続端子に接合された別の半導体装置と、
   を有することを特徴とする半導体パッケージ。
8. 基板の第２主面側に溝部を形成する工程と、
   前記溝部の内壁面及び前記基板の第２主面に無機系絶縁材からなる絶縁膜を形成する工程と、
   前記絶縁膜で覆われた前記溝部に導電層を形成する工程と、
   前記溝部を前記基板を貫通する貫通孔とするとともに、前記絶縁膜で覆われた前記導電層の一部を前記基板の第１主面から露出させるように、前記基板を薄化して半導体基板を形成する工程と、
   前記露出された導電層を覆っている前記絶縁膜を覆う、有機系絶縁樹脂からなる第１絶縁層を形成する工程と、
   前記第１絶縁層の前記半導体基板と接する面の反対側に位置する第１面側から前記第１絶縁層にブラスト処理を施して前記第１絶縁層を薄化する工程と、を有し、
   前記第１絶縁層を薄化する工程では、前記第１絶縁層の薄化によって該第１絶縁層から露出された前記導電層を変形させることにより、前記絶縁膜によって側壁が覆われている部分の前記導電層の平面形状よりも大きな平面形状を有する第１接続端子を形成することを特徴とする半導体装置の製造方法。
9. 前記第１絶縁層を形成する工程の後であって、前記第１絶縁層を薄化する工程の前に、
   前記導電層の第１端面と前記第１絶縁層の第１面とが面一になるように、前記第１絶縁層と前記絶縁膜と前記導電層とを研削又は研磨する工程を有することを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記導電層を形成した後に、前記導電層上に配線パターンを形成する工程と、
    前記配線パターンを覆うとともに、前記配線パターンの一部を露出させる開口部を有する第２絶縁層を形成する工程と、
    前記第２絶縁層の開口部内にビアを形成する工程と、
    前記ビア上に配線層を形成する工程と、
    前記第２絶縁層及び前記配線層を覆うとともに、前記配線層の一部を電極パッドとして露出させる開口部を有する保護膜を形成する工程と、
    前記電極パッド上に第２接続端子を形成する工程と、
    前記第２接続端子上に金属層を形成する工程と、
    リフロー処理を行って前記第２接続端子と前記金属層とを電気的に接続する工程と、
    前記第２接続端子及び前記金属層が形成されている面側に支持体を貼り付ける工程と、を有し、
    前記基板の薄化は、前記支持体の貼り付け後に行われることを特徴とする請求項８又は９に記載の半導体装置の製造方法。