JP2012074443A5 - - Google Patents

Download PDF

Info

Publication number
JP2012074443A5
JP2012074443A5 JP2010216614A JP2010216614A JP2012074443A5 JP 2012074443 A5 JP2012074443 A5 JP 2012074443A5 JP 2010216614 A JP2010216614 A JP 2010216614A JP 2010216614 A JP2010216614 A JP 2010216614A JP 2012074443 A5 JP2012074443 A5 JP 2012074443A5
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
layer
recognition mark
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010216614A
Other languages
English (en)
Other versions
JP2012074443A (ja
JP5547594B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010216614A priority Critical patent/JP5547594B2/ja
Priority claimed from JP2010216614A external-priority patent/JP5547594B2/ja
Priority to US13/239,630 priority patent/US8575495B2/en
Publication of JP2012074443A publication Critical patent/JP2012074443A/ja
Publication of JP2012074443A5 publication Critical patent/JP2012074443A5/ja
Application granted granted Critical
Publication of JP5547594B2 publication Critical patent/JP5547594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一観点によれば、最上層配線と、前記最上層配線を覆う絶縁層とを含む配線基板であって、前記最上層配線は、平面形状が認識マークの所望の形状となるように形成され、上面の全てが前記絶縁層から露出されることで前記認識マークとなる第1の配線層を有し、前記絶縁層は、前記第1の配線層の上面を全て露出させるための凹部を有し、前記認識マークの周囲が前記絶縁層によって覆われており、前記凹部の底面には、前記認識マークの端部から前記凹部の側壁部に向かって湾曲状に凹む湾曲部が形成されている
本発明の一観点によれば、絶縁層から露出される認識マークを有する配線基板の製造方法であって、平面形状が前記認識マークの所望の形状となるように第1の配線層を形成する配線層形成工程と、前記第1の配線層を覆う前記絶縁層を形成する絶縁層形成工程と、前記第1の配線層に対向する領域であって、前記第1の配線層の平面形状よりも大きい領域の前記絶縁層を薄化することにより、前記絶縁層に凹部を形成するとともに、前記第1の配線層の上面の全てを前記絶縁層から露出して前記認識マークを形成する薄化工程とを含み、前記薄化工程では、前記凹部の底面に、前記認識マークの端部から前記凹部の側壁部に向かって湾曲状に凹む湾曲部が形成されるように、前記絶縁層を薄化する

Claims (9)

  1. 最上層配線と、前記最上層配線を覆う絶縁層とを含む配線基板であって、
    前記最上層配線は、平面形状が認識マークの所望の形状となるように形成され、上面の全てが前記絶縁層から露出されることで前記認識マークとなる第1の配線層を有し、
    前記絶縁層は、前記第1の配線層の上面を全て露出させるための凹部を有し、
    前記認識マークの周囲が前記絶縁層によって覆われており、
    前記凹部の底面には、前記認識マークの端部から前記凹部の側壁部に向かって湾曲状に凹む湾曲部が形成されていることを特徴とする配線基板。
  2. 前記凹部の底面の表面粗度は、前記認識マークの表面粗度よりも高く、前記凹部の縁部の表面粗度よりも高いことを特徴とする請求項1に記載の配線基板。
  3. 前記最上層配線は、少なくとも一部がパッドとして前記第1の絶縁層から露出される第2の配線層を含み、
    前記第1の配線層と前記第2の配線層とは同じ厚さで形成されていることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記凹部は、その側壁部が傾斜面となっていることを特徴とする請求項1〜のいずれか1つに記載の配線基板。
  5. 請求項1〜のいずれか1つに記載の配線基板を含むことを特徴とする半導体装置。
  6. 絶縁層から露出される認識マークを有する配線基板の製造方法であって、
    平面形状が前記認識マークの所望の形状となるように第1の配線層を形成する配線層形成工程と、
    前記第1の配線層を覆う前記絶縁層を形成する絶縁層形成工程と、
    前記第1の配線層に対向する領域であって、前記第1の配線層の平面形状よりも大きい領域の前記絶縁層を薄化することにより、前記絶縁層に凹部を形成するとともに、前記第1の配線層の上面の全てを前記絶縁層から露出して前記認識マークを形成する薄化工程とを含み、
    前記薄化工程では、前記凹部の底面に、前記認識マークの端部から前記凹部の側壁部に向かって湾曲状に凹む湾曲部が形成されるように、前記絶縁層を薄化することを特徴とする配線基板の製造方法。
  7. 前記認識マークをエッチングする工程を含むことを特徴とする請求項に記載の配線基板の製造方法。
  8. 前記薄化工程は、
    前記絶縁層の上に、前記凹部に対応する領域を開口する開口部を有するマスクを形成する工程と、
    前記マスクの開口部を通じて前記絶縁層にサンドブラスト処理を施すブラスト工程と、を含むことを特徴とする請求項又はに記載の配線基板の製造方法。
  9. 前記配線層形成工程では、前記第1の配線層と同じ厚さの第2の配線層を形成し、
    前記絶縁層形成工程では、前記第1の配線層と前記第2の配線層とを覆うように前記絶縁層を形成し、
    前記薄化工程では、前記認識マークを形成するとともに、前記第2の配線層に対向する領域の前記絶縁層を薄化することにより、前記第2の絶縁層の少なくとも一部を前記絶縁層から露出してパッドを形成することを特徴とする請求項のいずれか1つに記載の配線基板の製造方法。
JP2010216614A 2010-09-28 2010-09-28 配線基板、半導体装置及び配線基板の製造方法 Active JP5547594B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010216614A JP5547594B2 (ja) 2010-09-28 2010-09-28 配線基板、半導体装置及び配線基板の製造方法
US13/239,630 US8575495B2 (en) 2010-09-28 2011-09-22 Wiring substrate, semiconductor device, and method for manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010216614A JP5547594B2 (ja) 2010-09-28 2010-09-28 配線基板、半導体装置及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2012074443A JP2012074443A (ja) 2012-04-12
JP2012074443A5 true JP2012074443A5 (ja) 2013-07-25
JP5547594B2 JP5547594B2 (ja) 2014-07-16

Family

ID=45869476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010216614A Active JP5547594B2 (ja) 2010-09-28 2010-09-28 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US8575495B2 (ja)
JP (1) JP5547594B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US8847078B2 (en) * 2012-09-27 2014-09-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法
WO2014115288A1 (ja) * 2013-01-24 2014-07-31 株式会社メイコー 部品内蔵基板の製造方法
KR20150084206A (ko) * 2014-01-13 2015-07-22 삼성전기주식회사 패키지용 기판 제조방법
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
JP2016058673A (ja) * 2014-09-12 2016-04-21 イビデン株式会社 プリント配線板およびその製造方法
CN107409471B (zh) * 2015-03-27 2020-07-21 京瓷株式会社 摄像用部件以及具备该摄像用部件的摄像模块
US10163805B2 (en) * 2016-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
KR102456322B1 (ko) * 2017-11-08 2022-10-19 삼성전기주식회사 기판 스트립 및 이를 포함하는 전자소자 패키지
TWI711347B (zh) * 2019-12-31 2020-11-21 頎邦科技股份有限公司 覆晶接合結構及其線路基板
US11545425B2 (en) * 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
US11823983B2 (en) 2021-03-23 2023-11-21 Qualcomm Incorporated Package with a substrate comprising pad-on-pad interconnects
JP2022175499A (ja) 2021-05-13 2022-11-25 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031042B2 (ja) * 1992-03-17 2000-04-10 松下電器産業株式会社 表面実装用プリント配線板
US6112972A (en) * 1996-12-19 2000-09-05 Texas Instruments Incorporated Wire bonding with capillary realignment
JP3406817B2 (ja) * 1997-11-28 2003-05-19 株式会社東芝 金属層へのマーク付け方法および半導体装置
JP2000200955A (ja) 1999-01-07 2000-07-18 Hitachi Via Mechanics Ltd 基準マ―クの検出方法およびプリント基板レ―ザ加工機
JP2003076026A (ja) * 2001-09-05 2003-03-14 Sumitomo Special Metals Co Ltd 識別情報記録方法およびフォトマスクセット
JP3802824B2 (ja) * 2002-03-05 2006-07-26 日本特殊陶業株式会社 配線基板の製造方法
JP2003331242A (ja) * 2002-05-10 2003-11-21 Konica Minolta Holdings Inc Icカード
JP4096680B2 (ja) * 2002-09-30 2008-06-04 株式会社トッパンNecサーキットソリューションズ 多層プリント配線板の製造方法
CN100527934C (zh) * 2004-03-15 2009-08-12 松下电器产业株式会社 部件安装精度的检查方法及检查装置
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
JP2008140886A (ja) 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2008227309A (ja) 2007-03-14 2008-09-25 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
WO2009030068A1 (en) * 2007-09-04 2009-03-12 Yang, Tzu-Lin Fabric with separate inductive area
JP5069991B2 (ja) 2007-09-27 2012-11-07 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
JP5075944B2 (ja) * 2010-06-10 2012-11-21 株式会社東芝 電子機器

Similar Documents

Publication Publication Date Title
JP2012074443A5 (ja)
JP2012009586A5 (ja)
JP2013131720A5 (ja)
JP2012019080A5 (ja)
JP2015015313A5 (ja)
EP3273466A3 (en) Semiconductor device and method of manufacturing the same
JP2015119170A5 (ja) 半導体チップの製造方法
JP2012256741A5 (ja)
JP2008517448A5 (ja)
JP2016174144A5 (ja)
TW200636892A (en) Semiconductor device and its method for manufacturing
JP2011119502A5 (ja)
JP2010267805A5 (ja)
EP2365523A3 (en) Stress Resistant Micro-Via Structure for Flexible Circuits
JP2010251537A5 (ja) 半導体集積回路装置
EP3007102A3 (en) Semiconductor device and method for manufacturing semiconductor device
EP2731150A3 (en) Light emitting device and method of fabricating the same
JP2010245280A5 (ja)
EP2357665A3 (en) Chip package and method for fabricating the same
JP2010287592A5 (ja) 半導体装置
JP2012531058A5 (ja)
JP2018066819A5 (ja)
JP2010182958A5 (ja)
JP2016018806A5 (ja)
JP2010287883A5 (ja) 基板及び基板の作製方法