JP2012009586A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2012009586A5 JP2012009586A5 JP2010143514A JP2010143514A JP2012009586A5 JP 2012009586 A5 JP2012009586 A5 JP 2012009586A5 JP 2010143514 A JP2010143514 A JP 2010143514A JP 2010143514 A JP2010143514 A JP 2010143514A JP 2012009586 A5 JP2012009586 A5 JP 2012009586A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- pad
- wiring
- wiring board
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
配線パターン20は、基板本体10の上面側に設けられている。この配線パターン20は、半導体チップ50のバンプ51が接続されるパッド21を有する。
ソルダレジスト層90は、基板本体10の上面側に設けられている。このソルダレジスト層90には、上記パッド21を露出させるために、パッド形成領域に開口部90aが形成されている。具体的には、半導体チップ50のバンプ51の配設形態に応じてパッド21が配線基板5の外周に沿って環状に配列されているため(図14(a)参照)、上記開口部90aも環状に形成され、且つ帯状に形成されている。そして、この開口部90aは、パッド形成領域に対応する部分のソルダレジスト層90を貫通することで形成されている。これにより、開口部90aは、パッド形成領域に配置された配線パターン20をパッド21として露出するとともに、パッド21以外の部分では、配線パターン20の下層に形成された絶縁層12を露出する。
ソルダレジスト層90は、基板本体10の上面側に設けられている。このソルダレジスト層90には、上記パッド21を露出させるために、パッド形成領域に開口部90aが形成されている。具体的には、半導体チップ50のバンプ51の配設形態に応じてパッド21が配線基板5の外周に沿って環状に配列されているため(図14(a)参照)、上記開口部90aも環状に形成され、且つ帯状に形成されている。そして、この開口部90aは、パッド形成領域に対応する部分のソルダレジスト層90を貫通することで形成されている。これにより、開口部90aは、パッド形成領域に配置された配線パターン20をパッド21として露出するとともに、パッド21以外の部分では、配線パターン20の下層に形成された絶縁層12を露出する。
本発明の一観点によれば、最上層配線と、前記最上層配線を覆う絶縁層とを有し、前記最上層配線の一部が前記絶縁層からパッドとして露出された配線基板であって、前記絶縁層は、少なくとも隣接する前記パッド間に形成され、上面が前記各パッドの上面よりも高くなるように形成された第1の絶縁層と、前記第1の絶縁層よりも外側領域に形成され、前記第1の絶縁層よりも厚く形成され、前記第1の絶縁層と一体に形成された第2の絶縁層とを含み、前記第1の絶縁層には、前記隣接するパッド間で湾曲状に凹む湾曲部が形成され、前記第1の絶縁層と前記第2の絶縁層とによって段差部が形成され、前記段差部には、傾斜部が形成されている。
本発明の一観点によれば、最上層配線を覆う絶縁層から前記最上層配線の一部がパッドとして露出された配線基板の製造方法であって、少なくとも前記パッドの形成される領域に対応する部分の前記絶縁層を薄化することにより、前記絶縁層に凹部を形成するとともに、前記パッドを露出する薄化工程と、前記パッドの上面が薄化された第1の絶縁層の上面よりも低くなるまで前記パッドをエッチングするエッチング工程と、を含み、前記薄化工程では、隣接する前記パッド間に前記第1の絶縁層が形成されるとともに、前記第1の絶縁層と前記凹部よりも外側領域に形成された第2の絶縁層とによって第1の段差部が形成され、前記薄化工程は、前記絶縁層の上に、前記凹部に対応する領域を開口する開口部を有するマスクを形成する工程と、前記マスクの開口部を通じて前記絶縁層にサンドブラスト処理を施すサンドブラスト工程と、を含み、前記サンドブラスト工程では、前記パッド間に形成される前記第1の絶縁層に湾曲状に凹む湾曲部が形成されるように、且つ前記第1の段差部に傾斜部が形成されるように、前記絶縁層の薄化が行われ、前記パッドがペリフェラル状に形成され、前記凹部は、前記パッドの形成される領域およびその領域よりも内側の領域を含む四角形状の領域に形成される。
Claims (8)
- 最上層配線と、前記最上層配線を覆う絶縁層とを有し、前記最上層配線の一部が前記絶縁層からパッドとして露出された配線基板であって、
前記絶縁層は、少なくとも隣接する前記パッド間に形成され、上面が前記各パッドの上面よりも高くなるように形成された第1の絶縁層と、前記第1の絶縁層よりも外側領域に形成され、前記第1の絶縁層よりも厚く形成され、前記第1の絶縁層と一体に形成された第2の絶縁層とを含み、
前記第1の絶縁層には、前記隣接するパッド間で湾曲状に凹む湾曲部が形成され、
前記第1の絶縁層と前記第2の絶縁層とによって段差部が形成され、
前記段差部には、傾斜部が形成されていることを特徴とする配線基板。 - 前記傾斜部は曲面形状を有していることを特徴とする請求項1に記載の配線基板。
- 前記段差部が、平面視において、当該配線基板に実装される被実装体の外形枠よりも外側に位置するように形成されていることを特徴とする請求項1又は2に記載の配線基板。
- 前記段差部の前記第2の絶縁層側のエッジが、平面視において、当該配線基板に実装される被実装体の外形枠よりも外側に位置するように形成されていることを特徴とする請求項3に記載の配線基板。
- 前記段差部のエッジは平面視で枠状形状に形成され、前記エッジの四隅は曲線状に形成されていることを特徴とする請求項3に記載の配線基板。
- 請求項1〜5のいずれか1項の配線基板と、
前記パッドにフリップチップ接続された半導体素子と、
を含むことを特徴とする半導体装置。 - 最上層配線を覆う絶縁層から前記最上層配線の一部がパッドとして露出された配線基板の製造方法であって、
少なくとも前記パッドの形成される領域に対応する部分の前記絶縁層を薄化することにより、前記絶縁層に凹部を形成するとともに、前記パッドを露出する薄化工程と、
前記パッドの上面が薄化された第1の絶縁層の上面よりも低くなるまで前記パッドをエッチングするエッチング工程と、を含み、
前記薄化工程では、隣接する前記パッド間に前記第1の絶縁層が形成されるとともに、前記第1の絶縁層と前記凹部よりも外側領域に形成された第2の絶縁層とによって第1の段差部が形成され、
前記薄化工程は、
前記絶縁層の上に、前記凹部に対応する領域を開口する開口部を有するマスクを形成する工程と、
前記マスクの開口部を通じて前記絶縁層にサンドブラスト処理を施すサンドブラスト工程と、を含み、
前記サンドブラスト工程では、
前記パッド間に形成される前記第1の絶縁層に湾曲状に凹む湾曲部が形成されるように、且つ前記第1の段差部に傾斜部が形成されるように、前記絶縁層の薄化が行われ、
前記パッドがペリフェラル状に形成され、
前記凹部は、前記パッドの形成される領域およびその領域よりも内側の領域を含む四角形状の領域に形成されることを特徴とする配線基板の製造方法。 - 前記薄化工程の前に、
前記最上層配線のうち前記パッドとして露出される部分の第1の最上層配線を、他の最上層配線よりも厚く形成する工程と、
前記最上層配線を覆う前記絶縁層を形成する工程と、を含み、
前記薄化工程では、前記凹部に対応する前記絶縁層を、前記第1の最上層配線が露出するまで薄化することを特徴とする請求項7に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143514A JP2012009586A (ja) | 2010-06-24 | 2010-06-24 | 配線基板、半導体装置及び配線基板の製造方法 |
US13/166,083 US8508050B2 (en) | 2010-06-24 | 2011-06-22 | Wiring substrate, semiconductor device, and method for manufacturing wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143514A JP2012009586A (ja) | 2010-06-24 | 2010-06-24 | 配線基板、半導体装置及び配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012009586A JP2012009586A (ja) | 2012-01-12 |
JP2012009586A5 true JP2012009586A5 (ja) | 2013-04-18 |
Family
ID=45351767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010143514A Pending JP2012009586A (ja) | 2010-06-24 | 2010-06-24 | 配線基板、半導体装置及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8508050B2 (ja) |
JP (1) | JP2012009586A (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9406579B2 (en) * | 2012-05-14 | 2016-08-02 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in semiconductor package |
JP5502139B2 (ja) * | 2012-05-16 | 2014-05-28 | 日本特殊陶業株式会社 | 配線基板 |
JP5942074B2 (ja) * | 2012-06-29 | 2016-06-29 | 京セラ株式会社 | 配線基板 |
KR20140019173A (ko) * | 2012-08-06 | 2014-02-14 | 삼성전기주식회사 | 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지 |
JP5410580B1 (ja) * | 2012-08-09 | 2014-02-05 | 日本特殊陶業株式会社 | 配線基板 |
JP5475077B2 (ja) * | 2012-09-07 | 2014-04-16 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
JP2014072372A (ja) | 2012-09-28 | 2014-04-21 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
US20140124254A1 (en) * | 2012-11-05 | 2014-05-08 | Nvidia Corporation | Non-solder mask defined copper pad and embedded copper pad to reduce packaging system height |
US20140183744A1 (en) * | 2012-12-28 | 2014-07-03 | Texas Instruments Incorporated | Package substrate with bondable traces having different lead finishes |
JP2015012162A (ja) * | 2013-06-28 | 2015-01-19 | 株式会社デンソー | モールドパッケージおよびその製造方法 |
JP6092752B2 (ja) * | 2013-10-30 | 2017-03-08 | 京セラ株式会社 | 配線基板 |
JP6352644B2 (ja) * | 2014-02-12 | 2018-07-04 | 新光電気工業株式会社 | 配線基板及び半導体パッケージの製造方法 |
JP2015195272A (ja) * | 2014-03-31 | 2015-11-05 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
JP2016058673A (ja) * | 2014-09-12 | 2016-04-21 | イビデン株式会社 | プリント配線板およびその製造方法 |
JP2017050315A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP2017050313A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US20180226271A1 (en) | 2017-01-31 | 2018-08-09 | Skyworks Solutions, Inc. | Control of under-fill using a film during fabrication for a dual-sided ball grid array package |
US20180350630A1 (en) * | 2017-06-01 | 2018-12-06 | Qualcomm Incorporated | Symmetric embedded trace substrate |
JP7490484B2 (ja) | 2020-07-22 | 2024-05-27 | キオクシア株式会社 | 半導体装置 |
US11545425B2 (en) | 2020-10-08 | 2023-01-03 | Qualcomm Incorporated | Substrate comprising interconnects embedded in a solder resist layer |
US11823983B2 (en) * | 2021-03-23 | 2023-11-21 | Qualcomm Incorporated | Package with a substrate comprising pad-on-pad interconnects |
US11621220B2 (en) * | 2021-03-25 | 2023-04-04 | Advanced Semiconductor Engineering, Inc. | Assembly structure and method for manufacturing the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218234A (en) | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
JP3792445B2 (ja) * | 1999-03-30 | 2006-07-05 | 日本特殊陶業株式会社 | コンデンサ付属配線基板 |
JP3997903B2 (ja) | 2002-11-29 | 2007-10-24 | 富士通株式会社 | 回路基板および半導体装置 |
JP2005283478A (ja) | 2004-03-30 | 2005-10-13 | Ricoh Elemex Corp | 超音波流量計 |
JP4769022B2 (ja) | 2005-06-07 | 2011-09-07 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
JP2007035692A (ja) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 電子部品実装構造および電子部品実装方法 |
JP5091469B2 (ja) | 2006-12-05 | 2012-12-05 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
JP4800253B2 (ja) * | 2007-04-04 | 2011-10-26 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5138277B2 (ja) * | 2007-05-31 | 2013-02-06 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
JP5015065B2 (ja) * | 2008-05-28 | 2012-08-29 | 新光電気工業株式会社 | 配線基板 |
JP5203045B2 (ja) * | 2008-05-28 | 2013-06-05 | 日本特殊陶業株式会社 | 多層配線基板の中間製品、多層配線基板の製造方法 |
JP2010010494A (ja) * | 2008-06-27 | 2010-01-14 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2010040936A (ja) * | 2008-08-07 | 2010-02-18 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP5079646B2 (ja) * | 2008-08-26 | 2012-11-21 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法と半導体装置 |
JP5313626B2 (ja) * | 2008-10-27 | 2013-10-09 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法 |
-
2010
- 2010-06-24 JP JP2010143514A patent/JP2012009586A/ja active Pending
-
2011
- 2011-06-22 US US13/166,083 patent/US8508050B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012009586A5 (ja) | ||
US11961867B2 (en) | Electronic device package and fabricating method thereof | |
US9589900B2 (en) | Metal pad for laser marking | |
US8030767B2 (en) | Bump structure with annular support | |
TWI541968B (zh) | 晶片封裝體 | |
US20130026658A1 (en) | Wafer level chip scale package for wire-bonding connection | |
TWI658555B (zh) | 指紋感應裝置的整合扇出型封裝體結構及其形成方法 | |
JP2004039929A (ja) | 半導体装置および半導体チップのバンプ製造方法 | |
JP2012119648A5 (ja) | ||
JP2004521496A5 (ja) | ||
JP2011014681A5 (ja) | 半導体装置及びその製造方法 | |
JP2008016508A (ja) | 半導体装置およびその製造方法 | |
US10192838B2 (en) | Fabrication method of packaging substrate | |
JP5147755B2 (ja) | 半導体装置及びその製造方法 | |
TWI674647B (zh) | 晶片封裝陣列以及晶片封裝體 | |
TW201813020A (zh) | 晶片封裝結構及其製造方法 | |
US9418907B2 (en) | Method for manufacturing semiconductor device | |
TW201528453A (zh) | 半導體封裝件及其製法 | |
JP2013012522A5 (ja) | パッケージの製造方法およびpop構造体 | |
US9515007B2 (en) | Substrate structure | |
US20110074003A1 (en) | Foil based semiconductor package | |
TWI578472B (zh) | 封裝基板、半導體封裝件及其製法 | |
JP2009129982A5 (ja) | ||
TW201640635A (zh) | 封裝結構及其製作方法 | |
TWI452642B (zh) | 半導體封裝結構及其製造方法 |