TW201813020A - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TW201813020A
TW201813020A TW106125910A TW106125910A TW201813020A TW 201813020 A TW201813020 A TW 201813020A TW 106125910 A TW106125910 A TW 106125910A TW 106125910 A TW106125910 A TW 106125910A TW 201813020 A TW201813020 A TW 201813020A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
openings
package structure
patterned circuit
Prior art date
Application number
TW106125910A
Other languages
English (en)
Other versions
TWI668815B (zh
Inventor
方立志
徐宏欣
林南君
張簡上煜
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Publication of TW201813020A publication Critical patent/TW201813020A/zh
Application granted granted Critical
Publication of TWI668815B publication Critical patent/TWI668815B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種晶片封裝結構，其包括晶片、密封體、第一介電層以及第一圖案化線路層。晶片包括主動面以及位於主動面上的多個接墊。密封體包覆晶片且暴露主動面，其中密封體包括凹面以及相對於凹面的背面，凹面暴露主動面且向背面凹陷。介電層覆蓋凹面以及主動面，且包括暴露接墊的多個開口，其中開口包括斜側面，且斜側面以及主動面之間所構成的夾角為銳角。圖案化線路層位於介電層上，且藉由開口與接墊電性連接。

Description

晶片封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種晶片封裝結構及其製造方法。
半導體工業是近年來最發達的高科技業之一。隨著技術的進步，高科技電子工業開發出更薄，更輕以及更緊實的人造智慧產品，且功能更為強大。
在某些類別的一般封裝技術（例如：扇出晶圓級封裝（fan-out wafer level packaging；FO-WLP））之中，後保護層內連線結構（post-passivation interconnect；PPI）（也稱為重佈線路層（redistribution layers；RDLs））可以形成於晶粒的保護層上並且電性連接至接合接墊。接下來是形成介電層和凸塊底金屬（Under Bump Metallurgies；UBMs）。凸塊底金屬形成於第二聚合物的開口中並電性連接至後保護層內連線結構。然後，可以將例如為焊球的輸出入（Inout/Ouput；I/O）接墊設置於凸塊底金屬上。然而，這種封裝技術的會有介電層分離（delamination）的可靠性（reliability）問題。在經受各種耐久性的測試之下，典型的扇出晶片級封裝晶圓中已經觀察到分離的問題。這些分離的問題可能進一步導致積體電路中的輸出入接墊破損，並降低封裝的可靠性以及良率（yield）。
本發明提供一種晶片封裝結構，其具有良好的良率以及可靠性。
本發明提供一種晶片封裝結構的製造方法，其提升了晶片封裝結構的良率以及可靠性。
本發明提供一種晶片封裝結構，其包括晶片、密封體、第一介電層以及第一圖案化線路層。晶片包括主動面以及位於主動面上的多個接墊。密封體包覆晶片且暴露主動面，其中密封體包括凹面以及相對於凹面的背面，凹面暴露主動面且向背面凹陷。第一介電層覆蓋凹面以及主動面，且包括暴露接墊的多個第一開口，其中第一開口包括第一斜側面，且第一斜側面以及主動面之間所構成的夾角為銳角。第一圖案化線路層位於第一介電層上，且藉由第一開口與接墊電性連接。
本發明提供一種晶片封裝結構的製造方法，所述方法包括以下步驟。提供晶圓且多個晶片形成於其上，其中各個晶片包括主動面以及位於主動面上的多個接墊。進行切割製程以使晶圓上的晶片分離。提供載板，其中黏著層位於載板上。設置晶片於載板上，其中各個晶片的主動面以及接墊被埋入於黏著層中，且晶片之間的黏著層的頂表面自載板突出。形成密封體以包覆晶片以及覆蓋黏著層，其中密封體包括凹面以及相對於凹面的背面，凹面覆蓋黏著層的頂表面，以使凹面向背面凹陷。將黏著層自晶片以及密封體分離以移除載板。形成第一介電層以覆蓋凹面主動面，其中第一介電層包括暴露接墊的多個第一開口，且第一開口包括第一斜側面，且第一斜側面以及主動面所構成的夾角為銳角。形成第一圖案化線路層於第一介電層上，其中第一圖案化線路層藉由第一開口與接墊電性連接。
在本發明的一實施例中，沿著主動面的法線方向上，從凹面到與主動面共平面的面的最大距離基本上介於2微米至5微米。
在本發明的一實施例中，第一介電層完全接觸凹面。
在本發明的一實施例中，第一斜側面以及主動面所構成的第一夾角的角度基本上介於60度至80度。
在本發明的一實施例中，第二斜側面以及主動面之間所構成的第二夾角的角度基本上介於60度至80度。
在本發明的一實施例中，前述方法更包括以下步驟。形成多個焊球於多個第二開口上，其中多個焊球藉由多個第二開口電性連接至第一圖案化線路層。
在本發明的一實施例中，前述方法更包括以下步驟。形成凸塊底金屬層於多個第二開口上，其中凸塊底金屬層藉由多個第二開口電性連接至第一圖案化線路層。
在本發明的一實施例中，前述方法更包括以下步驟。形成多個焊球於凸塊底金屬層上，其中多個焊球電性連接至凸塊底金屬層。
在本發明的一實施例中，前述方法更包括以下步驟。對密封體、第一介電層以及第二介電層進行鋸削製程以形成多個晶片封裝結構。
在本發明的一實施例中，第二介電層更包括沿著第二介電層的邊緣設置的第一切割道，第一切割道暴露第一介電層的邊緣，且前述方法更包括以下步驟。藉由第一切割道以於密封體以及第一介電層上進行鋸削製程，以形成多個晶片封裝結構。
在本發明的一實施例中，前述方法更包括以下步驟。形成第二圖案化線路層於第二介電層上，其中第二圖案化線路層藉由多個第二開口與第一圖案化線路層電性連接。形成第三介電層於第二介電層上，其中第三介電層包括多個第三開口以及第二切割道，其中多個第三開口暴露部分的第二圖案化線路層，第二切割道沿著沿著第三介電層的邊緣設置以與第一切割道共形設置，第二切割道暴露第一介電層的邊緣。藉由第二切割道以於密封體以及第一介電層上進行鋸削製程，以形成多個晶片封裝結構。
在本發明的一實施例中，黏著層包括黏膠或膠帶。
在本發明的一實施例中，載板的材質包括玻璃、陶瓷、矽氧樹脂或金屬。
在本發明的一實施例中，前述方法更包括以下步驟。於形成黏著層於載板上之前，形成離型層於載板上。
基於上述，在本發明中，晶片設置於頂部具有黏著層的載板上，晶片藉由高於正常的晶片接合力而設置於載板上，以使晶片部分地埋入黏著層中，且使得位於晶片之間的黏著層略微凸起。如此一來，用以包覆晶片以及覆蓋隆起黏著層的密封體包括凹面，且前述的凹面由於隆起的黏著層而朝向密封體的背面凹陷。接著，移除載板，並形成介電層以覆蓋密封體凹面以及晶片的主動面，因此增加密封體以及介電層之間的接觸表面積，以提升密封體以及介電層之間的結合強度。
此外，介電層包括具有斜側面的開口以部分暴露於其下方的電性接點，且由於開口的傾斜側表面，各個開口的尺寸從各個開口的底端至各個開口的頂端逐漸增加，以便提升在以物理氣相沉積製程形成圖案化線路層時的階梯覆蓋，並且還可提升圖案化線路層以及介電層之間的結合強度。因此，本發明的晶片封裝結構及其製造方法可以提升晶片封裝結構的良率以及可靠性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1至圖12是依據本發明一實施例的晶片封裝結構的製造方法的剖面示意圖。本實施例中，晶片封裝結構的製造方法可以包括以下步驟。如圖1所示，提供晶圓11。晶圓11包括形成在其上的多個晶片110。值得注意的是，於此繪示兩個晶片110，但對於晶圓11中的晶片110數量於本發明中並不加以限制。在本實施例中，晶片110可以是陣列狀排列，且各個晶片110包括主動面112，相對於主動面112的背面以及設置於主動面112上的多個接墊114。
接著，請參照圖2，於晶圓11上進行切割製程（dicing process）以分離晶片110。提供如圖3所示的載板20，其中形成黏著層22於載板20上。在本實施例中，於形成黏著層22於載板20上之前，可以於載板20上形成離型層24。離型層24可以形成於載板20以及黏著層22之間。載板20的材質可以包括玻璃、陶瓷、矽氧樹脂（silicone）、金屬或任何其他適宜用作為載板的材質。黏著層22可以為黏膠或膠帶。舉例來說，黏著層22可以是藉由印刷、塗佈或分散製程而形成於載板20上的液態黏膠。在其他例子中，黏著層22可以是黏貼在載板20上的膠帶。值得注意的是，本實施例僅供參考，於本發明中對於黏著層22的材質並不加以限制。於本實施例中的黏著層22用於暫時的黏合，且用於黏著層22的材質可以是可用於暫時黏合的任意材料。
接著，請參照圖4，配置晶片110於載板20上。在本實施例中，晶片110藉由高於正常的晶片接合力而設置於載板20上，以使晶片部分地埋入黏著層22中，且使得位於晶片110之間的黏著層22略微凸起。各個晶片110的主動面112以及接墊114被埋入於黏著層22中，且晶片110之間的黏著層22的頂表面22a如圖4所示地自載板20突出。在本實施例中，沿著主動面112的法線方向上，從頂表面22a到與主動面112共平面的面的最大距離D1 基本上從2微米（micrometer；μm）至5微米。
接著，請參考圖5，形成密封體120以密封晶片110的背面以及至少一側表面，並覆蓋黏著層22。密封體120包括凹面122以及相對於凹面122的背面124。凹面122覆蓋於黏著層22的頂表面22a，以使凹面122具有至少一個凹陷，且前述的凹陷具有對應於黏著層22的頂表面22a向背面124彎曲的曲率。也就是說，因為密封體120包封晶片110以及黏著層22，因此密封體120與晶片110以及黏著層22接觸的內表面相符於晶片110的外表面以及與密封體120接觸的黏著層22。
接著，請參考圖6，藉由將黏著層22自晶片110以及密封體120分離來移除載板20。如圖6所示，沿著主動面112的法線方向上，從凹面122到與主動面112共平面的面的距離D1 可以介於2微米至5微米之間。於此，法線方向指的是與主動面112垂直的方向。值得注意的是，本實施例中所揭示的數值範圍以及測量可以隨著技術的發展而變化。因此，在不脫離本發明的精神和範圍內，可以採用不同的數值範圍以及測量。
接著，請參照圖7至圖8，形成第一介電層130以覆蓋密封體120的凹面122以及晶片110的主動面112。因此，第一介電層130可以包括共形的凸面且與整個凹面122接觸。因此，密封體120與第一介電層130之間的接觸表面積增加，從而提升密封體120與第一介電層130之間的接合強度，且進一步提升本實施例的晶片封裝結構的良率以及可靠性。
形成多個第一開口132於第一介電層130上，且第一開口132分別暴露出晶片110的接墊114。第一開口132包括第一斜側面132a。也就是說，第一開口132的側面不是垂直的，而是至少稍微傾斜的，且第一開口132為錐形。在本實施例中，第一介電層130中遠離於主動面112的表面和第一斜側面132a之間的第一夾角θ1 為銳角。第一夾角θ1 基本上從60度至80度，但本發明不限於此。
接著，請參照圖9，形成第一圖案化線路層140於第一介電層130上。第一圖案化線路層140藉由第一開口132與接墊114電性連接。用於形成第一圖案化線路層140的其中一種製程包括物理氣相沉積（physical vapor deposition；PVD）製程。倘若第一介電層130的開口具有垂直面，即開口的底部尺寸等於開口的頂部尺寸，則汽化的材料可能沉積不均勻。因為汽化的材料主要是從單一方向沉積於基板上，所以基板上的突出樣貌阻擋了一些區域的汽化材料。因此，具有第一斜側面132a的第一開口132允許各個第一開口132的尺寸從各個第一開口132的底端至各個第一開口132的頂端逐漸增加，以提升在以物理氣相沉積製程形成第一圖案化線路層140時的階梯覆蓋（step coverage），並且還可提升第一圖案化線路層140以及第一介電層130之間的結合強度。如此一來，可以更均勻地形成第一圖案化線路層140，以進一步提升晶片封裝結構的良率以及可靠性。
接著，請參照圖10，在本實施例中，形成第二介電層150於第一圖案化線路層140以及第一介電層130上，其中第二介電層150包括暴露出部分第一圖案化線路層140的多個第二開口152。第二開口152包括第二斜側面152a。在本實施例中，第二斜側面152a和主動面112之間的第二夾角θ2 為銳角。第二夾角θ2 基本上從60度至80度，但本發明不限於此。
接著，請參照圖11，形成多個焊球170於第二開口152上，且焊球170藉由第二開口152與第一圖案化線路層140電性連接。第二開口152的第二斜側面152a增加了焊球170以及第二開口152之間的接觸面積，以提升了焊球170與第二開口152之間的接合強度。接著，請參照圖12，對密封體120、第一介電層130以及第二介電層150進行切割製程（sawing process），以形成如圖12的多個晶片封裝結構100。此時，基本上完成了晶片封裝結構100的製造過程。
圖13至圖15是依據本發明另一實施例的晶片封裝結構的部分製造方法的剖面示意圖。請參照圖13至圖15，在本實施例中，晶片封裝結構100a的製造過程與圖1至圖12所繪示的晶片封裝結構100的製造過程類似。其相同或類似的構件以相同或類似的標號表示，且具有相同或類似的功能，並省略描述。
請參照圖13，在本實施例中，晶片封裝結構100a與晶片封裝結構100之間的製造過程柱要差異在於：於形成焊球170之前，形成凸塊底金屬層160於第二開口152上，且凸塊底金屬層160藉由第二開口152以與第一圖案化線路層140電性連接。凸塊底金屬層160可以藉由物理氣相沉積製程形成。因此，藉由通過具有第二斜側面152a的第二開口152，各個第二開口152的尺寸從各個第二開口152的底端至各個第二開口152的頂端逐漸增加，以提升在以物理氣相沉積製程形成凸塊底金屬層160時的階梯覆蓋，並且還可提升凸塊底金屬層160以及第二介電層150之間的結合強度。如此一來，可以更均勻地形成凸塊底金屬層160，以進一步提升晶片封裝結構100a的良率以及可靠性。
接著，請參照圖14，形成多個焊球170於凸塊底金屬層160上，且焊球170與凸塊底金屬層160電性連接。接著，請參照圖15，對密封體120、第一介電層130以及第二介電層150進行切割製程，以形成如圖15的多個晶片封裝結構100a。此時，基本上完成了晶片封裝結構100a的製造過程。
圖16至圖18是依據本發明另一實施例的晶片封裝結構的部分製造方法的剖面示意圖。請參照圖16至圖18，在本實施例中，晶片封裝結構100b的製造過程與圖13至圖15所繪示的晶片封裝結構100a的製造過程類似。其相同或類似的構件以相同或類似的標號表示，且具有相同或類似的功能，並省略描述。
在本實施例中，第二介電層150還可以包括沿著第二介電層150的邊緣設置的第一切割道（scribe-line cut）154。如圖16及圖17所示，第一切割道154暴露出第一介電層130的邊緣。因此，當進行至單一化晶片封裝時，可以藉由第一切割道154以於密封體120以及第一介電層130上進行切割製程，以形成如圖18所示的多個晶片封裝結構100b。如此一來，切割製程可以於密封體120以及由第一切割道154所暴露的第一介電層130的邊緣上進行，而不刻劃第二介電層150，以避免造成第一圖案化線路層140的破裂或損壞。此外，第一切割道154能夠釋放膜層與膜層之間的應力，因此可以避免介電層之間的分離。此外，可以降低於製程時的面板或晶圓翹曲（warpage）。值得注意的是，第一切割道154也可以被應用於如圖11以及圖12的實施例（沒有凸塊底金屬層160）的第二介電層150中。於本發明中並不加以限制。
在一實施例中，第一介電層130還可以包括沿著第一介電層130的設置的切割道，以暴露出部分的密封體120。在本實施例中，第一介電層130的切割道的尺寸可以大於第一切割道154，因此第二介電層150覆蓋第一介電層的部分切割道且與第一介電層130的切割道共形設置（conformal），以形成第一切割道154。第一切割道154還暴露出部分的密封體120。因此，當進行至單一化晶片封裝時，可以進行切割製程。如此一來，切割製程可以於所暴露的密封體120上進行，而不刻劃第一介電層130以及第二介電層150，以避免造成第一圖案化線路層140的破裂或損壞。此外，第一介電層130的切割道以及第一切割道154能夠釋放膜層與膜層之間的應力，因此可以避免介電層之間的分離，且可以降低於製程時的面板或晶圓翹曲。
圖19是依據本發明另一實施例的晶片封裝結構的剖面示意圖。請參照圖19，在本實施例中，晶片封裝結構100c的製造過程與圖16至圖18所繪示的晶片封裝結構100b的製造過程類似。其相同或類似的構件以相同或類似的標號表示，且具有相同或類似的功能，並省略描述。
在本實施例中，更可形成第二圖案化線路層180於第二介電層150上。第二圖案化線路層180藉由第二開口152與第一圖案化線路層140電性連接。接著，可以於第二介電層150上形成第三介電層190。第三介電層190包括多個第三開口以及第二切割道192。第三開口暴露出部分的第二圖案化線路層180。焊球170及/或凸塊底金屬層160可以設置於第二圖案化線路層180上，且藉由第三開口電性連接至第二圖案化線路層180。第二切割道192沿著第三介電層190的邊緣設置且與第一切割道154共形設置。也就是說，第三介電層190覆蓋於第一切割道154的表面，且與第一切割道154共形設置，以形成暴露出第一介電層130邊緣的第二切割道192。
因此，當進行至單一化晶片封裝時，可以藉由第二切割道192以於密封體120以及第一介電層130上進行切割製程，以形成如圖19所示的多個晶片封裝結構100c。換言之，切割製程可以於密封體120以及由第二切割道192所暴露的第一介電層130的邊緣上進行，而不刻劃第二介電層150以及第三介電層190，以避免造成第一圖案化線路層140以及第二圖案化線路層180的破裂或損壞。此外，切割道154、192能夠釋放膜層與膜層之間的應力。因此可以避免介電層之間的分離，且可以降低於製程時的面板或晶圓翹曲。值得注意的是，本實施例僅是為了說明，本發明對於介電層的數量並不加以限制。
綜上所述，在本發明中，晶片設置於頂部具有黏著層的載板上，晶片藉由高於正常的晶片接合力而設置於載板上。晶片部分地埋入黏著層中，且使得位於晶片之間的黏著層略微凸起。如此一來，用以包覆晶片以及覆蓋隆起黏著層的密封體包括凹面，且前述的凹面由於隆起的黏著層而朝向密封體的背面凹陷。接著，移除載板並形成介電層以覆蓋密封體凹面以及晶片的主動面。密封體以及介電層之間的接觸表面積可以增加，以提升密封體以及介電層之間的結合強度。
此外，介電層包括具有斜側面的開口以部分暴露於其下方的電性接點。各個開口的尺寸從各個開口的底端至各個開口的頂端逐漸增加，以提升在以物理氣相沉積製程形成圖案化線路層時的階梯覆蓋，並且還可提升圖案化線路層以及介電層之間的結合強度。因此，本發明的晶片封裝結構及其製造方法可以提升晶片封裝結構的良率以及可靠性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b、100c‧‧‧晶片封裝結構
11‧‧‧晶圓
20‧‧‧載板
22‧‧‧黏著層
22a‧‧‧頂表面
24‧‧‧離型層
110‧‧‧晶片
112‧‧‧主動面
114‧‧‧接墊
120‧‧‧密封體
122‧‧‧凹面
124‧‧‧背面
130‧‧‧第一介電層
132‧‧‧第一開口
132a‧‧‧第一斜側面
140‧‧‧第一圖案化線路層
150‧‧‧第二介電層
152‧‧‧第二開口
152a‧‧‧第二斜側面
154‧‧‧第一切割道
160‧‧‧凸塊底金屬層
170‧‧‧焊球
180‧‧‧第二圖案化線路層
190‧‧‧第三介電層
192‧‧‧第二切割道
θ1‧‧‧第一夾角
θ2‧‧‧第二夾角
D1‧‧‧距離
圖1至圖12是依據本發明一實施例的晶片封裝結構的製造方法的剖面示意圖。 圖13至圖15是依據本發明另一實施例的晶片封裝結構的部分製造方法的剖面示意圖。 圖16至圖18是依據本發明另一實施例的晶片封裝結構的部分製造方法的剖面示意圖。 圖19是依據本發明另一實施例的晶片封裝結構的剖面示意圖。

Claims (10)

  1. 一種晶片封裝結構，包括： 晶片，具有主動面以及相對於所述主動面的背面，且所述晶片包括位於所述主動面上的多個接墊； 密封體，包覆所述背面以及所述晶片的至少一側面，且所述密封體暴露所述主動面，其中所述密封體包括凹面以及相對於所述凹面的背面，所述凹面暴露所述主動面，且所述凹面具有至少一凹陷，且所述至少一凹陷具有向所述背面彎曲的曲率； 第一介電層，覆蓋所述凹面以及所述主動面，所述第一介電層包括暴露所述多個接墊的多個第一開口以及遠離所述主動面的表面，其中所述多個第一開口包括第一斜側面，且所述第一斜側面與所述第一介電層的所述表面之間所構成的第一夾角為銳角；以及 第一圖案化線路層，位於所述第一介電層上，且所述第一圖案化線路層藉由所述多個第一開口與所述多個接墊電性連接。
  2. 如申請專利範圍第1項所述的晶片封裝結構，其中所述第一介電層完全接觸所述凹面。
  3. 如申請專利範圍第1項所述的晶片封裝結構，更包括位於所述第一圖案化線路層以及所述第一介電層上的第二介電層，其中所述第二介電層包括暴露出部分所述第一圖案化線路層的多個第二開口。
  4. 如申請專利範圍第3項所述的晶片封裝結構，其中所述多個第二開口包括第二斜側面，且所述第二斜側面以及所述主動面之間所構成的第二夾角為銳角。
  5. 如申請專利範圍第3項所述的晶片封裝結構，更包括位於所述多個第二開口上的多個焊球，且所述多個焊球藉由所述多個第二開口電性連接至所述第一圖案化線路層。
  6. 如申請專利範圍第3項所述的晶片封裝結構，更包括位於所述多個第二開口上的凸塊底金屬層，且所述凸塊底金屬層藉由所述多個第二開口電性連接至所述第一圖案化線路層。
  7. 如申請專利範圍第6項所述的晶片封裝結構，更包括位於所述凸塊底金屬層上且與所述凸塊底金屬層電性連接的多個焊球。
  8. 如申請專利範圍第3項所述的晶片封裝結構，其中所述第二介電層更包括沿著所述第二介電層的邊緣設置的第一切割道，且所述第一切割道暴露所述第一介電層的邊緣。
  9. 如申請專利範圍第8項所述的晶片封裝結構，更包括： 第二圖案化線路層，位於所述第二介電層上，且所述第二圖案化線路層藉由所述多個第二開口電性連接至所述第一圖案化線路層；以及 第三介電層，位於所述第二介電層上，且所述第三介電層包括多個第三開口以及第二切割道，其中所述多個第三開口暴露部分的所述第二圖案化線路層，所述第二切割道沿著所述第三介電層的邊緣設置以與所述第一切割道共形設置，且所述第二切割道暴露所述第一介電層的邊緣。
  10. 一種封裝結構的製造方法，包括： 提供晶圓，且多個晶片形成於所述晶圓上，其中各個所述多個晶片包括主動面以及位於主動面上的多個接墊； 進行切割製程以使所述多個晶片彼此分離； 提供載板，其中黏著層位於所述載板上； 設置所述多個晶片於所述載板上，其中各個所述多個晶片的所述主動面以及所述多個接墊被埋入於所述黏著層中，且所述多個晶片之間的所述黏著層的頂表面自所述載板突出； 形成密封體以包覆所述多個晶片以及覆蓋所述黏著層，其中所述密封體包括凹面以及相對於所述凹面的背面，所述凹面覆蓋所述黏著層的所述頂表面，以使所述凹面向所述背面凹陷； 將所述黏著層自所述多個晶片以及所述密封體分離以移除所述載板； 形成第一介電層以覆蓋所述凹面以及所述主動面，其中所述第一介電層包括暴露所述多個接墊的多個第一開口，且所述多個第一開口包括第一斜側面，且所述第一斜側面以及所述主動面所構成的夾角為銳角； 形成第一圖案化線路層於所述第一介電層上，其中所述第一圖案化線路層藉由所述多個第一開口與所述多個接墊電性連接；以及 形成第二介電層於所述第一圖案化線路層以及所述第一介電層上，其中所述第二介電層包括暴露出部分所述第一圖案化線路層的多個第二開口。
TW106125910A 2016-09-09 2017-08-01 晶片封裝結構及其製造方法 TWI668815B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662385920P 2016-09-09 2016-09-09
US62/385,920 2016-09-09
US15/600,804 US10163834B2 (en) 2016-09-09 2017-05-22 Chip package structure comprising encapsulant having concave surface
US15/600,804 2017-05-22

Publications (2)

Publication Number Publication Date
TW201813020A true TW201813020A (zh) 2018-04-01
TWI668815B TWI668815B (zh) 2019-08-11

Family

ID=61560441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106125910A TWI668815B (zh) 2016-09-09 2017-08-01 晶片封裝結構及其製造方法

Country Status (3)

Country Link
US (2) US10163834B2 (zh)
CN (1) CN107808857B (zh)
TW (1) TWI668815B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801531B (zh) * 2018-06-29 2023-05-11 台灣積體電路製造股份有限公司 半導體結構與其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842815B2 (en) 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP7075791B2 (ja) * 2018-03-20 2022-05-26 株式会社ディスコ 半導体パッケージの製造方法
DE102019101325A1 (de) * 2019-01-17 2020-07-23 USound GmbH Herstellungsverfahren für mehrere MEMS-Schallwandler
US11189590B2 (en) * 2019-12-16 2021-11-30 Micron Technology, Inc. Processes for adjusting dimensions of dielectric bond line materials and related films, articles and assemblies
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
CN114126190A (zh) * 2020-08-28 2022-03-01 欣兴电子股份有限公司 电路板结构及其制作方法
KR20220087179A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 반도체 장치 및 반도체 패키지

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US20100155937A1 (en) * 2008-12-24 2010-06-24 Hung-Hsin Hsu Wafer structure with conductive bumps and fabrication method thereof
TWI466259B (zh) 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
US9177926B2 (en) * 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
TWI414047B (zh) 2010-03-17 2013-11-01 Ind Tech Res Inst 電子元件封裝結構及其製造方法
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US9799590B2 (en) * 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US8877554B2 (en) * 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9257341B2 (en) * 2013-07-02 2016-02-09 Texas Instruments Incorporated Method and structure of packaging semiconductor devices
US9184104B1 (en) * 2014-05-28 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive layer over insulating layer for bonding carrier to mixed surfaces of semiconductor die and encapsulant
US9373604B2 (en) * 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9646955B2 (en) * 2014-09-05 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of forming packages
US9443780B2 (en) 2014-09-05 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture
US9786631B2 (en) * 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US20160351462A1 (en) 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9786599B2 (en) * 2015-08-21 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US10304700B2 (en) * 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10615320B2 (en) * 2016-01-12 2020-04-07 Maven Optronics Co., Ltd. Recessed chip scale packaging light emitting device and manufacturing method of the same
US10504824B1 (en) * 2018-09-21 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI801531B (zh) * 2018-06-29 2023-05-11 台灣積體電路製造股份有限公司 半導體結構與其形成方法
US11855059B2 (en) 2018-06-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with cavity substrate

Also Published As

Publication number Publication date
US10840200B2 (en) 2020-11-17
US10163834B2 (en) 2018-12-25
CN107808857A (zh) 2018-03-16
CN107808857B (zh) 2020-03-13
TWI668815B (zh) 2019-08-11
US20180076158A1 (en) 2018-03-15
US20190051626A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
TW201813020A (zh) 晶片封裝結構及其製造方法
TWI616957B (zh) 晶圓級封裝及其製作方法
TWI614850B (zh) 半導體封裝結構及其形成方法
US10720403B2 (en) Integrated fan-out package structures with recesses in molding compound
KR101962508B1 (ko) 트렌치 형성을 통한 쏘잉 유도 박리의 제거
TWI659477B (zh) 半導體裝置及其製造方法
US8106518B2 (en) Semiconductor device and method of manufacturing the same
US8129259B2 (en) Manufacturing method of preparing a substrate with forming and removing the check patterns in scribing regions before dicing to form semiconductor device
TW201822330A (zh) 晶片封裝結構
US9917012B2 (en) Dicing method for wafer-level packaging and semiconductor chip with dicing structure adapted for wafer-level packaging
EP3475977A1 (en) Wafer level package and method
US10153237B2 (en) Chip package and method for forming the same
TWI670827B (zh) 半導體封裝及其製造方法
US10224243B2 (en) Method of fabricating electronic package
TWI689056B (zh) 封裝結構及其製造方法
US9515007B2 (en) Substrate structure
TWI767287B (zh) 半導體封裝結構
TW202238906A (zh) 半導體封裝及其製造方法
US20210098325A1 (en) Semiconductor package
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
US11195809B2 (en) Semiconductor package having a sidewall connection
TWI710032B (zh) 封裝堆疊結構及其製法暨封裝結構
TWI514529B (zh) 半導體封裝件及其製法與半導體結構暨半導體基板及其製法
WO2018033157A1 (zh) 一种半导体封装结构及其制造方法