JP2013131720A - 半導体装置、半導体パッケージ及び半導体装置の製造方法 - Google Patents

半導体装置、半導体パッケージ及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013131720A
JP2013131720A JP2011282076A JP2011282076A JP2013131720A JP 2013131720 A JP2013131720 A JP 2013131720A JP 2011282076 A JP2011282076 A JP 2011282076A JP 2011282076 A JP2011282076 A JP 2011282076A JP 2013131720 A JP2013131720 A JP 2013131720A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
connection terminal
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011282076A
Other languages
English (en)
Other versions
JP2013131720A5 (ja
JP5878362B2 (ja
Inventor
Shota Miki
翔太 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011282076A priority Critical patent/JP5878362B2/ja
Priority to US13/716,719 priority patent/US8987902B2/en
Publication of JP2013131720A publication Critical patent/JP2013131720A/ja
Publication of JP2013131720A5 publication Critical patent/JP2013131720A5/ja
Application granted granted Critical
Publication of JP5878362B2 publication Critical patent/JP5878362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電気的接続信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体チップ１は、第１主面１０Ａと第２主面１０Ｂとの間を貫通する貫通孔１０Ｘを有する半導体基板１０と、第１主面１０Ａを覆うように形成され、貫通孔１０Ｘと対向する位置に開口部１１Ｘが形成された絶縁層１１と、絶縁膜１２によって覆われた貫通孔１０Ｘ及び開口部１１Ｘに形成された貫通電極１３とを有する。また、半導体チップは、絶縁層１１から露出される貫通電極１３を覆うように該貫通電極１３と一体に形成され、貫通電極１３の平面形状よりも大きく形成された接続端子１４を有する。
【選択図】図１

Description

本発明は、半導体装置、半導体パッケージ及び半導体装置の製造方法に関するものである。
近年、電子機器の小型化及び高機能化の要求に伴い、それに用いられるＩＣやＬＳＩ等の半導体装置（半導体チップ）が高集積化され大容量化されてきている。そして、半導体チップを実装するパッケージについても、小型化（薄型化）、多ピン化、高密度化が要求されている。そこで、このような要求に応えるべく、複数の半導体チップを１つの基板上に実装させたシステム・イン・パッケージ（System in Package：ＳｉＰ）が実用化されている。特に、複数の半導体チップを３次元的に積層する３次元実装技術を用いたＳｉＰ、所謂チップ積層型パッケージは、高集積化が可能になるという利点に加え、配線長の短縮が可能になることから、回路動作の高速化や配線の浮遊容量の低減が可能になるという利点があるため、広く実用化されている。
この種のチップ積層型パッケージを製造するための３次元実装技術としては、基板上に複数の半導体チップを積層し、各半導体チップの電極と基板の電極とをワイヤボンディングされたワイヤにより電気的に接続する技術が知られている。しかしながら、このようなワイヤを用いて半導体チップと基板を電気的に接続する構成では、ワイヤが細線であるためインピーダンスが高くなり、高速の半導体チップに対応することができないという問題やワイヤループを形成する領域をパッケージ内に設ける必要があり、パッケージが大型化するという問題があった。
これに対し、チップ積層型パッケージを製造するための別の３次元実装技術として、貫通電極が形成された複数の半導体チップを基板上に積層し、上記貫通電極によって半導体チップ間を電気的に接続する技術が提案されている（例えば、特許文献１参照）。このような技術では、ワイヤボンディング技術に比べて配線長を短くすることができ、さらにパッケージを小型化することができる。
特開２００６−１７９５６２号公報
ところが、電子機器における小型化・薄型化が一層進み、上記チップ積層型パッケージなどの半導体パッケージに対する高密度化、小型化の要請は更に高まっている。これに対応して、各半導体チップの配線パターン等も微細化された構成が必要となり、特に、半導体チップ間を電気的に接続する貫通電極を微細化させることが求められている。しかしながら、貫通電極が微細化されると、その貫通電極と該貫通電極と電気的に接続される他の半導体チップの接続端子との接続強度が低下し、半導体チップ間の電気的接続信頼性が低下するという問題が生じる。
本発明の一観点によれば、第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、前記第１主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、前記絶縁層から露出される前記貫通電極を覆うように該貫通電極と一体に形成され、前記貫通電極の平面形状よりも大きく形成された接続端子と、を有する。
本発明の一観点によれば、電気的接続信頼性を向上させることができるという効果を奏する。
（ａ）は、第１実施形態の半導体チップを示す概略断面図、（ｂ）は、（ａ）に示す半導体チップの一部を拡大した拡大断面図、（ｃ）は、（ａ）に示す半導体チップの一部を拡大した拡大断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体チップの製造方法を示す概略断面図。 第２実施形態の半導体パッケージを示す概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の樹脂層のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図６に従って説明する。
（半導体チップの構造）
図１（ａ）に示すように、半導体チップ（半導体装置）１は、半導体基板１０と、絶縁層１１と、絶縁膜１２と、貫通電極１３と、接続端子１４と、金属層１５と、配線パターン２０と、ビア２１と、絶縁層２２と、電極パッド２３Ｐと、保護膜２４と、接続端子２５とを有している。この半導体チップ１は、例えばＣＰＵやＭＰＵ等のロジックデバイス用の半導体チップである。
半導体基板１０には、所要の箇所に、当該半導体基板１０の第１主面１０Ａ（図１（ａ）では、上面）と第２主面１０Ｂ（図１（ａ）では、下面）との間を貫通する貫通孔１０Ｘが形成されている。この半導体基板１０は、第２主面１０Ｂ側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、図示は省略するが、半導体基板１０に形成された拡散層、半導体基板１０上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。半導体基板１０の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。半導体基板１０の厚さは、例えば３０〜２００μｍ程度とすることができる。半導体基板１０は、例えば薄板化されたシリコンウェハが個片化されたものである。
絶縁層１１は、半導体基板１０の第１主面１０Ａを覆うように形成されている。絶縁層１１には、上記貫通孔１０Ｘと対向する位置に開口部１１Ｘが形成されている。この開口部１１Ｘは、貫通孔１０Ｘと連通しており、その開口径が貫通孔１０Ｘの開口径と略同一となるように形成されている。なお、絶縁層１１の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層１１の厚さは、例えば１０〜４０μｍ程度とすることができる。
絶縁膜１２は、半導体基板１０の第２主面１０Ｂ、貫通孔１０Ｘの内壁面及び開口部１１Ｘの内壁面を覆うように形成されている。この絶縁膜１２としては、例えばシリコン酸化膜や窒化シリコン膜を用いることができる。絶縁膜１２の厚さは、例えば０．５〜１．０μｍ程度とすることができる。
貫通電極１３は、絶縁膜１２で覆われた貫通孔１０Ｘ及び開口部１１Ｘ内を充填している。この貫通電極１３は、その下面（下端面）が半導体基板１０の第２主面１０Ｂ側で絶縁膜１２と略面一となるように形成されている。貫通電極１３の下面は、配線パターン２０と電気的に接続されている。貫通電極１３は、その平面形状が例えば円形であり、その直径が例えば１０〜４０μｍ程度である。貫通電極１３のピッチは、例えば３０〜１００μｍ程度とすることができる。
貫通電極１３の上面には、接続端子１４が形成されている。具体的には、接続端子１４は、絶縁層１１から露出される貫通電極１３を覆うように該貫通電極１３と一体的に形成されている。この接続端子１４は、その平面形状が貫通電極１３の平面形状よりも大きくなるように形成されている。具体的には、接続端子１４は、その平面形状が例えば貫通電極１３と同様に円形であり、その直径が例えば２０〜５０μｍ程度である。図１（ｂ）に示すように、この接続端子１４は、絶縁層１１の半導体基板１０と接する面とは反対側の面１１Ａ（図１（ｂ）では、上面）の一部を覆うように形成されている。また、接続端子１４は、貫通電極１３上に山なりに形成されている。すなわち、接続端子１４は、貫通電極１３の外側から貫通電極１３の中心に向かうに連れて上方に盛り上がるように形成されている。この接続端子１４の厚さは、例えば５〜８μｍ程度とすることができる。なお、貫通電極１３及び接続端子１４の材料としては、例えば銅や銅合金を用いることができる。
接続端子１４の表面１４Ａは粗化面である。具体的には、接続端子１４は、その表面１４Ａの粗度が貫通電極１３の下面の粗度よりも大きくなるように形成されている。なお、この接続端子１４は、当該半導体チップ１に他の半導体チップが積層される際に、該他の半導体チップと電気的に接続されるパッドとして機能する。
接続端子１４の表面１４Ａには、金属層１５が形成されている。金属層１５としては、錫（Ｓｎ）層、銀（Ａｇ）層、金（Ａｕ）層、ニッケル（Ｎｉ）／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、パラジウム（Ｐｄ）／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）やＮｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）を用いることができる。また、金属層１５としては、プレソルダを用いることができる。プレソルダの材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−２．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ、Ｓｎ−Ｃｕ等の鉛フリーはんだを用いることができる。なお、接続端子１４がＮｉ／Ａｕ層である場合には、例えばＮｉ層の厚さを０．１〜３．０μｍ程度とすることができ、Ａｕ層の厚さを０．００１〜１．０μｍ程度とすることができる。
図１（ａ）に示すように、配線パターン２０は、半導体基板１０の第２主面１０Ｂを覆う絶縁膜１２の下面に形成されている。配線パターン２０は、その第１端部が貫通電極１３の下面に接続されるとともに、第２端部がビア２１を介して電極パッド２３Ｐに接続されている。すなわち、配線パターン２０及びビア２１は、貫通電極１３と電極パッド２３Ｐとを電気的に接続している。配線パターン２０及びビア２１の材料としては、例えば銅や銅合金を用いることができる。
絶縁層２２は、配線パターン２０を覆うように形成されている。絶縁層２２には、所要の箇所に、配線パターン２０の一部を露出する開口部２２Ｘが形成されている。なお、この開口部２２Ｘ内に上記ビア２１が形成されている。絶縁層２２の材料としては、例えば誘電率の低い低誘電体材料（いわゆるＬｏｗ−ｋ材）を用いることができる。低誘電体材料の一例としては、例えばＳｉＯＣ（carbon-doped silicon oxide）を挙げることができる。低誘電体材料の他の例としては、例えばＳｉＯＦ（fluorine-doped silicon oxide）や有機ポリマー系の材料等を挙げることができる。絶縁層２２の誘電率は、例えば３．０〜３．５程度とすることができる。絶縁層２２の厚さは、例えば０．５〜２μｍ程度とすることができる。
上記ビア２１の下面には、配線層２３が形成されている。配線層２３は、その平面形状がビア２１の平面形状よりも大きくなるように形成されている。配線層２３の材料としては、例えばアルミニウム（Ａｌ）を用いることができる。また、配線層２３の材料としては、例えばＣｕとＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることもできる。
保護膜２４は、絶縁層２２の下面に、該絶縁層２２の下面及び配線層２３の一部を覆うように形成されている。この保護膜２４には、配線層２３の一部を上記電極パッド２３Ｐとして露出させるための複数の開口部２４Ｘが形成されている。保護膜２４は、半導体基板１０の第２主面１０Ｂ側に形成されている半導体集積回路（図示略）を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜２４としては、例えば窒化シリコン膜、ＰＳＧ膜等を用いることができる。また、保護膜２４として、窒化シリコン膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。
接続端子２５は、電極パッド２３Ｐ上に形成されている。接続端子２５は、配線パターン２０等を介して貫通電極１３と電気的に接続されるとともに、上記半導体集積回路（図示略）と電気的に接続されている。接続端子２５は、電極パッド２３Ｐの下面から下方に延びる柱状に形成された接続用バンプである。接続端子２５の高さは、例えば３０〜３５μｍ程度とすることができる。接続端子２５の直径は、例えば２０〜３０μｍ程度とすることができる。接続端子２５の材料としては、例えば銅や銅合金を用いることができる。
接続端子２５の下面には、金属層２６が形成されている。この金属層２６としては、例えば鉛フリーはんだ（Ｓｎ−Ａｇ系等）のはんだめっきを用いることができる。また、金属層２６としては、Ａｕ層や、Ｎｉ／Ａｕ層、Ｐｄ／Ａｕ層やＮｉ／Ｐｄ／Ａｕ層を用いることができる。
（作用）
貫通電極１３の上面に、その貫通電極１３よりも平面形状の大きい接続端子１４を形成するようにした。これにより、絶縁層１１から露出される貫通電極１３の上面がパッドになる場合と比べて、パッド（接続端子１４）の表面積を増大させることができる。したがって、当該半導体チップ１上に他の半導体チップが積層される際に、他の半導体チップの接続端子とパッド（接続端子１４）との接触面積が大きくなるため、それらの接続強度を増大させることができる。
（半導体チップの製造方法）
次に、上記半導体チップ１の製造方法について図２〜図６に従って説明する。以下の説明では、説明の簡略化のために１つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、１枚のウェハに多数の半導体チップ１を一括して作製した後、個々のチップに個片化される。なお、ここでは、半導体集積回路は周知の方法により製造することができるため、その製造方法についての説明は省略する。
図２（ａ）に示す工程では、先に説明した半導体基板１０の母材となる基板３０を準備する。基板３０としては、半導体基板１０よりも厚さの厚い（例えば、７２５〜７７５μｍ程度）ものを用いる。基板３０としては、例えばシリコン基板を用いることができる。
次に、図２（ｂ）に示す工程では、上記半導体基板１０の第２主面１０Ｂに相当する基板３０の第２主面３０Ｂ側に形成されたマスク（図示略）を用い、マスクの開口部を通して基板３０を反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etch）等の異方性エッチングによりエッチングする。これにより、基板３０に溝部３０Ｘが形成される。この溝部３０Ｘは、後述する図４（ｂ）に示す工程において、基板３０が薄化されることにより、貫通孔１０Ｘとなるものである。したがって、溝部３０Ｘは、その深さが貫通孔１０Ｘの深さよりも深くなるように形成される。なお、図２（ｂ）に示す工程で形成された複数の溝部３０Ｘは、深さばらつきが存在する場合がある。
また、図２（ｂ）に示す工程では、溝部３０Ｘを形成後、アッシング等により上記マスクを除去し、基板３０の第２主面３０Ｂ及び溝部３０Ｘの内壁面を覆うように、絶縁膜１２を形成する。この絶縁膜１２は、基板３０がシリコン基板である場合には、基板３０を熱酸化することにより形成することができる。また、絶縁膜１２は、例えばＣＶＤ法などによっても形成することができる。
続いて、図２（ｃ）に示す工程では、絶縁膜１２で覆われた溝部３０Ｘ内に導電層１３Ａを形成する。例えばスパッタ法などにより形成したシード層を給電層に利用する電解めっき（電解銅めっきなど）により、溝部３０Ｘ内に導電層１３Ａを形成することができる。また、導電層１３Ａは、導電ペースト、溶融金属や金属ワイヤ等を溝部３０Ｘに埋め込むことにより形成することもできる。
次に、図２（ｄ）に示す工程では、周知の方法で、図２（ｃ）に示した構造体の上面側に、配線パターン２０、絶縁層２２、ビア２１、配線層２３を積層形成する。次いで、絶縁層２２及び配線層２３上に、配線層２３の一部に画定される電極パッド２３Ｐの部分のみを露出させる開口部２４Ｘを有する保護膜２４を形成する。この保護膜２４は、例えばＣＶＤ法によって絶縁層２２及び配線層２３を覆う保護膜２４を形成し、その保護膜２４上に開口部２４Ｘを形成する部位を露出させたレジスト層を形成した後、そのレジスト層をマスクとして上記保護膜２４の露出部位をドライエッチング等によって除去することにより形成することができる。
次いで、図３（ａ）に示す工程では、電極パッド２３Ｐ上に、柱状の接続端子２５と金属層２６とを順に形成する。例えばスパッタ法などにより保護膜２４の上面、開口部２４Ｘの内壁面、及び電極パッド２３Ｐの上面を覆うようにシード層を形成し、接続端子２５の形成領域に対応する部分のシード層を露出させたレジスト層を形成する。続いて、レジスト層から露出されたシード層上に、そのシード層を給電層に利用する電解めっき法を施すことにより、電極パッド２３Ｐ上に柱状の接続端子２５を形成する。次いで、例えば金属層２６が鉛フリーはんだ（例えば、Ｓｎ−Ａｇ系）のはんだめっきである場合には、上記シード層をめっき給電層に利用する電解はんだめっき法により、接続端子２５上に金属層２６（はんだ層）を被着する。その後、不要なシード層及びレジスト層を除去する。
次に、図３（ｂ）に示す工程では、金属層２６上にフラックスを塗布し、例えば２３０〜２６０℃程度の温度でリフロー処理することにより、金属層２６を溶融してその金属層２６と接続端子２５を電気的に接続する。
次に、図３（ｃ）に示す工程では、図３（ｂ）に示す構造体を上下反転させたときの下面側、つまり接続端子２５及び金属層２６が形成されている面側に支持体４０を接着剤４１により貼り付ける。この支持体４０の材料としては、例えばシリコンやガラス等を用いることができる。
続いて、図４（ａ）に示す工程では、例えば裏面研磨装置を用いて、基板３０の第１主面３０Ａを研磨して、基板３０を薄型化する。具体的には、本工程では、絶縁膜１２及び導電層１３Ａが露出されないように、基板３０を第１主面３０Ａ側から薄型化する。
次いで、図４（ｂ）に示す工程では、基板３０を更に薄型化して、絶縁膜１２を露出させる。具体的には、基板３０（シリコン基板）の一部を絶縁膜１２に対して選択的に除去する。この基板３０の薄型化により、基板３０に貫通孔１０Ｘが形成され、その基板３０が半導体基板１０（図１参照）に相当する基板１０Ｃになる。上記基板３０の薄型化は、例えば硝酸（ＨＮＯ３）やフッ化水素（ＨＦ）を含む溶液をエッチング液に用いたウェットエッチングやプラズマエッチング（ドライエッチング）などによって行うことができる。このとき、絶縁膜１２がエッチングされないため、その絶縁膜１２によって覆われている導電層１３Ａの一部も基板１０Ｃから露出される。
次に、図４（ｃ）に示す工程では、基板１０Ｃの第１主面１０Ａ上に、上記基板１０Ｃから露出した絶縁膜１２及び導電層１３Ａを覆うように、絶縁層１１を形成する。この絶縁層１１の材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁性樹脂（例えば、ＮＣＰ（Non Conductive Paste））、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。また、絶縁層１１の材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））やペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることもできる。ここで、ＡＣＰ及びＡＣＦは、エポキシ系樹脂又はシアネートエステル系樹脂をベースとする絶縁性樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
絶縁層１１の形成方法の一例としては、基板１０Ｃの第１主面１０Ａ、絶縁膜１２及び導電層１３Ａを覆うようにエポキシ系樹脂等の樹脂フィルムを真空ラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、例えば１５０〜１９０℃程度の温度で熱処理して硬化させることにより絶縁層１１を形成することができる。また、基板１０Ｃの第１主面１０Ａ、絶縁膜１２及び導電層１３Ａを覆うようにエポキシ系樹脂等の液状の樹脂を塗布した後に、例えば１５０〜１９０℃程度の温度で熱処理して硬化させることによっても絶縁層１１を形成することができる。
次いで、図５（ａ）に示す工程では、導電層１３Ａの上面１３Ｂ（第１端面）が絶縁層１１の上面１１Ａ（第１の面）と面一になるように、絶縁層１１、絶縁膜１２及び導電層１３Ａを平坦化する。すると、導電層１３Ａの上面１３Ｂが基板１０Ｃから露出されるとともに、絶縁層１１に開口部１１Ｘが形成される。上記平坦化の方法としては、例えば研削や研磨を挙げることができる。本実施形態では、タングステン・カーバイトやダイヤモンドのような研削用の刃（工具）を利用して研削を行うバイト研削によって、上記平坦化が行われる。
次に、図５（ｂ）に示す工程では、絶縁層１１の上面１１Ａ及び導電層１３Ａの上面にブラスト処理を施す。ここで、ブラスト処理とは、研磨剤（砥粒）を被処理物に高圧で吹き付け、被処理物を加工する処理である。このブラスト処理は、加工する材料の展性によって加工レートが異なる。具体的には、ブラスト処理では、相対的に脆性の大きい材料（例えば、硬化した樹脂）は加工レートが大きく、相対的に脆性の小さい材料（例えば、金属）は加工レートが小さくなる。本工程では、このような材料による加工レートの違いを利用して、導電層１３Ａの上面を変形させて該導電層１３Ａよりも平面形状の大きい接続端子１４を形成する。
詳述すると、本工程では、絶縁層１１の上面及び導電層１３Ａの上面に砥粒４２を高圧で吹き付ける。すると、相対的に脆性の大きい絶縁層１１が削られて該絶縁層１１の薄化が進む一方で、相対的に脆性の小さい導電層１３Ａは絶縁層１１よりも削られにくく、砥粒４２の衝突によってその表面が広がる（変形する）。これにより、導電層１３Ａの上面が絶縁層１１から露出されるとともに、その露出された導電層１３Ａの平面形状が、絶縁膜１２によって側壁の覆われた導電層１３Ａの平面形状よりも大きく形成される。換言すると、基板１０Ｃ及び絶縁層１１を貫通する貫通電極１３が形成されるとともに、その貫通電極１３上に該貫通電極１３よりも平面形状の大きい接続端子１４が形成される。このとき、絶縁層１１から露出された導電層１３Ａの上面、つまり接続端子１４の表面１４Ａが山なりに形成される。但し、接続端子１４の表面１４Ａは、実際にはきれいな山なり状に形成されるとは限らず、図１（ｃ）に示すように略釣鐘状に形成される場合もある。すなわち、接続端子１４は、貫通電極１３の外周側及び貫通電極１３の外側ではなだらかに盛り上がり、貫通電極１３の中心付近では上記外周側よりも急峻に盛り上がるように形成される場合もある。また、ブラスト処理により形成された接続端子１４の表面１４Ａは粗面化され、図１（ｂ）、（ｃ）に示すような微少な凹凸が形成される。このため、接続端子１４の表面１４Ａの粗度は、ブラスト処理の施されていない貫通電極１３の下面の粗度よりも大きくなる。
なお、ブラスト処理としては、例えばウェットブラスト処理、ドライブラスト処理やサンドブラスト処理を用いることができる。本実施形態では、高い加工精度が得られる点や作業効率に優れている点などから、ウェットブラスト処理を用いる。このウェットブラスト処理は、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させる処理である。ここで、アルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は例えば５〜２０μｍ程度とすることができ、研磨剤の平均粒径は例えば１４μｍ程度とすることができる。水等の溶媒に分散させた研磨剤の濃度は、例えば１４ｖｏｌ％程度とすることができる。また、溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば０．２５ＭＰａ程度とすることができる。例えば直径２０μｍの貫通電極１３及び厚さ３５μｍの絶縁層１１に対して、絶縁層１１を１０μｍだけ削るようにウェットブラスト処理を施すと、直径３０μｍ程度の接続端子１４を形成することができる。なお、このときの接続端子１４の厚さは５〜８μｍ程度となる。
次に、図５（ｃ）に示す工程では、接続端子１４の表面１４Ａに金属層１５を形成する。例えば金属層１５がＮｉ／Ａｕ層である場合には、無電解めっき法により、接続端子１４の表面１４ＡにＮｉ層とＡｕ層を順に積層する。また、例えば金属層１５がプレソルダである場合には、接続端子１４の表面１４Ａ上に、はんだペーストを塗布、又は、はんだボールを搭載した後、リフロー処理を行うことにより金属層１５を形成する。なお、金属層１５がプレソルダである場合には、例えば超微細（例えば、直径１０μｍ以下）な球状のはんだ粉を接続端子１４の表面１４Ａ上に付着させ、そのはんだ粉を溶融させることにより金属層１５を形成することもできる。
以上の製造工程により、支持体４０の上方に半導体チップ１に相当する構造体が形成される。
次に、図６（ａ）に示す工程では、半導体チップ１に相当する構造体の上記接続端子１４が形成された面側を、ダイシング用フレームに支持されたダイシング用テープ４３に接着する。続いて、図６（ｂ）に示す工程では、図６（ａ）に示した接着剤４１及び支持体４０を除去する。その後、ダイサーのブレードにより、各チップの領域を画定する線に沿ってウェハ（基板１０Ｃ）を切断して、個片化された半導体チップ１を得る。このような個片化によって、上記基板１０Ｃが半導体基板１０になる。そして、ダイシング後にダイシング用テープ４３上に保持された半導体チップ１をピックアップすると、図６（ｃ）に示すように、本実施形態の半導体チップ１を得ることができる。
（効果）
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）貫通電極１３の上面に、その貫通電極１３よりも平面形状が大きい接続端子１４を形成するようにした。これにより、絶縁層１１から露出される貫通電極１３の上面がパッドになる場合と比べて、パッド（接続端子１４）の表面積を増大させることができる。したがって、当該半導体チップ１上に他の半導体チップが積層される際に、他の半導体チップの接続端子とパッド（接続端子１４）との接触面積が大きくなるため、それらの接続強度を増大させることができる。この結果、上記他の半導体チップとの電気的接続信頼性を向上させることができる。
（２）絶縁層１１及び導電層１３Ａの上面に対してブラスト処理を施すことで接続端子１４を形成するようにした。これにより、レジスト層のパターニングやめっき処理等を行わずに、貫通電極１３上に該貫通電極１３よりも平面形状の大きい接続端子１４を形成することができる。このため、製造工程を簡略化することができるとともに、製造コストを低減することができる。
（３）接続端子１４を被覆するように金属層１５を形成するようにした。これにより、例えば半導体チップ１に他の半導体チップがフリップチップ接合される際に、金属層１５が形成されていない場合に発生され得る、はんだ濡れ不足という問題の発生を抑制することができる。したがって、上記はんだ濡れ不足に起因して接続信頼性が低下するといった問題の発生も抑制することができる。
（４）接続端子１４の表面１４Ａを粗化面とし、その表面１４Ａ上に金属層１５を形成するようにした。これにより、接続端子１４の表面１４Ａが平滑面である場合に比べて、接続端子１４と金属層１５との接触面積が増大するため、接続端子１４と金属層１５との密着性を向上させることができる。したがって、接続端子１４と金属層１５との接続信頼性を向上させることができる。
（５）絶縁層１１、絶縁膜１２及び導電層１３Ａを薄化する際に、絶縁層１１、絶縁膜１２及び導電層１３Ａをバイト研削するようにした。このバイト研削によれば、材質に関係なく、絶縁層１１、絶縁膜１２及び導電層１３Ａを均等に除去することができるため、導電層１３Ａの上面と絶縁層１１の上面とを略面一に形成することができ、平滑な面を得ることができる。また、このバイト研削は、最も深さの浅い溝部３０Ｘ内に形成された導電層１３Ａの上面が露出されるまで研削が実施されるため、溝部３０Ｘの深さばらつきを解消することができる。さらに、このようにばらつきが解消された導電層１３Ａに対してブラスト処理が施されるため、そのブラスト処理によって形成される接続端子１４の高さにばらつきが生じることを抑制することができる。したがって、接続端子１４の高さばらつきに起因して他の半導体チップとの電気的接続信頼性が低下するといった問題の発生も抑制することができる。
また、上記バイト研削では化学機械研磨（Chemical Mechanical Poloshing：ＣＭＰ）のようにスラリー等の薬品を使用しないため、廃液コストの削減、ひいては製造コストの削減を実現することができる。
（第２実施形態）
以下、第２実施形態を図７〜図１０に従って説明する。本実施形態では、上記半導体チップ１が搭載される半導体パッケージ２について例示する。先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
（半導体パッケージの構造）
図７に示すように、半導体パッケージ２は、上述した半導体チップ１と、その半導体チップ１が搭載された配線基板３と、半導体チップ１上に積層された半導体チップ４と、配線基板３上に積層された半導体チップ１，４を封止する封止樹脂５とを有している。この半導体パッケージ２は、配線基板３上に複数の半導体チップ１，４が三次元的に積層された所謂チップ積層型パッケージである。積層される半導体チップ１としては、例えばＣＰＵやＭＰＵ等のロジックデバイス用の半導体チップを用いることができる。また、半導体チップ４としては、例えばＤＲＡＭやＳＤＲＡＭ等のメモリデバイス用の半導体チップを用いることができる。
封止樹脂５は、積層された半導体チップ１及び半導体チップ４を封止するように配線基板３上に設けられている。なお、この封止樹脂５の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。封止樹脂５を充填する方法としては、トランスファーモールド、コンプレッションモールド、インジェクションモールドやポッティング等の方法を用いて実施することができる。あるいは、印刷法によりペースト状の樹脂を塗布する方法でも封止樹脂５を形成することが可能である。
（配線基板の構造）
次に、配線基板３の構造について説明する。
配線基板３は、基板本体５０と、最上層の配線パターン５１と、ソルダレジスト層５３と、はんだボール５４とを有している。この配線基板３は、半導体チップ１，４とマザーボード等の実装基板（図示略）とを接続する際のインターポーザとして機能する。
基板本体５０としては、配線パターン５１とはんだボール５４が基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体５０の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体５０の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各絶縁層に形成されたビアとによって上記配線パターン５１及びはんだボール５４が電気的に接続されている。基板本体５０としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
配線パターン５１は、半導体チップ１及び半導体チップ４が実装される実装面側（図７では、上面側）に設けられている。この配線パターン５１は電極パッド５１Ｐを有している。配線パターン５１の材料としては、例えば銅や銅合金を用いることができる。
電極パッド５１Ｐ上には、その電極パッド５１Ｐと半導体チップ１の接続端子２５とを電気的に接続するはんだバンプ５２が形成されている。
ソルダレジスト層５３は、配線パターン５１の一部を覆うように基板本体５０の上面側に設けられている。このソルダレジスト層５３には、配線パターン５１の一部を上記電極パッド５１Ｐとして露出させるための複数の開口部５３Ｘが形成されている。なお、ソルダレジスト層５３の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。
はんだボール５４は、基板本体５０の下面に形成されている。はんだボール５４の材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金を用いることができる。このはんだボール５４は、例えばマザーボード等の実装基板と接続される外部接続端子として機能する。
このような構造を有する配線基板３と半導体チップ１との間には、絶縁層５５が形成されている。この絶縁層５５は、配線基板３の電極パッド５１Ｐと半導体チップ１の接続端子２５との接続部分の接続強度を向上させると共に、配線パターン５１の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン５１の信頼性の低下を防ぐ役割を果たす。すなわち、絶縁層５５は、アンダーフィル材と同様の役割を果たす。なお、絶縁層５５の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。この絶縁層５５の厚さは、例えば１０〜１００μｍ程度とすることができる。
（上側の半導体チップの構造）
次に、半導体チップ４の構造について図７に従って説明する。
半導体チップ４は、半導体基板６０と、保護膜６１と、電極パッド６２Ｐと、接続端子６３と、絶縁層６４を有している。この半導体チップ４は、半導体チップ１にフリップチップ接合されている。
半導体基板６０は、第１主面６０Ａ（図７では、下面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、図示は省略するが、半導体基板６０に形成された拡散層、半導体基板６０上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。半導体基板６０の材料としては、例えばシリコン等を用いることができる。半導体基板６０の厚さは、例えば３０〜２００μｍ程度とすることができる。半導体基板６０は、例えば薄板化されたシリコンウェハが個片化されたものである。
保護膜６１は、半導体基板６０の第１主面６０Ａ側を覆うように形成されている。この保護膜６１には、電極パッド６２Ｐを露出するための複数の開口部６１Ｘが形成されている。保護膜６１は、半導体基板６０の第１主面６０Ａ側に形成されている半導体集積回路（図示略）を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜６１としては、例えば窒化シリコン膜、ＰＳＧ膜等を用いることができる。また、保護膜６１として、窒化シリコン膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層したものを用いてもよい。
電極パッド６２Ｐは、上記半導体集積回路（図示略）と電気的に接続されている。各電極パッド６２Ｐは、半導体チップ１の接続端子１４と対応する位置に形成されている。そして、図７に示すように半導体チップ１に半導体チップ４が積層された状態において、各電極パッド６２Ｐは、接続端子６３を介して上記接続端子１４（金属層１５）と電気的に接続されている。この電極パッド６２Ｐは、保護膜６１に形成された開口部６１Ｘから露出されることで形成されている。なお、電極パッド６２Ｐの材料としては、例えばＡｌ、ＣｕとＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることができる。
接続端子６３は、電極パッド６２Ｐ上に形成されている。接続端子６３は、電極パッド６２Ｐを介して上記半導体集積回路（図示略）と電気的に接続されている。また、接続端子６３は、図７に示すように半導体チップ１に当該半導体チップ４が積層された状態において、金属層１５及び接続端子１４を介して貫通電極１３に電気的に接続されている。このように、半導体チップ１及び半導体チップ４は、半導体チップ１に形成された貫通電極１３を介して電気的に接続されている。
上記接続端子６３としては、例えばＡｌジンケート法や無電解めっき法により形成されたＮｉ／Ａｕ／Ｓｎ層、Ｎｉ／Ｐｄ／Ａｕ／Ｓｎ層、Ｎｉ／Ａｕ層やＮｉ／Ｐｄ／Ａｕ層を用いることができる。また、接続端子６３としては、半導体チップ１の接続端子２５及び金属層２６と同様に、柱状の接続用バンプにはんだ層を形成したものを用いることもできる。この場合の接続用バンプの材料としては例えばＣｕ層を用いることができ、はんだ層の材料としては例えばＳｎ−Ａｇ系の鉛フリーはんだを用いることができる。
絶縁層６４は、半導体チップ１に半導体チップ４が積層された状態において、半導体チップ４の接続端子６３、半導体チップ１の金属層１５、接続端子１４及び貫通電極１３を覆うように保護膜６１の下面に形成されている。この絶縁層６４は、アンダーフィル材と同様の役割を果たす。絶縁層６４の材料としては、半導体チップ１の最上層に形成された絶縁層１１、つまり半導体チップ１に半導体チップ４が積層された状態において、絶縁層６４と接する絶縁層１１と同一組成の絶縁性樹脂が用いられる。すなわち、絶縁層６４の材料としては、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、絶縁層６４の厚さは、例えば５〜１５μｍ程度とすることができる。
（半導体パッケージの製造方法）
次に、上記半導体パッケージ２の製造方法を説明する。
まず、図８（ａ）に示す工程では、半導体チップ１及び配線基板３を準備する。半導体チップ１は、先の図２〜図６で説明した製造工程により製造することができる。また、配線基板３は、公知の製造方法により製造することが可能であるため、図示を省略して詳細な説明を割愛するが、例えば以下のような方法で製造される。
すなわち、基板本体５０の上面に配線パターン５１を形成し、その配線パターン５１の一部を電極パッド５１Ｐとして露出させるための開口部５３Ｘを有するソルダレジスト層５３を形成する。次に、電極パッド５１Ｐ上に接続端子５２Ａを形成する。ここで、接続端子５２Ａとしては、例えばプレソルダや金属層（表面処理層）を用いることができる。なお、プレソルダの材料としては、例えば共晶はんだや鉛フリーはんだ（Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系など）を用いることができる。また、表面処理層の材料としては、例えばＳｎ層、Ａｕ層、Ｎｉ／Ａｕ層、Ｎｉ／Ｐｄ／Ａｕ層、Ｐｄ／Ａｕ層を用いることができる。なお、接続端子５２Ａがプレソルダの場合には、電極パッド５１Ｐ上に、はんだペーストを塗布、又は、はんだボールを搭載した後、リフロー処理を行うことにより形成することができる。また、例えば接続端子５２ＡがＳｎ層である場合には、無電解めっき法により形成することができる。
以上の工程により、配線基板３を製造することができる。
その後、配線基板３の上面側に、接続端子５２Ａを覆うようにＢ−ステージ状態（半硬化状態）の絶縁層５５Ａを形成する。絶縁層５５Ａの厚さは、例えば半導体チップ１の接続端子２５の高さに応じて設定される。具体的には、絶縁層５５Ａの厚さは、配線基板３に半導体チップ１を積層した際に、接続端子２５の全面を被覆することが可能な厚みに設定される。絶縁層５５Ａの材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ）、ペースト状の絶縁性樹脂（例えば、ＮＣＰ）、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー等を用いることができる。また、絶縁層５５Ａの材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ）やペースト状の異方性導電樹脂（例えば、ＡＣＰ）等を用いることができる。
絶縁層５５Ａの材料としてシート状の絶縁樹脂を用いた場合には、配線基板３の上面にシート状の絶縁性樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、絶縁層５５Ａを真空雰囲気中でラミネートすることにより、絶縁層５５Ａ中へのボイドの巻き込みを抑制することができる。一方、絶縁層５５Ａの材料として液状又はペースト状の絶縁性樹脂を用いた場合には、配線基板３の上面に液状又はペースト状の絶縁性樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁性樹脂をプリベークしてＢ−ステージ状態にする。
次いで、図８（ａ）に示す工程では、上面に絶縁層５５Ａが形成された配線基板３の上方に、上記半導体チップ１を配置する。具体的には、配線基板３の電極パッド５１Ｐ側の面と、半導体チップ１の電極パッド２３Ｐ側の面とを対向させて、接続端子５２Ａと接続端子２５及び金属層２６とが対向するように位置決めされる。なお、本実施形態の半導体チップ１では、接続端子２５上にはんだ層である金属層２６が被着されている。
続いて、接続端子５２Ａの形成された電極パッド５１Ｐ上に、半導体チップ１の接続端子２５をフリップチップ接合する。具体的には、半導体チップ１の保護膜２４の下面が配線基板３の上面に形成された絶縁層５５Ａに接着されるとともに、半導体チップ１の接続端子２５及び金属層２６がＢ−ステージ状態の絶縁層５５Ａを突き破って接続端子５２Ａと電気的に接続される。金属層２６と接続端子５２Ａとの接続は、例えば金属層２６（はんだ層）及び接続端子５２Ａを２３０℃〜２６０℃程度に加熱し、はんだを溶融・凝固させることにより行われる。このとき、金属層２６と接続端子５２Ａがはんだから構成されているため、金属層２６及び接続端子５２Ａが溶融し合金となり、図８（ｂ）に示すように、一つのはんだバンプ５２が形成される。そして、そのはんだバンプ５２を介して接続端子２５と電極パッド５１Ｐとが電気的に接続される。なお、Ｂ−ステージ状態の絶縁層５５Ａは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、電極パッド５１Ｐ、はんだバンプ５２及び接続端子２５が熱硬化後の絶縁層５５によって被覆される。
次に、半導体チップ１上に積層される半導体チップ４を準備する。以下に、半導体チップ４の製造方法を図９に従って説明する。以下の説明では、説明の簡略化のために１つのチップを拡大して説明するが、実際にはウェハレベルで製造が行われるため、１枚のウェハに多数の半導体チップ４を一括して作製した後、個々のチップに個片化される。なお、ここでは、個片化の工程についての説明は省略する。
図９（ａ）に示す工程では、周知の方法で、半導体集積回路（図示略）が作り込まれた半導体基板６０を準備する。例えば半導体基板６０に対し所要のデバイスプロセスを行った後、半導体基板６０の半導体集積回路（図示略）が形成される側の第１主面６０Ａ（図９（ａ）では上面）に所要のパターンで配線層を形成し、その配線層を覆う保護膜６１を形成する。その後、上記配線層の一部分によって画定される電極パッド６２Ｐに対応する部分の保護膜６１を除去する。これにより、保護膜６１に開口部６１Ｘが形成されるとともに、その開口部６１Ｘから上記配線層が露出されることで電極パッド６２Ｐが形成される。なお、開口部６１Ｘの形成は、例えばＹＡＧレーザやエキシマレーザ等のレーザ加工によって行うことができる。
次に、図９（ｂ）に示す工程では、電極パッド６２Ｐ上に接続端子６３を形成する。例えば接続端子６３がＮｉ／Ａｕ／Ｓｎ層である場合には、まず、電極パッド６２Ｐ上に無電解めっきが施されるように電極パッド６２Ｐのアルミ表面に対してジンケート処理が行われる。続いて、無電解めっき法により、電極パッド６２Ｐ上にＮｉ層とＡｕ層とＳｎ層を順に積層し、電極パッド６２Ｐ上に接続端子６３を形成する。また、例えば接続端子６３が柱状の接続用バンプにはんだ層を形成したものである場合には、上記接続端子２５及び金属層２６と同様の製造方法により接続端子６３を形成することができる（図３（ａ）、（ｂ）参照）。
次いで、図９（ｃ）に示す工程では、保護膜６１上に、接続端子６３を覆うようにＢ−ステージ状態の絶縁層６４Ａを形成する。絶縁層６４Ａの材料としては、例えば粘着性を有するシート状の絶縁性樹脂（例えば、ＮＣＦ）、ペースト状の絶縁性樹脂（例えば、ＮＣＰ）、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を用いることができる。また、絶縁層６４Ａの材料としては、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ）やペースト状の異方性導電樹脂（例えば、ＡＣＰ）等を用いることができる。
絶縁層６４Ａの材料としてシート状の絶縁性樹脂を用いた場合には、保護膜６１の上面にシート状の絶縁樹脂をラミネートする。但し、この工程では、シート状の絶縁樹脂の熱硬化は行わず、Ｂ−ステージ状態にしておく。なお、絶縁層６４Ａを真空雰囲気中でラミネートすることにより、絶縁層６４Ａ中へのボイドの巻き込みを抑制することができる。一方、絶縁層６４Ａの材料として液状又はペースト状の絶縁性樹脂を用いた場合には、保護膜６１の上面に液状又はペースト状の絶縁樹脂を例えば印刷法やスピンコート法により塗布する。その後、塗布した液状又はペースト状の絶縁性樹脂をプリベークしてＢ−ステージ状態にする。
以上の製造工程により、本実施形態の半導体チップ４が製造される。
次に、図１０（ａ）に示す工程では、貫通電極１３の上面を覆う接続端子１４が形成された半導体チップ１の上方に、上記製造された半導体チップ４を配置する。具体的には、半導体チップ１の接続端子１４側の面と、半導体チップ４の電極パッド６２Ｐ側の面とを対向させて、半導体チップ１の接続端子１４と電極パッド６２Ｐ上に形成された接続端子６３とが対向するように位置決めされる。このとき、接続端子１４及び金属層１５の平面形状が貫通電極１３の平面形状よりも大きく形成されているため、接続端子６３と貫通電極１３を直接接続する場合よりも位置合わせが容易である。
続いて、図１０（ｂ）に示す工程では、接続端子１４の形成された貫通電極１３上に、半導体チップ４の接続端子６３をフリップチップ接合する。具体的には、半導体チップ４の絶縁層６４Ａの下面が半導体チップ１の絶縁層１１の上面に接着されるとともに、半導体チップ４の接続端子６３がＢ−ステージ状態の絶縁層６４Ａを突き破って、半導体チップ１の金属層１５に突き当てられる。これにより、金属層１５を介して接続端子１４，６３が電気的に接続される。このとき、半導体チップ１の接続端子１４及び金属層１５の平面形状が貫通電極１３の平面形状よりも大きくなっている。このため、半導体チップ４の接続端子６３と金属層１５との接触面積が、接続端子６３と貫通電極１３とが接触される場合のそれよりも大きくなる。したがって、金属層１５と接続端子６３との接続強度を向上させることができ、半導体チップ１，４間の電気的接続信頼性を向上させることができる。
なお、上記金属層１５及び接続端子６３の電気的な接続は、金属層１５と接続端子６３の少なくとも一方にはんだが用いられている場合には、そのはんだを溶融・凝固することにより行われる。また、絶縁層６４ＡにＡＣＦやＡＣＰを用いる場合には、接続端子６３と接続端子１４（金属層１５）との間に絶縁層６４Ａ（ＡＣＦ又はＡＣＰ）を介在させて加圧する。これにより、絶縁層６４Ａのうち対向する金属層１５と接続端子６３間の部分が強く加圧されて厚さ方向に導電性を示すようになるため、それら金属層１５と接続端子６３間が電気的に接続される。
このように金属層１５を介して接続端子１４，６３が電気的に接続されると、半導体チップ４の電極パッド６２Ｐが接続端子６３，１４等を介して貫通電極１３に電気的に接続される。ひいては、半導体チップ４の電極パッド６２Ｐが貫通電極１３等を介して配線基板３の電極パッド５１Ｐに電気的に接続される。また、Ｂ−ステージ状態の絶縁層６４Ａは、上記積層時における加熱処理又は積層後に実施される加熱処理により、硬化温度以上に所定時間加熱されて熱硬化される。これにより、熱硬化後の絶縁層６４の下面と絶縁層１１の上面とが接着されるとともに、貫通電極１３、接続端子１４，６３、金属層１５及び電極パッド６２Ｐ等が熱硬化された絶縁層６４によって被覆される。このとき、絶縁層６４の材料は、その絶縁層６４の下層に形成される絶縁層１１の材料と同じであるため、絶縁層６４の材料と絶縁層１１の材料の物性（熱膨張率等）の違いにより生じる、絶縁層６４と絶縁層１１の界面の剥離等を抑制することができる。
続いて、図７に示すように、配線基板３上に積層搭載された複数の半導体チップ１，４を封止する封止樹脂５を形成する。具体的には、封止樹脂５として熱硬化性を有する樹脂を用いた場合、図１０（ｂ）に示した構造体を金型内に収容し、金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化した樹脂を金型内に導入する。その後、樹脂を例えば１８０℃程度で加熱して硬化させることで、封止樹脂５を形成する。そして、配線基板３の下面にはんだボール５４を形成することにより、本実施形態の半導体パッケージ２が製造される。
（効果）
以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏する。
（６）半導体チップ４の下面（半導体チップ１と対向する面）側に半硬化状態の絶縁層６４Ａを形成し、その半導体チップ４を半導体チップ１に積層した後に、絶縁層６４を熱硬化するようにした。そして、このように形成された絶縁層６４がアンダーフィル材と同様の役割を果たす。これにより、半導体チップ４を半導体チップ１に積層する際に、半硬化状態の絶縁層６４Ａが接続端子１４，６３、金属層１５及び電極パッド６２Ｐ等を覆うように変形されるため、アンダーフィル材を充填する際に問題となるボイドの発生を抑制することができる。さらに、アンダーフィル材を充填する工程も省略することができる。
（７）また、上記絶縁層６４の材料を、その絶縁層６４の下層に形成される絶縁層１１と同一組成の絶縁性樹脂とした。これにより、絶縁層６４の材料と絶縁層１１の材料の物性（熱膨張率等）の違いにより生じる、絶縁層６４と絶縁層１１の界面の剥離等を抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、絶縁層１１、絶縁膜１２及び導電層１３Ａを薄化する際に（図５（ａ）参照）、絶縁層１１、絶縁膜１２及び導電層１３Ａをバイト研削するようにした。これに限らず、例えばＣＭＰ装置を用いて絶縁層１１、絶縁膜１２及び導電層１３Ａを薄化するようにしてもよい。
あるいは、図２（ｂ）で形成された溝部３０Ｘの深さばらつきが小さい場合には、図５（ａ）に示した工程、つまり絶縁層１１、絶縁膜１２及び導電層１３Ａを薄化する工程を省略するようにしてもよい。
・上記第２実施形態では、上下の半導体チップ１，４を積層する際に、半導体チップ４の下面側にＢ−ステージ状態の絶縁層６４Ａを形成し、その半導体チップ４を半導体チップ１に積層した後に、上記絶縁層６４Ａを熱硬化するようにした。そして、このように熱硬化された絶縁層６４にアンダーフィル材と同様の役割を持たせるようにした。これに限らず、例えば半導体チップ４を半導体チップ１に積層した後に、それら半導体チップ１，４間にアンダーフィル材を充填するようにしてもよい。
・上記第２実施形態における配線基板３上に積層される半導体チップの種類や数は特に限定されない。例えば配線基板３上に積層される複数の半導体チップの全てを、メモリデバイス用の半導体チップとしてもよい。また、配線基板３上に３つ以上の半導体チップを積層するようにしてもよい。
・上記第２実施形態では、配線基板３をＢＧＡ（Ball Grid Array）型の配線基板に具体化したが、例えばＰＧＡ（Pin Grid Array）型の配線基板やＬＧＡ（Land Grid Array）型の配線基板に具体化してもよい。
１ 半導体チップ（半導体装置、第１半導体装置）
２ 半導体パッケージ
３ 配線基板
４ 半導体チップ（第２半導体装置）
１０ 半導体基板
１０Ｃ 基板
１０Ｘ 貫通孔
１１ 絶縁層
１１Ｘ 開口部
１２ 絶縁膜
１３ 貫通電極
１３Ａ 導電層
１４ 接続端子
１４Ａ 表面
１５ 金属層
３０ 基板
３０Ｘ 溝部

Claims (9)

  1. 第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、
    前記第１主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、
    絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、
    前記絶縁層から露出される前記貫通電極を覆うように該貫通電極と一体に形成され、前記貫通電極の平面形状よりも大きく形成された接続端子と、
    を有することを特徴とする半導体装置。
  2. 前記接続端子の表面が粗化面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記接続端子の表面の粗度が、前記貫通電極の前記第２主面側の端面の粗度よりも大きいことを特徴とする請求項２に記載の半導体装置。
  4. 前記接続端子を被覆する金属層を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 第１主面と第２主面との間を貫通する貫通孔を有する半導体基板と、
    前記第１主面を覆うように形成され、前記貫通孔と対向する位置に開口部が形成された絶縁層と、
    絶縁膜によって覆われた前記貫通孔及び前記開口部に形成された貫通電極と、
    前記絶縁層から露出される前記貫通電極を覆うように該貫通電極と一体に形成され、前記貫通電極の平面形状よりも大きく形成された接続端子と、を有する第１半導体装置と、
    前記接続端子に接合された第２半導体装置と、
    を有することを特徴とする半導体パッケージ。
  6. 半導体基板の第１主面と第２主面との間を貫通する貫通孔に形成される貫通電極を備える半導体装置の製造方法であって、
    前記半導体基板の母材となる基板に溝部を形成する工程と、
    前記溝部の内壁面に絶縁膜を形成する工程と、
    前記基板を薄化して前記半導体基板を形成し、前記溝部を前記貫通孔とするとともに、前記半導体基板から前記絶縁膜で覆われた導電層の一部を露出させる工程と、
    前記露出された絶縁膜及び導電層を覆うように絶縁層を形成する工程と、
    前記絶縁層の前記半導体基板と接する面とは反対側の第１の面側から前記絶縁層にブラスト処理を施して前記絶縁層を薄化する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記絶縁層を薄化する工程では、薄化された前記絶縁層から露出される前記導電層が変形されることで、前記絶縁膜によって側壁の覆われた前記導電層よりも平面形状が大きく形成された接続端子が形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記絶縁層を形成する工程の後であって、前記絶縁層を薄化する工程の前に、
    前記導電層の第１端面と前記絶縁層の前記第１の面とが面一になるように、前記絶縁層、前記絶縁膜及び前記導電層を研削又は研磨する工程を有することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記研削は、バイト研削であることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2011282076A 2011-12-22 2011-12-22 半導体装置、半導体パッケージ及び半導体装置の製造方法 Active JP5878362B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011282076A JP5878362B2 (ja) 2011-12-22 2011-12-22 半導体装置、半導体パッケージ及び半導体装置の製造方法
US13/716,719 US8987902B2 (en) 2011-12-22 2012-12-17 Semiconductor device, semiconductor package, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011282076A JP5878362B2 (ja) 2011-12-22 2011-12-22 半導体装置、半導体パッケージ及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2013131720A true JP2013131720A (ja) 2013-07-04
JP2013131720A5 JP2013131720A5 (ja) 2014-10-02
JP5878362B2 JP5878362B2 (ja) 2016-03-08

Family

ID=48653722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011282076A Active JP5878362B2 (ja) 2011-12-22 2011-12-22 半導体装置、半導体パッケージ及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8987902B2 (ja)
JP (1) JP5878362B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170112540A (ko) * 2016-03-31 2017-10-12 주식회사 엘지화학 리버스 오프셋 행오버 중간체 및 이를 형성하는 리버스 오프셋 금속 패턴의 제조방법
KR20190037803A (ko) * 2017-09-29 2019-04-08 서울과학기술대학교 산학협력단 은코팅 구리 필라 접합 구조체 및 이를 이용한 접합 방법
JP2020107910A (ja) * 2020-04-01 2020-07-09 日亜化学工業株式会社 発光装置及びその製造方法
US11430928B2 (en) 2016-05-31 2022-08-30 Nichia Corporation Light-emitting device with exposed filter particles
JP2022166091A (ja) * 2015-08-28 2022-11-01 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
WO2023200219A1 (ko) * 2022-04-11 2023-10-19 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9299663B2 (en) * 2014-05-19 2016-03-29 Micron Technology, Inc. Semiconductor devices and methods for backside photo alignment
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
FR3104316B1 (fr) * 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
FR3104315B1 (fr) * 2019-12-04 2021-12-17 St Microelectronics Tours Sas Procédé de fabrication de puces électroniques
FR3104317A1 (fr) 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
KR20220031398A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179562A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US20060292877A1 (en) * 2005-06-28 2006-12-28 Lake Rickie C Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP2007067016A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007115776A (ja) * 2005-10-18 2007-05-10 Shinko Electric Ind Co Ltd 半導体チップ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
US7791159B2 (en) * 2007-10-30 2010-09-07 Panasonic Corporation Solid-state imaging device and method for fabricating the same
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179562A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US20060292877A1 (en) * 2005-06-28 2006-12-28 Lake Rickie C Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP2007067016A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007115776A (ja) * 2005-10-18 2007-05-10 Shinko Electric Ind Co Ltd 半導体チップ及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022166091A (ja) * 2015-08-28 2022-11-01 昭和電工マテリアルズ株式会社 半導体装置及びその製造方法
JP7327601B2 (ja) 2015-08-28 2023-08-16 株式会社レゾナック 半導体装置及びその製造方法
KR20170112540A (ko) * 2016-03-31 2017-10-12 주식회사 엘지화학 리버스 오프셋 행오버 중간체 및 이를 형성하는 리버스 오프셋 금속 패턴의 제조방법
KR102031404B1 (ko) 2016-03-31 2019-10-11 주식회사 엘지화학 리버스 오프셋 행오버 중간체 및 이를 형성하는 리버스 오프셋 금속 패턴의 제조방법
US11430928B2 (en) 2016-05-31 2022-08-30 Nichia Corporation Light-emitting device with exposed filter particles
KR20190037803A (ko) * 2017-09-29 2019-04-08 서울과학기술대학교 산학협력단 은코팅 구리 필라 접합 구조체 및 이를 이용한 접합 방법
KR101971493B1 (ko) * 2017-09-29 2019-04-23 서울과학기술대학교 산학협력단 은코팅 구리 필라 접합 구조체 및 이를 이용한 접합 방법
JP2020107910A (ja) * 2020-04-01 2020-07-09 日亜化学工業株式会社 発光装置及びその製造方法
JP7078863B2 (ja) 2020-04-01 2022-06-01 日亜化学工業株式会社 発光装置及びその製造方法
WO2023200219A1 (ko) * 2022-04-11 2023-10-19 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US8987902B2 (en) 2015-03-24
US20130161813A1 (en) 2013-06-27
JP5878362B2 (ja) 2016-03-08

Similar Documents

Publication Publication Date Title
JP5878362B2 (ja) 半導体装置、半導体パッケージ及び半導体装置の製造方法
JP6232249B2 (ja) 半導体装置及び半導体装置の製造方法
JP5357241B2 (ja) 半導体装置及び半導体装置の製造方法
CN109427702B (zh) 散热器件和方法
CN109786267B (zh) 半导体封装件和方法
CN110957281B (zh) 集成电路封装件和方法
US10037963B2 (en) Package structure and method of forming the same
US9368474B2 (en) Manufacturing method for semiconductor device
US20210358825A1 (en) Underfill Structure for Semiconductor Packages and Methods of Forming the Same
CN110660753B (zh) 半导体封装件和方法
US11948890B2 (en) Semiconductor package and method
TWI749088B (zh) 半導體裝置的製造方法
JP2008218926A (ja) 半導体装置及びその製造方法
CN104851816A (zh) 一种多芯片高密度封装方法
CN115117033A (zh) 集成电路封装件及其形成方法
JP2012004505A (ja) 半導体装置及びその製造方法
US7170167B2 (en) Method for manufacturing wafer level chip scale package structure
JP5385471B2 (ja) 半導体装置の製造方法
US11664301B2 (en) Semiconductor device package
JP2012004506A (ja) 半導体装置及びその製造方法
US11810830B2 (en) Chip package structure with cavity in interposer
US20240096811A1 (en) Semiconductor package and method of manufacturing the same
US20230009506A1 (en) Stencil structure and method of fabricating package
CN118280852A (zh) 用于形成导电凸块的电子设备和方法
KR20230167252A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160128

R150 Certificate of patent or registration of utility model

Ref document number: 5878362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150