JP2015133388A5 - - Google Patents

Claims (8)

1. 第１絶縁層と、
   前記第１絶縁層の第１面に形成され、前記第１絶縁層の周辺に形成された外部接続パッドと、前記外部接続パッドより内側の内部接続パッドとを有する配線層と、
   第１面に形成された電極パッドと、前記電極パッド上に形成されたバンプとを有し、前記第１面において前記電極パッドより内側に回路素子を含む領域が設定され、前記バンプが前記配線層の前記内部接続パッドに接続された半導体素子と、
   前記半導体素子の第１面と前記第１絶縁層との間に充填された第２絶縁層と、
   前記半導体素子の第２面を被覆し、前記外部接続パッドに対応する開口部が形成された第３絶縁層と、
   前記外部接続パッドに接続された外部接続端子と、
   を有する半導体装置。
2. 前記回路素子を含む領域において、前記第１絶縁層及び前記第２絶縁層は前記第３絶縁層より薄いこと、を特徴とする請求項１に記載の半導体装置。
3. 前記配線層の第１面を被覆し、前記配線層の内端を前記内部接続パッドとする開口部と、前記配線層の外端を前記外部接続パッドとする開口部とが形成されたレジスト層を有すること、を特徴とする請求項１または２に記載の半導体装置。
4. 前記レジスト層は
   前記配線層を覆う第１レジスト層と、
   前記第１レジスト層の一部を覆う第２レジスト層と、
   を有し、
   前記第１レジスト層と前記第２レジスト層を貫通して形成された開口部によって前記配線層の一部を前記外部接続パッドとし、
   前記第１レジスト層に形成された開口部によって前記配線層の一部を前記内部接続パッドとすること、
   を特徴とする請求項３に記載の半導体装置。
5. 前記半導体素子はセンサチップであり、前記半導体素子に設定された領域に検出のための回路素子が含まれること、を特徴とする請求項１〜４の何れか一項に記載の半導体装置。
6. 支持板の上面に、第１絶縁層を形成する工程と、
   前記第１絶縁層の上面に配線層を形成する工程と、
   前記配線層の内部接続パッドに半導体素子を接続する工程と、
   前記半導体素子を覆う樹脂層を形成する工程と、
   前記支持板を除去する工程と、
   前記樹脂層に開口部を形成する工程と、
   前記開口部に前記配線層の外部接続パッドに接続された外部接続端子を形成する工程と、
   を有する半導体装置の製造方法。
7. 前記配線層の外部接続パッドに第１の接続端子を接続する工程を有し、
   前記半導体素子を覆う樹脂層により前記半導体素子と前記第１の接続端子を被覆し、
   前記樹脂層に開口部を形成する工程において前記第１の接続端子を露出し、
   前記開口部から露出した前記第１の接続端子に導電材を付加して前記半導体素子を被覆する樹脂層の表面から突出する前記外部接続端子を形成すること、
   を特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記支持板は突出部を有し、
   前記突出部により前記第１絶縁層に凹部を形成し、
   前記凹部に応じて切断して表面端部に段差部を有する前記半導体装置を形成すること、を特徴とする請求項６または７に記載の半導体装置の製造方法。