JP2015026722A5 - - Google Patents

Download PDF

Info

Publication number
JP2015026722A5
JP2015026722A5 JP2013155615A JP2013155615A JP2015026722A5 JP 2015026722 A5 JP2015026722 A5 JP 2015026722A5 JP 2013155615 A JP2013155615 A JP 2013155615A JP 2013155615 A JP2013155615 A JP 2013155615A JP 2015026722 A5 JP2015026722 A5 JP 2015026722A5
Authority
JP
Japan
Prior art keywords
metal layer
solder material
resin layer
bump structure
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013155615A
Other languages
English (en)
Other versions
JP2015026722A (ja
JP6210777B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013155615A priority Critical patent/JP6210777B2/ja
Priority claimed from JP2013155615A external-priority patent/JP6210777B2/ja
Priority to US14/328,765 priority patent/US9485864B2/en
Publication of JP2015026722A publication Critical patent/JP2015026722A/ja
Publication of JP2015026722A5 publication Critical patent/JP2015026722A5/ja
Application granted granted Critical
Publication of JP6210777B2 publication Critical patent/JP6210777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

実施形態の一観点によれば、電極パッド上に設けられるバンプ構造であって、はんだ材と、前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していないことを特徴とするバンプ構造が提供される。

Claims (8)

  1. 電極パッド上に設けられるバンプ構造であって、
    はんだ材と、
    前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、
    前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、
    前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、
    前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、
    前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していない
    ことを特徴とするバンプ構造。
  2. 請求項1記載のバンプ構造において、
    前記はんだ材は、上部が拡がっている逆円錐台形状である
    ことを特徴とするバンプ構造。
  3. 請求項1又は2に記載のバンプ構造において、
    前記はんだ材は、Sn、Sn−Zn系はんだ、Sn−Cu系はんだ、又は、Sn−In系はんだであり、
    前記金属層は、Niである
    ことを特徴とするバンプ構造。
  4. はんだ材と、前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していないバンプ構造が、電極パッド上に設けられていることを特徴とする配線基板。
  5. はんだ材と、前記はんだ材の側面を覆う筒状部を有し、前記はんだ材よりも融点の高い金属により形成された金属層とを有し、前記金属層の前記筒状部は、上部が拡がっており、前記金属層の前記筒状部の上端は、前記筒状部の中心軸に対して垂直な方向に更に拡がっており、前記金属層は、前記はんだ材の底面を覆う底部を更に有し、前記金属層の前記底部は、前記電極パッドに電気的に接続されており、前記金属層の下端側は、前記電極パッド上に形成された絶縁樹脂層に埋設され、前記金属層の上端側は、前記絶縁樹脂層から突出しており、前記金属層の前記筒状部の上端の中心軸に垂直な方向に拡がった部分は、前記絶縁樹脂層とは接触していないバンプ構造が、電極パッド上に設けられている配線基板と、
    前記配線基板に搭載され、前記バンプ構造を電極に接続された半導体チップと
    を有することを特徴とする半導体装置。
  6. 電極パッド上に設けられるバンプ構造の製造方法であって、
    前記電極パッド上に第1の樹脂層を形成する工程と、
    前記第1の樹脂層上に、前記第1の樹脂層とは剥離特性が異なる第2の樹脂層を形成する工程と、
    前記第1の樹脂層及び前記第2の樹脂層に、上部が拡がった第1の開口を形成する工程と、
    前記第1の開口の内壁に、はんだ材よりも融点の高い金属の金属層を形成する工程と、
    前記金属層内に、前記はんだ材を充填する工程と、
    前記第2の樹脂層を除去する工程と
    を有することを特徴とするバンプ構造の製造方法。
  7. 請求項6記載のバンプ構造の製造方法において、
    前記はんだ材を充填する工程の後、前記第2の樹脂層を除去する工程の前に、全面を平坦化する工程を更に有する
    ことを特徴とするバンプ構造の製造方法。
  8. 請求項6又は7記載のバンプ構造の製造方法において、
    前記第1の開口を形成する工程の後、前記金属層を形成する工程の前に、前記第1の開口を含む第2の開口が形成されたレジスト層を形成する工程を更に有し、
    前記金属層を形成する工程では、前記レジスト層をマスクとして、前記金属層を形成し、
    前記はんだ材を充填する工程では、前記レジスト層をマスクとして、前記はんだ材を充填し、
    前記はんだ材を充填する工程の後、前記第2の樹脂層を除去する工程の前に、前記レジスト層を剥離する工程を更に有する
    ことを特徴とするバンプ構造の製造方法。
JP2013155615A 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 Active JP6210777B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013155615A JP6210777B2 (ja) 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US14/328,765 US9485864B2 (en) 2013-07-26 2014-07-11 Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013155615A JP6210777B2 (ja) 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法

Publications (3)

Publication Number Publication Date
JP2015026722A JP2015026722A (ja) 2015-02-05
JP2015026722A5 true JP2015026722A5 (ja) 2016-07-21
JP6210777B2 JP6210777B2 (ja) 2017-10-11

Family

ID=52390371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013155615A Active JP6210777B2 (ja) 2013-07-26 2013-07-26 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法

Country Status (2)

Country Link
US (1) US9485864B2 (ja)
JP (1) JP6210777B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
ES2913931T3 (es) 2016-02-25 2022-06-06 Milwaukee Electric Tool Corp Herramienta eléctrica que incluye un sensor de posición de salida
US10184189B2 (en) 2016-07-18 2019-01-22 ECSI Fibrotools, Inc. Apparatus and method of contact electroplating of isolated structures
JP6768843B2 (ja) * 2017-01-30 2020-10-14 三菱電機株式会社 パワー半導体装置の製造方法およびパワー半導体装置
WO2019107002A1 (ja) * 2017-11-28 2019-06-06 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP7154818B2 (ja) * 2018-05-10 2022-10-18 ローム株式会社 半導体装置および半導体装置の製造方法
CN113053833A (zh) * 2019-12-26 2021-06-29 财团法人工业技术研究院 一种半导体装置及其制作方法
US11302537B2 (en) * 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with conductive adhesive layer and method for forming the same
KR20220070684A (ko) * 2020-11-23 2022-05-31 삼성전기주식회사 인쇄회로기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226160A (ja) 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> 電子部品接続用の端子装置および端子の製造方法
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP3735547B2 (ja) * 2001-08-29 2006-01-18 株式会社東芝 半導体装置及びその製造方法
US6992379B2 (en) * 2001-09-05 2006-01-31 International Business Machines Corporation Electronic package having a thermal stretching layer
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4949279B2 (ja) * 2008-01-21 2012-06-06 新光電気工業株式会社 配線基板及びその製造方法
KR20090080623A (ko) 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
JP5407269B2 (ja) * 2008-10-21 2014-02-05 富士通セミコンダクター株式会社 半導体装置
JP2010157690A (ja) * 2008-12-29 2010-07-15 Ibiden Co Ltd 電子部品実装用基板及び電子部品実装用基板の製造方法

Similar Documents

Publication Publication Date Title
JP2015026722A5 (ja)
JP2012069761A5 (ja)
JP2009164481A5 (ja)
JP2016096292A5 (ja)
JP2012109350A5 (ja)
JP2015015313A5 (ja)
JP2016072493A5 (ja)
JP2010267805A5 (ja)
JP2017108019A5 (ja)
JP2010267789A5 (ja)
JP2015070007A5 (ja)
JP2013118255A5 (ja)
JP2015133388A5 (ja)
JP2014103295A5 (ja)
JP2012517709A5 (ja)
JP2015159197A5 (ja)
JP2016213238A5 (ja)
JP2009105311A5 (ja)
JP2017050310A5 (ja)
JP2014517531A5 (ja)
JP2016225414A5 (ja)
JP2014501451A5 (ja)
JP2013012522A5 (ja) パッケージの製造方法およびpop構造体
JP2017005074A5 (ja)
JP2012004505A5 (ja)