JPH01226160A - 電子部品接続用の端子装置および端子の製造方法 - Google Patents

電子部品接続用の端子装置および端子の製造方法

Info

Publication number
JPH01226160A
JPH01226160A JP63053150A JP5315088A JPH01226160A JP H01226160 A JPH01226160 A JP H01226160A JP 63053150 A JP63053150 A JP 63053150A JP 5315088 A JP5315088 A JP 5315088A JP H01226160 A JPH01226160 A JP H01226160A
Authority
JP
Japan
Prior art keywords
terminal
terminals
electrode
resist
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63053150A
Other languages
English (en)
Inventor
Hideki Tsunetsugu
恒次　秀起
Shinichi Sasaki
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63053150A priority Critical patent/JPH01226160A/ja
Publication of JPH01226160A publication Critical patent/JPH01226160A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路に適用して好適な電子部品接
続用の端子装置および端子の製造方法に関する。
〔従来の技術〕
従来、例えば半導体チップを基板に対しで実装する場合
に、第６図（ａ）〜（Ｃ）に示す端子構造をもつ端子装
置が採用されている。
すなわち、同図（ａｌは例えばＡｕ、Ｃｕ等を用いたワ
イヤボンディング法によるもの、同図（ｂ）はテープキ
ャリアを用いたＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ
　Ｂｏｎｄｉｎｇ）法によるもの、同図（Ｃ）は微細な
半田バンプを用いたフリップチップ法によるものである
。
〔発明が解決しようとする課題〕
ところで、この種電子部品接続用の端子装置においては
、文献（−例としてプレスジャーナル社のＳｅｍ１ｃｏ
ｎｄｕｃｔｏｒ　Ｗｏｒｌｄ　　′８５ハイブリッドテ
クノロジー）にも見られるように次に示す問題があった
。
すなわち、ワイヤボンディング法による端子装置では、
接続可能領域が基板１上の半導体チップ２の外周のみで
あり、しかもワイヤボンディング時にワイヤ３を支持す
るウェッジ（図示せず）を必要とすることから端子（電
極）間の最小ピッチが約１００μｍ程度に限定されてお
り、またＴＡＢ法によるものでは、接続可能領域がキャ
リアテープ４上の半導体チップ５の外周のみであること
に加え、キャリアテープ４上に形成する端子リード６の
パターンの形成限界から最小ピッチが約８０μｍ程度に
限定されている。そして、フリップチップ法による端子
装置では、基板７の外周のみならず表面に半導体子ツブ
８を接続可能なものの、半田バンプ９を金属マスクを用
いる薄着法によって形成しているため、半田バンプ（端
子）９間の最小ピッチが約２５０μｍ程度に限定されて
いる。
したがって、何れの方法による端子装置も高密度な端子
接続を行うことができず、近年の半導体チップの高集積
化に応じることができなかった。
また、フリップチップ法を用いる端子装置においては、
半田バンプ９の両側で接続するものであるため、半導体
チップ８が大型化（重量化）すればする程、その接続界
面に剪断歪が集中して生じ易くなり、端子接続上の信頼
性が低下するという不都合があった。
本発明はこのような事情に鑑みなされたもので、高密度
な端子接続を行うことができ、かつ端子接続上の信鯨性
を高めることができる電子部品接続用の端子装置および
端子の製造方法を提供するものである。
〔課題を解決するための手段〕
本発明に係る電子部品接続用の端子装置は、基板と電子
部品間にフォトワーク法によって凹凸部を設けることに
より各電極に接続する端子を形成し、これら端子のうち
凹部側の端子に凸部側の端子を嵌合したものである。
また、本発明と別の発明に係る端子の製造方法は、予め
電極がその表面に形成された本体上に第１のレジストを
塗布する工程と、このレジストに貫通孔を設けることに
より電極を露呈させる工程と、この電極および第１のレ
ジストを金属膜で被覆する工程と、この金属膜上に第２
のレジストを塗布する工程と、このレジストに貫通孔を
設けることにより金属膜を露呈させる工程と、この金属
膜上に金属層を設けることにより端子を形成した後、こ
れら端子を除く本体上の多層部分を除去する工程とを備
えたものである。
〔作　用〕
本発明においては、基板の表面全体に亘って電子部品の
端子を接続する端子を位置付けることができると共に、
これら両端子の接続を確実に行うことができる。
〔実施例〕
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
第１図［ａ）および（ｂ）は本発明に係る電子部品接続
用の端子装置を示す断面図である。同図において、符号
１１で示すものは電子部品としての半導体チップで、本
体１２の表面上にはフォトワーク法によって凸部Ａを設
けることにより電極１１ａに接続する端子１３が形成さ
れている。この端子１３は、円筒体、直方体あるいは円
錐体または四角錘台の形状をもつ端子によって構成され
ている。１４は絶縁体からなる基板で、本体１５の表面
上には電極１４ａが形成されており、この電極１４ａに
接続する端子１６が前記端子１３と同じくフォトワーク
法によって凹部Ｂを設けることにより形成されている。
この基板１４の端子１６は、前記端子１３に嵌合するこ
とにより接続可能に構成されている。なお、前記端子１
３゜１６は、電極１１ａ、１４ａの他金属膜１７　・１
８．金属層１９・２０．半田２１．２２によって構成さ
れている。
このように構成された電子部品接続用の端子装置におい
ては、基板１４の表面全体に亘って半導体チップ１１の
端子１３に接続する端子１６を位置付けることができる
。
また、本実施例においては、凹凸部Ａ、Ｂの嵌合によっ
て基板１４上の端子１６に半導体チップ１１の端子１３
を確実に接続することができる。
さらに、本実施例においては、各端子１３．１６の材料
として硬度が互いに異なる金属材料−例えば凸状の端子
１３として硬度が高いＮｉ、凹状の端子１６として硬度
が低いＣｕ−を使用すれば、その弾性変形および塑性変
形による接触力を利用して両端子を嵌合接続することが
できる。ごの場合、両端子の表面に半田２１．２２を形
成する必要がなくなり、しかも各端子１３．１６の高さ
方向での寸法余裕が大きくなり、半導体チップ１１や基
板１４の凹凸部分を吸収することができる。
次に、本発明による端子の製造方法について、第２図（
ａｌ〜（ｆ）および第３図（ａ）〜（ｆ）を用いて説明
する。
（１）半導体チップの端子（凸部Ａ）の製造先ず、第２
図（ａ）に示すように予め電極１１ａが表面に形成され
た本体１２上に第１のレジストとしてのフォトレジスト
２１を塗布する。次に、このフォトレジスト２１に同図
（ｂ）に示すように露光、現像の各工程を経て貫通孔２
１ａを設けることにより電極１１ａを露呈させた後、こ
の電極１１ａおよびフォトレジスト２１を同図（Ｃ）に
示すように無電解めっき法あるいは真空蒸着法によって
例えばＮｉ等の金属膜１７で被覆する。しかる後、この
金属膜１７上に比較的オーバハング形状が得られ易いネ
ガタイプの液状あるいはフィルム状の第２のレジストと
しての厚膜フォトレジスト２２を塗布してから、この厚
膜フォトレジスト２２に同図（ｄ）に示すように露光、
現像の各工程を経て貫通孔２２ａを設けることにより金
属膜１７を露呈させる。そして、この金属膜１７上に同
図（ｅ）に示すように例えばＮｉ等の電解めっき法によ
って金属層１９を設けると共に、この金属層１９上にデ
イツプ法あるいはめっき法によって半田２１を設けるこ
とにより端子１３を形成した後、これら端子１３を除く
本体１２上の多層部分（フォトレジスト２１．厚膜フォ
トレジスト２２．金属層１９）を同図（ｆ）に示すよう
にエツチング除去する。
このようにして、半導体チップ１１の端子１３を製造す
ることができる。
（ＩＩ）基板の端子（凹部Ｂ）の製造 先ず、第３図（ａ）に示すように予め電極１４ａが表面
に形成された本体１５上に比較的テーパ形状の得られ易
いポジタイプの第１のレジストとしてのフォトレジスト
３１を塗布する。次に、このフォトレジスト３１に同図
Ｃｂ）に示すように露光、現像の各工程を経て貫通孔３
１ａを設ける・ことにより電極１４ａを露呈させた後、
この電極１４ａおよびフォトレジスト３１を同図（Ｃ）
に示すように無電解めっき法あるいは真空蒸着法によっ
て例えばＣｕ等の金属膜１８で被覆する。しかる後、こ
の金属膜１８上に第２のレジストとしてのフォトレジス
ト３２を塗布してから、このフォトレジスト３２に同図
（ｄ）に示すように露光。
現像の各工程を経て貫通孔３２ａを設けることにより金
属膜１８を露呈させる。そして、この金属膜１８上に同
図（ｅ）に示すように例えばＣｕ等の電解めっき法によ
って金属層２０を設けると共に、この金属層２０上にデ
イツプ法あるいはめっき法で半田２２を設けることによ
り端子１６を形成した後、これら端子１６を除く本体１
５上の多層部分（フォトレジスト３Ｌ金属層２０．フォ
トレジスト３２）を同図（ｆｌに示すようにエツチング
除去する。
このようにして、基板１４の端子１６を製造することが
できる。
すなわち、本発明による端子の製造は、予め電極がその
表面に形成された本体上に第１のレジストを塗布する工
程と、このレジストに貫通孔を設けることにより電極を
露呈させる工程と、この電極および第１のレジストを金
属膜で被覆する工程と、この金属膜上に第２のレジスト
を塗布する工程と、このレジストに貫通孔を設けること
により金属膜を露呈させる工程と、この金属膜上に金属
層を設けることにより端子を形成した後、これら端子を
除く本体上の多層部分を除去する工程とを経て行うこと
ができるのである。
なお、本実施例の端子装置は、第１図に示すように端子
１６に端子１３を挿入することにより、基板１４に対し
て半導体チップ１１を実装することができる。この場合
、各半田２１．２２を溶融して両端子１３゜１６を接続
する。
また、本実施例においては、半導体チップ１１および基
板１４に各々凸状の端子１３と凹状の端子１６を形成す
る例を示したが、本発明はこれに限定されるものではな
く、半導体チップ１１および基板１４に各々凹状の端子
（図示せず）と凸状の端子（図示せず）を形成するもの
でも実施例と同様の効果を奏する。
さらに、本実施例においては、端子１３．１６を構成す
る材料としてＮｉ、Ｃｕ、半田の３種類の金属材料であ
る場合を示したが、本発明はＡｕ、Ｃｒ、Ｎｉ−Ｃｏ合
金あるいはこれら金属材料から所望の組み合わせを選定
した材料構成とすることができる。
さらにまた、本発明においては、第４図＋８＋および（
ｂ）に示すように本体３１上の絶縁７１３２に設けた配
線層３３間の接続用ヴイアホールを凹状の端子１６とし
て両端子１３．１６を接続することができ、また第５図
（ａｌおよび（ｂ）に示すように凹状の端子４１を形成
するに際し、比較的オーバハング形状の得られ易いネガ
タイプのフォトレジストを用いて開口部の口径を小さい
寸法に設定し、両端子１３．４１の接続を行うことがで
きる。
〔発明の効果〕
以上説明したように本発明によれば、電子部品と基板間
にフォトワーク法によって凹凸部を設けることにより各
電極に接続す−る端子を形成し、これら端子のうち凹部
側の端子に凸部側の端子を嵌合したので、基板の表面全
体に亘って電子部品の端子を接続する端子を位置付ける
ことができる。
したがって、高密度な端子接続を行うことができるから
、高集積度が要求される半導体チップ等の電子部品に使
用してきわめて有効である。また、両端子を嵌合によっ
て接続したことは、両端子の接続を確実に行うことがで
きるから、端子接続上の信頼性を高めることができる。
【図面の簡単な説明】
第１図（ａ）および（ｂ）は本発明に係る電子部品接続
用の端子装置を示す断面図、第２図（ａ）〜（ｆ）およ
び第３図（ａ）〜（ｆ）は本発明に係る端子の製造方法
を説明するための図、第４図＋８＋、　（ｂ）および第
５図（ａ）。 （ｂｌは他の実施例における電子部品接続用の端子装置
を示す断面図、第６図（ａ）〜（Ｃ）は従来の電子部品
接続用の端子装置を示す斜視図である。 １１・・・・半導体チップ、ｌｌａ　　・・・・電極、
１３・・・・端子、１４・・・・基板、１４ａ　　・・
・・電極、１６・・・・端子。 特許出願人　　日本電信電話株式会社

Claims (2)

    【特許請求の範囲】
  1. （１）基板上の電極に電子部品の電極を接続してなる電
    子部品接続用の端子装置において、前記基板と前記電子
    部品間にフォトワーク法によって凹凸部を設けることに
    より前記各電極に接続する端子を形成し、これら端子の
    うち凹部側の端子に凸部側の端子を嵌合したことを特徴
    とする電子部品接続用の端子装置。
  2. （２）予め電極がその表面に形成された本体上に第１の
    レジストを塗布する工程と、このレジストに貫通孔を設
    けることにより前記電極を露呈させる工程と、この電極
    および前記第１のレジストを金属膜で被覆する工程と、
    この金属膜上に第２のレジストを塗布する工程と、この
    レジストに貫通孔を設けることにより前記金属膜を露呈
    させる工程と、この金属膜上に金属層を設けることによ
    り端子を形成した後、これら端子を除く前記本体上の多
    層部分を除去する工程とを備えたことを特徴とする端子
    の製造方法。
JP63053150A 1988-03-07 1988-03-07 電子部品接続用の端子装置および端子の製造方法 Pending JPH01226160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63053150A JPH01226160A (ja) 1988-03-07 1988-03-07 電子部品接続用の端子装置および端子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63053150A JPH01226160A (ja) 1988-03-07 1988-03-07 電子部品接続用の端子装置および端子の製造方法

Publications (1)

Publication Number Publication Date
JPH01226160A true JPH01226160A (ja) 1989-09-08

Family

ID=12934804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63053150A Pending JPH01226160A (ja) 1988-03-07 1988-03-07 電子部品接続用の端子装置および端子の製造方法

Country Status (1)

Country Link
JP (1) JPH01226160A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226419A (ja) * 1991-07-09 1993-09-03 Oki Electric Ind Co Ltd 半導体素子と基板の接続構造
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
FR2936359A1 (fr) * 2008-09-25 2010-03-26 Commissariat Energie Atomique Connexion par emboitement de deux inserts soudes.
JP2010103161A (ja) * 2008-10-21 2010-05-06 Fujitsu Microelectronics Ltd 半導体装置及び電子部品
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP2011134770A (ja) * 2009-12-22 2011-07-07 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、および検出装置の製造方法
WO2012059659A1 (fr) 2010-11-05 2012-05-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Elements de connexion pour l'hybridation de circuits electroniques
US8183469B2 (en) 2008-01-21 2012-05-22 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
JP2014013906A (ja) * 2008-02-22 2014-01-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives 中空インサートを備えた接続構成部品およびその製造方法
JP2014110406A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 接続端子構造、電子装置、半導体素子及び回路基板
US9485864B2 (en) 2013-07-26 2016-11-01 Shinko Electric Industries Co., Ltd. Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
FR3036226A1 (fr) * 2015-05-13 2016-11-18 Commissariat Energie Atomique Connexion par confinement d'un materiau entre deux elements de contact
CN108831868A (zh) * 2018-04-25 2018-11-16 武汉高芯科技有限公司 焦平面阵列的凸点元件及其制备方法
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226419A (ja) * 1991-07-09 1993-09-03 Oki Electric Ind Co Ltd 半導体素子と基板の接続構造
JP4903966B2 (ja) * 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
US7994636B2 (en) 2000-03-10 2011-08-09 Stats Chippac, Ltd. Flip chip interconnection structure
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
US8183469B2 (en) 2008-01-21 2012-05-22 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same
JP2014013906A (ja) * 2008-02-22 2014-01-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives 中空インサートを備えた接続構成部品およびその製造方法
FR2936359A1 (fr) * 2008-09-25 2010-03-26 Commissariat Energie Atomique Connexion par emboitement de deux inserts soudes.
US8093728B2 (en) 2008-09-25 2012-01-10 Commissariat A L'energie Atomique Connection by fitting together two soldered inserts
JP2010103161A (ja) * 2008-10-21 2010-05-06 Fujitsu Microelectronics Ltd 半導体装置及び電子部品
JP2011096921A (ja) * 2009-10-30 2011-05-12 Sumitomo Electric Ind Ltd 検出装置、センサ、および、これらの製造方法
JP2011134770A (ja) * 2009-12-22 2011-07-07 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、および検出装置の製造方法
WO2012059659A1 (fr) 2010-11-05 2012-05-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Elements de connexion pour l'hybridation de circuits electroniques
US9166338B2 (en) 2010-11-05 2015-10-20 Commissariat A L 'energie Atomique Et Aux Energies Alternatives Connecting elements for producing hybrid electronic circuits
JP2014110406A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 接続端子構造、電子装置、半導体素子及び回路基板
US9485864B2 (en) 2013-07-26 2016-11-01 Shinko Electric Industries Co., Ltd. Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
FR3036226A1 (fr) * 2015-05-13 2016-11-18 Commissariat Energie Atomique Connexion par confinement d'un materiau entre deux elements de contact
CN108831868A (zh) * 2018-04-25 2018-11-16 武汉高芯科技有限公司 焦平面阵列的凸点元件及其制备方法

Similar Documents

Publication Publication Date Title
US6297553B1 (en) Semiconductor device and process for producing the same
TWI437668B (zh) 佈線板、半導體裝置、佈線板之製造方法及半導體裝置之製造方法
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US7222421B2 (en) Circuit substrate manufacturing method
US7670962B2 (en) Substrate having stiffener fabrication method
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
EP1213754A2 (en) Fabrication process of semiconductor package and semiconductor package
US20020194731A1 (en) Fabrication method and structure of an integrated circuit package
JPH01226160A (ja) 電子部品接続用の端子装置および端子の製造方法
JP2007311688A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2000164618A (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
KR20010020974A (ko) 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법
US20040106288A1 (en) Method for manufacturing circuit devices
US6763585B2 (en) Method for producing micro bump
JP2002076167A (ja) 半導体チップ、積層型半導体パッケージ、及びそれらの作製方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JPH09330932A (ja) バンプ形成体およびバンプ形成方法
JP3497774B2 (ja) 配線基板とその製造方法
US20220271001A1 (en) Semiconductor structure with nano-twinned metal coating layer and fabrication method thereof
JPH03283378A (ja) 電気的接続部材
KR20000070491A (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP3632719B2 (ja) リードフレーム及びリードフレームの製造方法
TWI392068B (zh) 封裝基板及其製法
JP3036300B2 (ja) Ｔａｂテープの製造方法と半導体装置の製造方法