JPH05226419A - 半導体素子と基板の接続構造 - Google Patents
半導体素子と基板の接続構造Info
- Publication number
- JPH05226419A JPH05226419A JP3167287A JP16728791A JPH05226419A JP H05226419 A JPH05226419 A JP H05226419A JP 3167287 A JP3167287 A JP 3167287A JP 16728791 A JP16728791 A JP 16728791A JP H05226419 A JPH05226419 A JP H05226419A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- substrate
- semiconductor element
- solder
- rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子と基板のバンプ電極形状を、互い
に棒状、筒状とすることにより、半導体素子と基板との
接続の確実性と信頼性の向上を図る。 【構成】 半導体素子２０を基板３０へ接続する場合
に、半導体素子２０の電極部に棒状バンプ電極２７を形
成し、基板３０の電極部にその筒状バンプ電極３７の内
部を半田３６により満たした筒状バンプ電極３７を形成
し、その筒状バンプ電極３７に前記棒状バンプ電極２７
を接続する。
に棒状、筒状とすることにより、半導体素子と基板との
接続の確実性と信頼性の向上を図る。 【構成】 半導体素子２０を基板３０へ接続する場合
に、半導体素子２０の電極部に棒状バンプ電極２７を形
成し、基板３０の電極部にその筒状バンプ電極３７の内
部を半田３６により満たした筒状バンプ電極３７を形成
し、その筒状バンプ電極３７に前記棒状バンプ電極２７
を接続する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子と基板の接
続構造に関するものである。
続構造に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、「ハイブリッドマイクロエレクトロニクス」，
（株）シーエムシー，１９８５年９月２５日発行，第２
１０〜２１３頁に記載されるものがあった。図４はかか
る従来の半導体素子の基板への実装工程断面図である。
例えば、「ハイブリッドマイクロエレクトロニクス」，
（株）シーエムシー，１９８５年９月２５日発行，第２
１０〜２１３頁に記載されるものがあった。図４はかか
る従来の半導体素子の基板への実装工程断面図である。
【０００３】図４（ａ）に示すように、半導体素子１に
は、熱酸化ＳｉＯ2 ２、アルミ電極３、ＳｉＯ2 パッシ
ベーション４をそれぞれ形成する。次に、図４（ｂ）に
示すように、Ｃｒ／Ｃｕ層５を真空蒸着法により形成
し、ホトリソ工程により、アルミ電極部以外の部分にレ
ジストパターン６を形成し、Ｃｒ／Ｃｕ層５を給電膜と
してＡｕ層５および半田層８を形成する。
は、熱酸化ＳｉＯ2 ２、アルミ電極３、ＳｉＯ2 パッシ
ベーション４をそれぞれ形成する。次に、図４（ｂ）に
示すように、Ｃｒ／Ｃｕ層５を真空蒸着法により形成
し、ホトリソ工程により、アルミ電極部以外の部分にレ
ジストパターン６を形成し、Ｃｒ／Ｃｕ層５を給電膜と
してＡｕ層５および半田層８を形成する。
【０００４】ここで、Ｃｒ／Ｃｕ層５は、アルミ電極３
と上層のＡｕ層５間の十分な接着力を確保し、また、熱
拡散による金属間化合物の生成を防止する目的で形成す
る。また、Ａｕ層５は、半田の電気めっき時の密着性向
上と、化学的安定性を得る目的で形成する。次いで、図
４（ｃ）に示すように、レジストパターン６を除去し、
Ｃｒ／Ｃｕ層５をエッチングにより除去することによ
り、半導体素子側の半田バンプ電極９が完成する。
と上層のＡｕ層５間の十分な接着力を確保し、また、熱
拡散による金属間化合物の生成を防止する目的で形成す
る。また、Ａｕ層５は、半田の電気めっき時の密着性向
上と、化学的安定性を得る目的で形成する。次いで、図
４（ｃ）に示すように、レジストパターン６を除去し、
Ｃｒ／Ｃｕ層５をエッチングにより除去することによ
り、半導体素子側の半田バンプ電極９が完成する。
【０００５】一方、Ａｌ2 Ｏ3 基板１０においては、図
４（ｄ）に示すように、Ａｇ／ＰｄあるいはＷ／Ｎｉ配
線１１を行う。次いで、図４（ｅ）に示すように、配線
１１上に溶融半田の流出防止のためにガラスダム１２を
設け、ハンダバンプ電極１３を形成する。そこで、図４
（ｆ）に示すように、半田バンプ電極９が形成された半
導体素子１と半田バンプ電極１３が形成された基板１０
を、それぞれの接続の際、所定の位置同士となるよう
に、ハーフミラーやＴＶカメラを用いてアライメントを
行なう。
４（ｄ）に示すように、Ａｇ／ＰｄあるいはＷ／Ｎｉ配
線１１を行う。次いで、図４（ｅ）に示すように、配線
１１上に溶融半田の流出防止のためにガラスダム１２を
設け、ハンダバンプ電極１３を形成する。そこで、図４
（ｆ）に示すように、半田バンプ電極９が形成された半
導体素子１と半田バンプ電極１３が形成された基板１０
を、それぞれの接続の際、所定の位置同士となるよう
に、ハーフミラーやＴＶカメラを用いてアライメントを
行なう。
【０００６】次いで、図４（ｇ）に示すように、半導体
素子１上の半田バンプ電極９と基板１０上の半田バンプ
電極１３がそれぞれ融解して一体化するように、半田の
融点よりも若干高温で加熱を行ない、半田バンプ電極１
５を介して、半導体素子と基板間の電気的及び構造的接
続を行う。
素子１上の半田バンプ電極９と基板１０上の半田バンプ
電極１３がそれぞれ融解して一体化するように、半田の
融点よりも若干高温で加熱を行ない、半田バンプ電極１
５を介して、半導体素子と基板間の電気的及び構造的接
続を行う。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べた従来の半田バンプ電極構造による、半導体素子ある
いは基板を対象とした接続法においては、以下に述べる
様な問題点があった。 （１）半田バンプ電極の形成にめっきを用いるのが常で
あるため、この際、試料内容の各位置における電流密度
分布の不均一さから、１０％前後のめっき厚のばらつき
を生じ、同一試料内においてもバンプ電極の高さを一定
に揃えることができない。
べた従来の半田バンプ電極構造による、半導体素子ある
いは基板を対象とした接続法においては、以下に述べる
様な問題点があった。 （１）半田バンプ電極の形成にめっきを用いるのが常で
あるため、この際、試料内容の各位置における電流密度
分布の不均一さから、１０％前後のめっき厚のばらつき
を生じ、同一試料内においてもバンプ電極の高さを一定
に揃えることができない。
【０００８】その結果、例えば半導体素子を基板に実装
する際に、半導体素子上の全てのバンプ電極を、確実に
基板側のバンプ電極と接続することが困難であった。 （２）更に、前記による方法では、接続部の疲労寿命と
いう観点での信頼性の面においても大きな問題があっ
た。例えば、半導体素子の基板に実装する際、通常半導
体素子と基板との熱膨張係数は異なるため、半導体素子
内部よりの発熱や、動作循環の温度変化により、特に半
田と、半導体素子あるいは基板の接続部において相対変
位が生じ、半田バンプ電極部にせん断力が加わり、その
結果クラックの発生などによる断線が誘起される。
する際に、半導体素子上の全てのバンプ電極を、確実に
基板側のバンプ電極と接続することが困難であった。 （２）更に、前記による方法では、接続部の疲労寿命と
いう観点での信頼性の面においても大きな問題があっ
た。例えば、半導体素子の基板に実装する際、通常半導
体素子と基板との熱膨張係数は異なるため、半導体素子
内部よりの発熱や、動作循環の温度変化により、特に半
田と、半導体素子あるいは基板の接続部において相対変
位が生じ、半田バンプ電極部にせん断力が加わり、その
結果クラックの発生などによる断線が誘起される。
【０００９】このような欠陥は、特に球状のバンプ電極
において発生しやすく、円柱状あるいは鼓状のバンプ電
極において応力集中が緩和されるため発生し難い。そこ
で、本発明は、以上述べた（１）バンプ電極高さのばら
つきによる局所的接続不良、（２）バンプ電極形状が球
状であることによる接続部疲労寿命の短縮等の問題を除
去するために、接続対象物両者のバンプ電極形状を、互
いに棒状、筒状とすることにより、半導体素子あるいは
基板を対象とした接続の確実性と信頼性の向上を図り得
る半導体素子と基板との接続構造を提供することを目的
とする。
において発生しやすく、円柱状あるいは鼓状のバンプ電
極において応力集中が緩和されるため発生し難い。そこ
で、本発明は、以上述べた（１）バンプ電極高さのばら
つきによる局所的接続不良、（２）バンプ電極形状が球
状であることによる接続部疲労寿命の短縮等の問題を除
去するために、接続対象物両者のバンプ電極形状を、互
いに棒状、筒状とすることにより、半導体素子あるいは
基板を対象とした接続の確実性と信頼性の向上を図り得
る半導体素子と基板との接続構造を提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子と基板の半田バンプによる接
続構造において、前記半導体素子と基板とのいずれか一
方に、棒状バンプ電極を形成し、他方にその内部を半田
により満たした筒状バンプ電極を形成し、該筒状バンプ
電極に前記棒状バンプ電極を接続するようにしたもので
ある。
成するために、半導体素子と基板の半田バンプによる接
続構造において、前記半導体素子と基板とのいずれか一
方に、棒状バンプ電極を形成し、他方にその内部を半田
により満たした筒状バンプ電極を形成し、該筒状バンプ
電極に前記棒状バンプ電極を接続するようにしたもので
ある。
【００１１】
【作用】本発明によれば、基板あるいは半導体素子を対
象とした接続において、接続対象物の一方の電極上に棒
状バンプ電極を形成し、他方の電極上にその内部を半田
により満たした筒状バンプ電極を形成し、この組合せを
もって一対の接続単位とする。また、棒状バンプ電極の
長さを筒状バンプ電極の深さより大きくすることによ
り、その接続性の改善及び信頼性の向上を図ることがで
きる。
象とした接続において、接続対象物の一方の電極上に棒
状バンプ電極を形成し、他方の電極上にその内部を半田
により満たした筒状バンプ電極を形成し、この組合せを
もって一対の接続単位とする。また、棒状バンプ電極の
長さを筒状バンプ電極の深さより大きくすることによ
り、その接続性の改善及び信頼性の向上を図ることがで
きる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図１は本発明の実施例を示す半導体素
子と基板との接続工程断面図である。まず、図１（ａ）
に示すように、棒状バンプ電極２７を形成した半導体素
子２０と、筒状バンプ電極３７内に半田３９を有する基
板３０との接続は、半導体素子２０が基板３０の所定の
位置、すなわち棒状バンプ電極２７が筒状バンプ電極３
７内に収まるような位置になるように、ハーフミラーと
ＴＶカメラを用いてアライメントを行う。
ながら説明する。図１は本発明の実施例を示す半導体素
子と基板との接続工程断面図である。まず、図１（ａ）
に示すように、棒状バンプ電極２７を形成した半導体素
子２０と、筒状バンプ電極３７内に半田３９を有する基
板３０との接続は、半導体素子２０が基板３０の所定の
位置、すなわち棒状バンプ電極２７が筒状バンプ電極３
７内に収まるような位置になるように、ハーフミラーと
ＴＶカメラを用いてアライメントを行う。
【００１３】次に、図１（ｂ）に示すように、上記半導
体素子２０と基板３０とをベルト式焼成炉内にて加熱す
ることにより完了する。図２は本発明の実施例示す半導
体素子への棒状バンプ電極の形成工程断面図である。ま
ず、図２（ａ）に示すように、Ｓｉの基板２０上にバン
プ電極形成箇所以外がＳｉＯ2 のパッシベーション膜２
２に覆われた、アルミ配線２１が形成されている。
体素子２０と基板３０とをベルト式焼成炉内にて加熱す
ることにより完了する。図２は本発明の実施例示す半導
体素子への棒状バンプ電極の形成工程断面図である。ま
ず、図２（ａ）に示すように、Ｓｉの基板２０上にバン
プ電極形成箇所以外がＳｉＯ2 のパッシベーション膜２
２に覆われた、アルミ配線２１が形成されている。
【００１４】次に、図２（ｂ）に示すように、電極上
に、密着性向上のためのＣｒ層２３を、またその上層
に、金属間化合物の生成防止のための拡散防止バリアメ
タルとしてＮｉ層２４を真空蒸着法により形成し、ホト
リソ工程を通してパターン形成する。なお、各層の金属
やその形成方法は特にここに示すものに限定されるもの
ではなく、場合によって種々選ばれる。
に、密着性向上のためのＣｒ層２３を、またその上層
に、金属間化合物の生成防止のための拡散防止バリアメ
タルとしてＮｉ層２４を真空蒸着法により形成し、ホト
リソ工程を通してパターン形成する。なお、各層の金属
やその形成方法は特にここに示すものに限定されるもの
ではなく、場合によって種々選ばれる。
【００１５】次に、図２（ｃ）に示すように、Ｃｕ等の
給電膜２５をスパッタにより形成し、レジストパターン
２６を形成後、電気めっきにより、Ｃｕ等の棒状バンプ
電極２７を形成する。その後、図２（ｄ）に示すよう
に、レジストパターン２６を除去し、給電膜２５をエッ
チングにより除去する。なお、ここでは、棒状バンプ電
極２７の長さを８μｍとした。
給電膜２５をスパッタにより形成し、レジストパターン
２６を形成後、電気めっきにより、Ｃｕ等の棒状バンプ
電極２７を形成する。その後、図２（ｄ）に示すよう
に、レジストパターン２６を除去し、給電膜２５をエッ
チングにより除去する。なお、ここでは、棒状バンプ電
極２７の長さを８μｍとした。
【００１６】図３は本発明の実施例示す基板へのバンプ
電極形成工程断面図である。まず、上記半導体素子を実
装するための基板には、図３（ａ）に示すように、アル
ミナセラミック等の基板３０上に、バンプ電極形成箇所
以外がポリイミド樹脂等の耐熱性を有するパッシベーシ
ョン膜３２で覆われた、銅等の配線３１が形成されてい
る。
電極形成工程断面図である。まず、上記半導体素子を実
装するための基板には、図３（ａ）に示すように、アル
ミナセラミック等の基板３０上に、バンプ電極形成箇所
以外がポリイミド樹脂等の耐熱性を有するパッシベーシ
ョン膜３２で覆われた、銅等の配線３１が形成されてい
る。
【００１７】また、基板はここに示される構造に限定さ
れるものではなく種々選ばれる。次いで、図３（ｂ）に
示すように、電極上に、パッシベーション膜３２と、電
極との密着性を改善するための、蒸着によるＣｒ／Ｃｕ
膜３３を形成する。このＣｒ／Ｃｕ膜３３は、後工程で
行なうめっき時の給電膜の役割も果たす。次に、図３
（ｃ）に示すように、レジストパターン３４をホトリソ
工程により形成した後に、電気めっきにより半田が基板
３０内の配線３１への熱拡散を防止する銅等のバリア層
３５を形成する。
れるものではなく種々選ばれる。次いで、図３（ｂ）に
示すように、電極上に、パッシベーション膜３２と、電
極との密着性を改善するための、蒸着によるＣｒ／Ｃｕ
膜３３を形成する。このＣｒ／Ｃｕ膜３３は、後工程で
行なうめっき時の給電膜の役割も果たす。次に、図３
（ｃ）に示すように、レジストパターン３４をホトリソ
工程により形成した後に、電気めっきにより半田が基板
３０内の配線３１への熱拡散を防止する銅等のバリア層
３５を形成する。
【００１８】次に、レジストパターン３４を除去した
後、図３（ｄ）に示すように、新たにレジストパターン
３６を形成し、バリア層３５上に電気めっきにより銅等
の筒状バンプ電極３７を形成する。次いで、レジストパ
ターン３６を除去した後、図３（ｅ）に示すように、新
たにレジストパターン３８を形成し、電気めっきにより
半田３９を筒状バンプ電極３７内に形成する。
後、図３（ｄ）に示すように、新たにレジストパターン
３６を形成し、バリア層３５上に電気めっきにより銅等
の筒状バンプ電極３７を形成する。次いで、レジストパ
ターン３６を除去した後、図３（ｅ）に示すように、新
たにレジストパターン３８を形成し、電気めっきにより
半田３９を筒状バンプ電極３７内に形成する。
【００１９】次に、図３（ｆ）に示すように、レジスト
パターン３８、及び電極部以外の給電膜３３を除去す
る。なお、半田３９が、筒状バンプ電極３７の高さより
はみ出さないようにするため、半田の融点よりも若干高
い温度にて加熱し、半田３９を筒状バンプ電極３７内に
レベリングする。
パターン３８、及び電極部以外の給電膜３３を除去す
る。なお、半田３９が、筒状バンプ電極３７の高さより
はみ出さないようにするため、半田の融点よりも若干高
い温度にて加熱し、半田３９を筒状バンプ電極３７内に
レベリングする。
【００２０】ここで、筒状バンプ電極３７の長さを４μ
ｍとした。上記したように、筒状バンプ電極３７の深さ
が４μｍであるのに対し、棒状バンプ電極２７の長さが
８μｍと大きいため、筒状バンプ電極３７の先端部に半
導体素子側の電極部が接触することがない。そのため半
導体素子と基板との接続は全電極において棒状バンプ電
極と、筒状バンプ電極内の半田の接触により得ることが
できる。
ｍとした。上記したように、筒状バンプ電極３７の深さ
が４μｍであるのに対し、棒状バンプ電極２７の長さが
８μｍと大きいため、筒状バンプ電極３７の先端部に半
導体素子側の電極部が接触することがない。そのため半
導体素子と基板との接続は全電極において棒状バンプ電
極と、筒状バンプ電極内の半田の接触により得ることが
できる。
【００２１】また、めっき時に試料内における筒状バン
プ電極の深さ及び棒状バンプ電極の長さに若干のばらつ
きがあったが、筒状バンプ電極内にそのばらつきによる
接触不良を完全に解消できる量の半田を満たすことによ
り、半導体素子と基板の接続を確実に行なうことができ
る。さらに、このようにして形成された電極の接続部
は、棒状バンプ電極下部に溶融した半田が表面張力でま
とわり付くことにより半鼓状の形状を作っていることが
観察により確かめられた。このため、この接続部の構造
は、基板と半導体素子との熱膨張係数の違いからくる相
対変位による応力集中の影響を受けにくいものとなって
いた。
プ電極の深さ及び棒状バンプ電極の長さに若干のばらつ
きがあったが、筒状バンプ電極内にそのばらつきによる
接触不良を完全に解消できる量の半田を満たすことによ
り、半導体素子と基板の接続を確実に行なうことができ
る。さらに、このようにして形成された電極の接続部
は、棒状バンプ電極下部に溶融した半田が表面張力でま
とわり付くことにより半鼓状の形状を作っていることが
観察により確かめられた。このため、この接続部の構造
は、基板と半導体素子との熱膨張係数の違いからくる相
対変位による応力集中の影響を受けにくいものとなって
いた。
【００２２】なお、本実施例の説明においては、半導体
素子側に棒状バンプ電極、基板側に筒状バンプ電極を形
成したが、その逆でもよい。すなわち図示しないが、半
導体素子側に筒状バンプ電極を形成し、基板側に棒状バ
ンプ電極を形成するようにしてもよい。更に、半導体素
子と基板以外のものの接続にも適用することができる。
素子側に棒状バンプ電極、基板側に筒状バンプ電極を形
成したが、その逆でもよい。すなわち図示しないが、半
導体素子側に筒状バンプ電極を形成し、基板側に棒状バ
ンプ電極を形成するようにしてもよい。更に、半導体素
子と基板以外のものの接続にも適用することができる。
【００２３】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）棒状バンプ電極側と筒状バンプ電極側との接続
は、棒状バンプ電極の長さが筒状バンプ電極の深さより
も大きいため、筒状バンプ電極の先端部に棒状バンプ電
極側が接触することなく、全バンプ電極において加熱時
に棒状バンプ電極が溶融した半田中に沈み込むことで得
ることができる。この際、同一試料内において棒状バン
プ電極の長さ及び筒状バンプ電極の深さに若干ばらつき
がある場合でも、適量の半田を筒状バンプ電極内に形成
しておくことにより、ばらつきによる接続不良の問題を
なくすことができる。
よれば、以下のような効果を奏することができる。 （１）棒状バンプ電極側と筒状バンプ電極側との接続
は、棒状バンプ電極の長さが筒状バンプ電極の深さより
も大きいため、筒状バンプ電極の先端部に棒状バンプ電
極側が接触することなく、全バンプ電極において加熱時
に棒状バンプ電極が溶融した半田中に沈み込むことで得
ることができる。この際、同一試料内において棒状バン
プ電極の長さ及び筒状バンプ電極の深さに若干ばらつき
がある場合でも、適量の半田を筒状バンプ電極内に形成
しておくことにより、ばらつきによる接続不良の問題を
なくすことができる。
【００２５】（２）棒状バンプ電極と筒状バンプ電極内
の半田との接続によって得られる接続部は、溶融した半
田が表面張力によって棒状バンプ電極にまとわり付くこ
とにより半鼓状の形状を作っている。そのため、従来の
球状バンプ電極の場合とは異なり、半導体素子と基板と
の相対変位による応力集中が生じ難い接続構造、すなわ
ち疲労破壊寿命に対する信頼性の高い形状となってい
る。
の半田との接続によって得られる接続部は、溶融した半
田が表面張力によって棒状バンプ電極にまとわり付くこ
とにより半鼓状の形状を作っている。そのため、従来の
球状バンプ電極の場合とは異なり、半導体素子と基板と
の相対変位による応力集中が生じ難い接続構造、すなわ
ち疲労破壊寿命に対する信頼性の高い形状となってい
る。
【００２６】以上述べたように、本発明によれば、半導
体素子あるいは基板を対象とした接続において、確実
で、しかも高信頼性の高い接続を行うことができる。
体素子あるいは基板を対象とした接続において、確実
で、しかも高信頼性の高い接続を行うことができる。
【図１】本発明の実施例を示す半導体素子と基板との接
続工程断面図である。
続工程断面図である。
【図２】本発明の実施例示す半導体素子への棒状バンプ
電極の形成工程断面図である。
電極の形成工程断面図である。
【図３】本発明の実施例示す基板へのバンプ電極形成工
程断面図である。
程断面図である。
【図４】従来の半導体素子の基板への実装工程断面図で
ある。
ある。
２０ 半導体素子 ２１ アルミ配線 ２２，３２ パッシベーション膜 ２３ Ｃｒ層 ２４ Ｎｉ層 ２５ 給電膜 ２６，３４，３６，３８ レジストパターン ２７ 棒状バンプ電極 ３０ 基板 ３１ 配線 ３３ Ｃｒ／Ｃｕ膜（給電膜） ３５ バリア層 ３７ 筒状バンプ電極 ３９ 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井口 泰男 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 半導体素子と基板との半田バンプによる
接続構造において、 前記半導体素子と基板とのいずれか一方に、棒状バンプ
電極を形成し、他方にその内部を半田により満たした筒
状バンプ電極を形成し、該筒状バンプ電極に前記棒状バ
ンプ電極を接続してなる半導体素子と基板の接続構造。 - 【請求項２】 前記棒状バンプ電極の長さを、前記筒状
バンプ電極の深さよりも大きくすることを特徴とする請
求項１記載の半導体素子と基板の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167287A JPH05226419A (ja) | 1991-07-09 | 1991-07-09 | 半導体素子と基板の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167287A JPH05226419A (ja) | 1991-07-09 | 1991-07-09 | 半導体素子と基板の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226419A true JPH05226419A (ja) | 1993-09-03 |
Family
ID=15846960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167287A Pending JPH05226419A (ja) | 1991-07-09 | 1991-07-09 | 半導体素子と基板の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226419A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816499B2 (en) | 2012-05-24 | 2014-08-26 | Samsung Electronics Co., Ltd. | Electrical interconnections of semiconductor devices and methods for fabricating the same |
| CN108878390A (zh) * | 2017-05-10 | 2018-11-23 | 南亚科技股份有限公司 | 梳状凸块结构及其制造方法 |
| CN114251616A (zh) * | 2021-12-27 | 2022-03-29 | 北京印刷学院 | 一种焦点自跟踪的舞台追光灯装置及其使用方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01226160A (ja) * | 1988-03-07 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 電子部品接続用の端子装置および端子の製造方法 |
-
1991
- 1991-07-09 JP JP3167287A patent/JPH05226419A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01226160A (ja) * | 1988-03-07 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 電子部品接続用の端子装置および端子の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8816499B2 (en) | 2012-05-24 | 2014-08-26 | Samsung Electronics Co., Ltd. | Electrical interconnections of semiconductor devices and methods for fabricating the same |
| CN108878390A (zh) * | 2017-05-10 | 2018-11-23 | 南亚科技股份有限公司 | 梳状凸块结构及其制造方法 |
| CN114251616A (zh) * | 2021-12-27 | 2022-03-29 | 北京印刷学院 | 一种焦点自跟踪的舞台追光灯装置及其使用方法 |
| CN114251616B (zh) * | 2021-12-27 | 2023-11-24 | 北京印刷学院 | 一种焦点自跟踪的舞台追光灯装置及其使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5462638A (en) | Selective etching of TiW for C4 fabrication | |
| JP3373324B2 (ja) | バンプｉｃパッケージ用薄膜回路金属システム | |
| JP5293185B2 (ja) | 電子部品の製造方法 | |
| CA1139008A (en) | Method of forming an improved solder interconnection between a semiconductor device and a supporting substrate | |
| US4829553A (en) | Chip type component | |
| JPH05226419A (ja) | 半導体素子と基板の接続構造 | |
| JP3660798B2 (ja) | 回路基板 | |
| JPH04196392A (ja) | 薄膜配線回路用はんだ付け電極 | |
| EP0374475A1 (en) | Soldering and bonding of semiconductor device contacts | |
| JP2007063042A (ja) | セラミクス基板およびセラミクス基板を用いた電子部品 | |
| EP0068091B1 (en) | Method for connecting a semiconductor chip to a substrate and such connection | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP2003152007A (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JP4038985B2 (ja) | 半導体装置用テープキャリア | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JPH0845941A (ja) | 半導体装置バンプの形成方法 | |
| JPS58161351A (ja) | ガラス封止半導体装置 | |
| JPH06112207A (ja) | 半田バンプを持つ集積回路チップ及びその製造方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH0422131A (ja) | 半導体装置の製造方法 | |
| JPH10189608A (ja) | はんだバンプの形成方法 | |
| KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
| JPH03283274A (ja) | ピン接続構造 | |
| TWI242868B (en) | Solder terminal and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961210 |