JP3373324B2 - バンプｉｃパッケージ用薄膜回路金属システム - Google Patents
バンプｉｃパッケージ用薄膜回路金属システムInfo
- Publication number
- JP3373324B2 JP3373324B2 JP07483495A JP7483495A JP3373324B2 JP 3373324 B2 JP3373324 B2 JP 3373324B2 JP 07483495 A JP07483495 A JP 07483495A JP 7483495 A JP7483495 A JP 7483495A JP 3373324 B2 JP3373324 B2 JP 3373324B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- gold
- nickel
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
Description
【０００１】
【技術分野】本発明は回路、特にはんだにより要素を接
続する必要のある回路中の要素を相互接続するための導
電システムを有する薄膜及びハイブリッド集積回路に係
る。
続する必要のある回路中の要素を相互接続するための導
電システムを有する薄膜及びハイブリッド集積回路に係
る。
【０００２】
【本発明の背景】薄膜及びハイブリッド集積回路は、各
種分野に広い用途をもつ。そのような用途で広く用いら
れている金属相互接続システムは、上に向う順序で、絶
縁性基板、チタン、パラジウム及び金の層を含む。チタ
ンは絶縁性基板への良好な固着性を与え、パラジウムは
チタン及び金層間の良好な固着性を与える。典型的には
約５０００nmの厚さの金層は、基本的な導電体として働
く。この金属相互接続システムは、チタン、銅、ニッケ
ル及び金層を含む金属複合層によって、とって代わられ
た。ここで、銅の厚い層は基本的な導電体として用いら
れ、はるかに薄い金層の使用を可能にし、基本的にはん
だ又は接着接続することを意図した回路の領域上での使
用を可能にする。ニッケル層上に形成されるニッケル酸
化物は、はんだが回路の接触パッド上の金領域以外の、
回路上の他の領域をぬらすことに対する障壁として働く
よう、意図されている。この複合層は、必要に応じて、
チタン及び銅層の間に、パラジウム又はパラジウム−チ
タン合金層を含んでもよい。たとえば、１９７８年８月
２２日、エヌ・ジー・レッシュ（N.G.Lesh) らに承認さ
れた米国特許第４，１０９，２９７号あるいは１９９４
年２月２２日にアール・ピー・フランケンタール（R.P.
Frankentharl）らに承認された米国特許第５，２８８，
９５１号を参照のこと。これらの両方が、参照文献とし
て、ここに含まれる。
種分野に広い用途をもつ。そのような用途で広く用いら
れている金属相互接続システムは、上に向う順序で、絶
縁性基板、チタン、パラジウム及び金の層を含む。チタ
ンは絶縁性基板への良好な固着性を与え、パラジウムは
チタン及び金層間の良好な固着性を与える。典型的には
約５０００nmの厚さの金層は、基本的な導電体として働
く。この金属相互接続システムは、チタン、銅、ニッケ
ル及び金層を含む金属複合層によって、とって代わられ
た。ここで、銅の厚い層は基本的な導電体として用いら
れ、はるかに薄い金層の使用を可能にし、基本的にはん
だ又は接着接続することを意図した回路の領域上での使
用を可能にする。ニッケル層上に形成されるニッケル酸
化物は、はんだが回路の接触パッド上の金領域以外の、
回路上の他の領域をぬらすことに対する障壁として働く
よう、意図されている。この複合層は、必要に応じて、
チタン及び銅層の間に、パラジウム又はパラジウム−チ
タン合金層を含んでもよい。たとえば、１９７８年８月
２２日、エヌ・ジー・レッシュ（N.G.Lesh) らに承認さ
れた米国特許第４，１０９，２９７号あるいは１９９４
年２月２２日にアール・ピー・フランケンタール（R.P.
Frankentharl）らに承認された米国特許第５，２８８，
９５１号を参照のこと。これらの両方が、参照文献とし
て、ここに含まれる。
【０００３】そのような従来技術のメタライゼーション
複合層の例を、図面の図６に関連して示す。複合層は基
板６１から上の方へ順に、チタン層６２、パラジウム又
はパラジウムチタン合金層６３、銅層６４、ニッケル層
６５、金層６６を含む。金層は各メタライゼーションの
全体又は一部上又はメタライゼーションの端子パッド及
びボンディングパッド上にのみ延びてよい。この相互接
続システムは、接続をＩＣパッケージの他の要素、特に
バンプＩＣユニットにはんだづけするのに、有用であ
る。バンプＩＣユニットはボード上の端子パッドへの、
リード無しはんだ接続を実現するのに、有用である。
“リード無しはんだ接続”というのは、ＩＣユニット上
の接触パッド及びボード上の端子パッド間の導電路を実
現するために、柔軟性のある導電性リード又は堅いピン
がないことを、意味する。
複合層の例を、図面の図６に関連して示す。複合層は基
板６１から上の方へ順に、チタン層６２、パラジウム又
はパラジウムチタン合金層６３、銅層６４、ニッケル層
６５、金層６６を含む。金層は各メタライゼーションの
全体又は一部上又はメタライゼーションの端子パッド及
びボンディングパッド上にのみ延びてよい。この相互接
続システムは、接続をＩＣパッケージの他の要素、特に
バンプＩＣユニットにはんだづけするのに、有用であ
る。バンプＩＣユニットはボード上の端子パッドへの、
リード無しはんだ接続を実現するのに、有用である。
“リード無しはんだ接続”というのは、ＩＣユニット上
の接触パッド及びボード上の端子パッド間の導電路を実
現するために、柔軟性のある導電性リード又は堅いピン
がないことを、意味する。
【０００４】しかし、Niは金を貫き、その表面まで拡散
する。ニッケル及びニッケル酸化物のようなその化合物
は、金を硬化させ、はんだづけされる接続の脱潤故障を
促進させる。従って、バンプＩＣユニットへの信頼性の
あるはんだ可能な接続が得られるよう、ニッケルの金表
面上への拡散を除去するか、少くとも減すことが、望ま
しい。
する。ニッケル及びニッケル酸化物のようなその化合物
は、金を硬化させ、はんだづけされる接続の脱潤故障を
促進させる。従って、バンプＩＣユニットへの信頼性の
あるはんだ可能な接続が得られるよう、ニッケルの金表
面上への拡散を除去するか、少くとも減すことが、望ま
しい。
【０００５】
【本発明の要約】薄膜要素及び電気的相互接続を含む回
路中で用いるための多層複合層相互接続は、相互接続の
ためのニッケル層及び金層間にはさまれた銅障壁層を含
む。銅層はその厚さが、プロセス中及び動作条件下で、
ニッケルが金層を貫いて拡散するのに対する障壁となる
か、少くとも制限するのに十分である。多層複合層相互
接続は、上に向う順序で、チタン、パラジウム又はパラ
ジウム−チタン合金、銅、ニッケル、銅障壁及び金層を
含む。
路中で用いるための多層複合層相互接続は、相互接続の
ためのニッケル層及び金層間にはさまれた銅障壁層を含
む。銅層はその厚さが、プロセス中及び動作条件下で、
ニッケルが金層を貫いて拡散するのに対する障壁となる
か、少くとも制限するのに十分である。多層複合層相互
接続は、上に向う順序で、チタン、パラジウム又はパラ
ジウム−チタン合金、銅、ニッケル、銅障壁及び金層を
含む。
【０００６】
【詳細な記述】図１には、簡単な薄膜及びハイブリッド
回路１０の例が示されており、抵抗パターン形成、熱圧
着ボンディング、はんだといった回路プロセスの前の状
態である。この回路は基本的に例を示すことを目的に表
わされており、示されている相互接続方式は、明らかな
修正を加えながら、各種の回路に使用できる。
回路１０の例が示されており、抵抗パターン形成、熱圧
着ボンディング、はんだといった回路プロセスの前の状
態である。この回路は基本的に例を示すことを目的に表
わされており、示されている相互接続方式は、明らかな
修正を加えながら、各種の回路に使用できる。
【０００７】セラミック回路ボード１１上に形成された
回路１０は、抵抗１２及び１３、容量１４、相互接続導
電体１５、端子パッド１６及びボンディングパッド１７
といった回路要素を含む。ボード１１の内側に形成され
た端子パッド１６は、ＩＣチップ又は接触パッドを有す
るモジュールのようなＩＣパッケージを置いても良いボ
ード領域を、規定する。ボンディングパッド１７はボー
ド１１の端子付近に形成され、ワイヤ又はタブ（図示さ
れていない）により、回路をボードの外に接続すること
を、可能にする。
回路１０は、抵抗１２及び１３、容量１４、相互接続導
電体１５、端子パッド１６及びボンディングパッド１７
といった回路要素を含む。ボード１１の内側に形成され
た端子パッド１６は、ＩＣチップ又は接触パッドを有す
るモジュールのようなＩＣパッケージを置いても良いボ
ード領域を、規定する。ボンディングパッド１７はボー
ド１１の端子付近に形成され、ワイヤ又はタブ（図示さ
れていない）により、回路をボードの外に接続すること
を、可能にする。
【０００８】本発明に従うメタライゼーション複合層
が、図２に断面図で示されている。示されているのは、
図１の回路のわずかな部分で、回路ボード１１上の２つ
の端子パッド１６を含む。各パッドは回路ボード１１か
ら上に向う順に、チタン層２１を含む複数の層、パラジ
ウム又はパラジウム−チタン合金層２２、銅層２３、ニ
ッケル層２４、銅障壁層２５、金層２６を含む。銅及び
金層は、好ましくは、円盤又は正方形の形に堆積させ、
再流動化加熱中、はんだバンプが溶融した後、金上には
んだ接合が形成されるようにする。
が、図２に断面図で示されている。示されているのは、
図１の回路のわずかな部分で、回路ボード１１上の２つ
の端子パッド１６を含む。各パッドは回路ボード１１か
ら上に向う順に、チタン層２１を含む複数の層、パラジ
ウム又はパラジウム−チタン合金層２２、銅層２３、ニ
ッケル層２４、銅障壁層２５、金層２６を含む。銅及び
金層は、好ましくは、円盤又は正方形の形に堆積させ、
再流動化加熱中、はんだバンプが溶融した後、金上には
んだ接合が形成されるようにする。
【０００９】薄膜回路１０を生成させるための工程は、
好ましくは、ほとんどの場合アルミナである絶縁性基板
上に、タンタル又はタンタル窒化物を通常含む抵抗及び
容量要素を、堆積させることから始める。相互接続方式
の形成は、基板１１の本質的に全領域上に、チタン層２
１を堆積させることから、始まる。チタン層の厚さは、
１００−４００ナノメータ（nm）の範囲、好ましくは２
５０nmである。次に、パラジウムの薄い層２２を３ない
し１００nm、好ましくは５０nmの厚さに、あるいはパラ
ジウム−チタン合金の層を、５０ないし３００nm、好ま
しくは１００−１５０nmの厚さに、Ti層上に堆積させ
る。これに続いて、Cu層を約３００−７００nm、好まし
くは５００nmの厚さに堆積させる。これらの３つの層
は、電子ビーム蒸着又はスパッタリングのような粒子堆
積技術により、堆積させるのが好ましい。その後、Cu層
は相互接続導電体のパターンになったシプレーＡＺ−３
４０Ｂのようなフォトレジストパターンで被覆する。Cu
の厚い層を、２５００ないし１０，０００nmの範囲、好
ましくは３，５００nmにCu全厚がなるように、Cu層２３
を形成するフォトレジストパターン中に露出されたCuパ
ターン上に、電解メッキする。これに続いて、銅層２３
の最上部上に、ニッケル層２４を８００−２，５００nm
の範囲、好ましくは１０００nmの厚さに、電解メッキす
る。
好ましくは、ほとんどの場合アルミナである絶縁性基板
上に、タンタル又はタンタル窒化物を通常含む抵抗及び
容量要素を、堆積させることから始める。相互接続方式
の形成は、基板１１の本質的に全領域上に、チタン層２
１を堆積させることから、始まる。チタン層の厚さは、
１００−４００ナノメータ（nm）の範囲、好ましくは２
５０nmである。次に、パラジウムの薄い層２２を３ない
し１００nm、好ましくは５０nmの厚さに、あるいはパラ
ジウム−チタン合金の層を、５０ないし３００nm、好ま
しくは１００−１５０nmの厚さに、Ti層上に堆積させ
る。これに続いて、Cu層を約３００−７００nm、好まし
くは５００nmの厚さに堆積させる。これらの３つの層
は、電子ビーム蒸着又はスパッタリングのような粒子堆
積技術により、堆積させるのが好ましい。その後、Cu層
は相互接続導電体のパターンになったシプレーＡＺ−３
４０Ｂのようなフォトレジストパターンで被覆する。Cu
の厚い層を、２５００ないし１０，０００nmの範囲、好
ましくは３，５００nmにCu全厚がなるように、Cu層２３
を形成するフォトレジストパターン中に露出されたCuパ
ターン上に、電解メッキする。これに続いて、銅層２３
の最上部上に、ニッケル層２４を８００−２，５００nm
の範囲、好ましくは１０００nmの厚さに、電解メッキす
る。
【００１０】プロセスのこの時点において、フォトレジ
スト層を除去し、別のフォトレジスト層を形成し、ＩＣ
ユニット上の接触パッド又はボンディングパッドへの端
子パッドはんだづけに用いられるNiの領域のみを露出す
るように、露光及び現像する。Cu障壁層２５は２００な
いし１０００nmの範囲の厚さに、ニッケル層２４上に堆
積させる。次に、Au層２６を、このCu障壁パターンの最
上部上に、７００ないし４０００nm、好ましくは２，０
００nmに、電解メッキする。端子パッド１６及び接触パ
ッド１７用に設計されたニッケルの領域のみで、表面の
全体が銅及び金でメッキされるのではないから、金の使
用は本質的に、節約される。銅障壁及び金は金領域がニ
ッケルで囲まれるように、ニッケル表面上に堆積させ
る。銅障壁及び金の堆積後、ニッケルの露出された領域
は、各パッドで金領域を囲み、導電体に沿って延びるニ
ッケル酸化物の薄い耐熱層を形成するため、酸化され
る。ニッケル酸化物ははんだ障壁として働き、はんだが
ＩＣパッケージ上のバンプから、ニッケル表面上へ、金
境界を越えて拡がるのを防止する。
スト層を除去し、別のフォトレジスト層を形成し、ＩＣ
ユニット上の接触パッド又はボンディングパッドへの端
子パッドはんだづけに用いられるNiの領域のみを露出す
るように、露光及び現像する。Cu障壁層２５は２００な
いし１０００nmの範囲の厚さに、ニッケル層２４上に堆
積させる。次に、Au層２６を、このCu障壁パターンの最
上部上に、７００ないし４０００nm、好ましくは２，０
００nmに、電解メッキする。端子パッド１６及び接触パ
ッド１７用に設計されたニッケルの領域のみで、表面の
全体が銅及び金でメッキされるのではないから、金の使
用は本質的に、節約される。銅障壁及び金は金領域がニ
ッケルで囲まれるように、ニッケル表面上に堆積させ
る。銅障壁及び金の堆積後、ニッケルの露出された領域
は、各パッドで金領域を囲み、導電体に沿って延びるニ
ッケル酸化物の薄い耐熱層を形成するため、酸化され
る。ニッケル酸化物ははんだ障壁として働き、はんだが
ＩＣパッケージ上のバンプから、ニッケル表面上へ、金
境界を越えて拡がるのを防止する。
【００１１】プロセスは、電解メッキ金属層（Cu及びN
i）により被覆されない蒸着又はスパッタされたCu、Pd
又はPd-Ti合金及びTi層の部分を、エッチング除去する
ことにより、相互接続導電体を最後にパターン形成する
ことを含む。Pd層はTi層のエッチング中、リフト−オフ
により除去され、一方Pd-Ti合金層はTi層と同じエッチ
ャントで、エッチング除去される。Cu、Ni及びAu層を電
解メッキするための各種溶液及びNi及びCu、Ti層をエッ
チングするための各種溶液は、当業者にはよく知られて
いる。これら溶液の例は、ここに参照文献として含まれ
ている前述の米国特許第４，１０９，２９７号に、明ら
かにされている。更に、Pd-Ti合金層の堆積及びエッチ
ングについては、やはりここに参照文献として含まれて
いる前述の米国特許第５，２８８，９５１号に述べられ
ている。
i）により被覆されない蒸着又はスパッタされたCu、Pd
又はPd-Ti合金及びTi層の部分を、エッチング除去する
ことにより、相互接続導電体を最後にパターン形成する
ことを含む。Pd層はTi層のエッチング中、リフト−オフ
により除去され、一方Pd-Ti合金層はTi層と同じエッチ
ャントで、エッチング除去される。Cu、Ni及びAu層を電
解メッキするための各種溶液及びNi及びCu、Ti層をエッ
チングするための各種溶液は、当業者にはよく知られて
いる。これら溶液の例は、ここに参照文献として含まれ
ている前述の米国特許第４，１０９，２９７号に、明ら
かにされている。更に、Pd-Ti合金層の堆積及びエッチ
ングについては、やはりここに参照文献として含まれて
いる前述の米国特許第５，２８８，９５１号に述べられ
ている。
【００１２】次に、そのように形成された回路は、フリ
ップ−チップ・アタッチメント方式で、はんだバンプＩ
Ｃユニットと組合される。ＩＣチップ又はＩＣモジュー
ルのようなＩＣユニットには、そのフリップ側にはんだ
バンプが形成されており、ＩＣユニット上のバンプがボ
ード上の端子パッド１６と位置合せするように、ボード
の相互接続パターン上に配置される。このアセンブリ
は、ＩＣユニットをボード上のパッドにはんだ接続させ
るように、加熱される。図３には、バンプＩＣユニット
３０を有する図２に示された回路のアセンブリが、断面
で示されており、デバイス３１、端子パッド３２及びは
んだバンプ３３を含む。
ップ−チップ・アタッチメント方式で、はんだバンプＩ
Ｃユニットと組合される。ＩＣチップ又はＩＣモジュー
ルのようなＩＣユニットには、そのフリップ側にはんだ
バンプが形成されており、ＩＣユニット上のバンプがボ
ード上の端子パッド１６と位置合せするように、ボード
の相互接続パターン上に配置される。このアセンブリ
は、ＩＣユニットをボード上のパッドにはんだ接続させ
るように、加熱される。図３には、バンプＩＣユニット
３０を有する図２に示された回路のアセンブリが、断面
で示されており、デバイス３１、端子パッド３２及びは
んだバンプ３３を含む。
【００１３】銅障壁をニッケル及び金層の間に配置する
理由は、以下のように、説明できるであろう。ニッケル
及びニッケル酸化物のようなその生成物は、図６に示さ
れたメタライゼーションの金層及び金表面上に移動し、
金及びはんだの界面に現われる傾向がある。金表面上に
５原子パーセント又はそれ以下の少量のニッケルが存在
することにより、表面のはんだ特性に、有害な影響を与
える。ニッケルは金を硬化させ、ニッケル酸化物ははん
だ接合の脱潤損傷を促進することにより、はんだ及びボ
ンディングを妨げる。加えて、ニッケル酸化物は従来の
酸清浄化では、除去が困難である。更に、その後のプロ
セス中、又は使用中、ニッケルがニッケル酸化物に変る
ことにより、はんだ接続が弱くなり、接触を故障させる
傾向がある。
理由は、以下のように、説明できるであろう。ニッケル
及びニッケル酸化物のようなその生成物は、図６に示さ
れたメタライゼーションの金層及び金表面上に移動し、
金及びはんだの界面に現われる傾向がある。金表面上に
５原子パーセント又はそれ以下の少量のニッケルが存在
することにより、表面のはんだ特性に、有害な影響を与
える。ニッケルは金を硬化させ、ニッケル酸化物ははん
だ接合の脱潤損傷を促進することにより、はんだ及びボ
ンディングを妨げる。加えて、ニッケル酸化物は従来の
酸清浄化では、除去が困難である。更に、その後のプロ
セス中、又は使用中、ニッケルがニッケル酸化物に変る
ことにより、はんだ接続が弱くなり、接触を故障させる
傾向がある。
【００１４】ニッケル及びその生成物の、金及びはんだ
表面間の界面に対する悪影響を、除くか、少くとも減す
ため、Cu拡散障壁２５がニッケル層２４及び金層２６間
に、導入される。Cu拡散障壁は、Auの堆積前に、ニッケ
ル上に堆積させる。Cuは金パターンと同じパターンに、
堆積させてよい。CuはNi表面上に、２００ないし１，０
００nmの範囲の厚さ、すなわちNiの金層中又は上への相
互拡散を防止するのに十分な厚さに、電解メッキする。
あるいは、銅障壁はスパッタリング又はイオンビーム蒸
着のような粒子堆積により、ニッケル層上に堆積させて
よい。
表面間の界面に対する悪影響を、除くか、少くとも減す
ため、Cu拡散障壁２５がニッケル層２４及び金層２６間
に、導入される。Cu拡散障壁は、Auの堆積前に、ニッケ
ル上に堆積させる。Cuは金パターンと同じパターンに、
堆積させてよい。CuはNi表面上に、２００ないし１，０
００nmの範囲の厚さ、すなわちNiの金層中又は上への相
互拡散を防止するのに十分な厚さに、電解メッキする。
あるいは、銅障壁はスパッタリング又はイオンビーム蒸
着のような粒子堆積により、ニッケル層上に堆積させて
よい。
【００１５】金表面上の銅酸化物以外の酸化物を除去す
ることは、金秩序系を、２５０℃ないし３５０℃の範囲
の温度での熱処理によって形成することにより、容易に
なる。金属薄膜の安定化のために用いられる３００℃、
４時間の熱処理プロセスのようなハイブリッドＩＣ回路
の形成プロセスの一部である熱処理を、秩序系の形成に
用いてもよい。熱処理の結果、Cuは金層中に拡散し、金
薄膜を秩序化する。この金薄膜は、金薄膜中へのニッケ
ルの拡散の抵抗となり、熱処理後、金層の表面にはニッ
ケルは見い出されない。CuはNiに関連した故障を予防
し、一方抵抗を不活性化し、残ったメタライゼーション
層への相互拡散の適切な熱抵抗を作る。ボードへのＩＣ
ユニットのはんだボンディングに先だつ熱プロセス中形
成されるあらゆる銅酸化物は、無機酸溶液中で、容易に
清浄化される。希硫酸（約１Ｍ）を用いた銅酸化物の清
浄化により、デバイスの固着側においてはんだをとじ込
めるのに必要な、ニッケル酸化物を著しく変えることな
く、表面汚染が除かれる。
ることは、金秩序系を、２５０℃ないし３５０℃の範囲
の温度での熱処理によって形成することにより、容易に
なる。金属薄膜の安定化のために用いられる３００℃、
４時間の熱処理プロセスのようなハイブリッドＩＣ回路
の形成プロセスの一部である熱処理を、秩序系の形成に
用いてもよい。熱処理の結果、Cuは金層中に拡散し、金
薄膜を秩序化する。この金薄膜は、金薄膜中へのニッケ
ルの拡散の抵抗となり、熱処理後、金層の表面にはニッ
ケルは見い出されない。CuはNiに関連した故障を予防
し、一方抵抗を不活性化し、残ったメタライゼーション
層への相互拡散の適切な熱抵抗を作る。ボードへのＩＣ
ユニットのはんだボンディングに先だつ熱プロセス中形
成されるあらゆる銅酸化物は、無機酸溶液中で、容易に
清浄化される。希硫酸（約１Ｍ）を用いた銅酸化物の清
浄化により、デバイスの固着側においてはんだをとじ込
めるのに必要な、ニッケル酸化物を著しく変えることな
く、表面汚染が除かれる。
【００１６】図４には本発明に従う端子パッドのオージ
ェ深さプロフィルのプロットが示されている。事実上、
表面にニッケルは見い出されない。金のみが少量の銅と
ともに、パッドから除かれ、スパッタリングによりエッ
チングが延びた間に、ごく少量のニッケルが除かれたこ
とがわかる。金及び銅が本質的に除かれるにつれ、ニッ
ケルは下のニッケル表面から、次第に除去される。
ェ深さプロフィルのプロットが示されている。事実上、
表面にニッケルは見い出されない。金のみが少量の銅と
ともに、パッドから除かれ、スパッタリングによりエッ
チングが延びた間に、ごく少量のニッケルが除かれたこ
とがわかる。金及び銅が本質的に除かれるにつれ、ニッ
ケルは下のニッケル表面から、次第に除去される。
【００１７】図５には、金が直接ニッケル層上にある従
来技術のメタライゼーション複合層のオージェ深さプロ
フィルのプロットが、示されている。高濃度のニッケル
が表面に入り込んでいることがわかる。スパッタリング
時間を通して、金は比較的安定に存在しているが、短時
間で急激に、ニッケルの存在が上昇し、ただちに金の存
在にとって代ることがわかる。
来技術のメタライゼーション複合層のオージェ深さプロ
フィルのプロットが、示されている。高濃度のニッケル
が表面に入り込んでいることがわかる。スパッタリング
時間を通して、金は比較的安定に存在しているが、短時
間で急激に、ニッケルの存在が上昇し、ただちに金の存
在にとって代ることがわかる。
【００１８】つけ加えられる利点及び修正は、当業者に
は容易に行えるであろう。従って、本発明は広義に、こ
こで示し述べた具体的な詳細、デバイス及び事例には、
制限されない。付随した特許請求の範囲及びそれらと等
価なものによって規定される本発明の一般的な概念の精
神及び視野を離れることなく、各種の修正が行えるであ
ろう。
は容易に行えるであろう。従って、本発明は広義に、こ
こで示し述べた具体的な詳細、デバイス及び事例には、
制限されない。付随した特許請求の範囲及びそれらと等
価なものによって規定される本発明の一般的な概念の精
神及び視野を離れることなく、各種の修正が行えるであ
ろう。
【図１】非導電性基板上の導電性システムを含む薄膜回
路の例の概略透視図である。
路の例の概略透視図である。
【図２】本発明に従うメタライゼーションの断面図であ
る。
る。
【図３】上にはんだバンプＩＣユニットがマウントされ
た図２のメタライゼーションの断面図である。
た図２のメタライゼーションの断面図である。
【図４】本発明に従う典型的な試料のオージェ深さプロ
フィールをプロットした図である。
フィールをプロットした図である。
【図５】Niで汚染したAu表面を有する典型的な従来技術
の導電性システムのオージェ深さプロフィールをプロッ
トした図である。
の導電性システムのオージェ深さプロフィールをプロッ
トした図である。
【図６】従来技術のメタライゼーションの断面図であ
る。
る。
１０ ハイブリッド回路、回路、薄膜回路
１１ 回路ボード、ボード、基板
１２、１３ 抵抗
１４ 容量
１５ 相互接続導電体
１６ 端子パッド
１７ ボンディングパッド、接触パッド
２１ チタン層
２２ パラジウム層又はパラジウム−チタン合金層
２３ 銅層
２４ ニッケル層
２５ 銅障壁層
２６ 金層
３０ バンプＩＣユニット
３１ デバイス
３２ 端子パッド
３３ はんだバンプ
６１ 基板
６２ チタン層
６３ パラジウム又はパラジウムチタン合金層
６４ 銅層
６５ ニッケル層
６６ 金層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マイケル デー．エヴァンス
アメリカ合衆国 01887 マサチューセ
ッツ，ウィルミントン，アップル ツリ
ー レーン 10
(72)発明者 ウォーレン ジェー．ペンダーガスト
アメリカ合衆国 24088 ヴァージニア,
ファーラム，ボックス 282エー，ルー
ト ３
(56)参考文献 特開 昭61−296752（ＪＰ，Ａ)
特開 昭51−101864（ＪＰ，Ａ)
米国特許5288951（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 1/09
H05K 3/24
Claims (16)
- 【請求項１】 絶縁性基板の主表面上に、薄膜要素及び
電気的相互接続を含む回路において、前記相互接続は、 ニッケル（Ｎｉ）層とその上の金（Ａｕ）層を含むあら
かじめ選択されたパターンで、前記基板上に堆積された
複数の金属層を含む回路において、 薄い銅（Ｃｕ）の障壁層が金層及びニッケル層の間には
さまれ、前記銅は厚さが、前記金層を通り抜けてニッケ
ルが拡散するのを妨げるのに十分であることを特徴とす
る回路。 - 【請求項２】 前記金は、そこへの接触のはんだづけ又
は導電体のボンディングに用いるべき各相互接続の領域
上にのみ、選択的に存在する請求項１記載の回路。 - 【請求項３】 前記銅障壁層は、厚さが２００ないし１
０００ｎｍの範囲である請求項１記載の回路。 - 【請求項４】 前記銅障壁層は、２００ｎｍの厚さであ
る請求項２記載の回路。 - 【請求項５】 金で被覆されないニッケル層の部分に
は、ニッケル酸化物被覆が形成される請求項１記載の回
路。 - 【請求項６】 前記複数の金属層は、基板から上に向う
順に、チタン（Ｔｉ）、パラジウム（Ｐｄ）又はパラジ
ウム−チタン合金、銅、ニッケル及び金を含む請求項１
記載の回路。 - 【請求項７】 前記チタン層は１００ないし４００nm、
前記パラジウム層は３ないし１００nm、前記パラジウム
−チタン合金層は５０ないし３００nm、前記銅層は２，
５００ないし１０，０００nm、前記ニッケル層は８００
ないし２，５００nm、前記銅障壁層は２００ないし１０
００nm、前記金層は７００ないし４，０００nmである請
求項６記載の回路。 - 【請求項８】 前記チタン層は厚さ２５０nm、前記パラ
ジウム層は厚さ５０nm、前記パラジウム−チタン合金層
は厚さ１００ないし１５０nm、前記銅層は厚さ３，５０
０nm、前記Ni層は厚さ１，０００nm、前記銅障壁層は厚
さ２００nm、前記金層は厚さ２，０００nmである請求項
６記載の回路。 - 【請求項９】 絶縁性基板の主表面上に、薄膜要素及び
電気的相互接続を含む回路において使用する複合層電気
的相互接続において、前記相互接続は、 前記絶縁性基板上に、あらかじめ選択されたパターンで
堆積されて、かつニッケル層とその上の金層を含む複数
の金属層を含み、 薄い銅の障壁層が金層及びニッケル層の間にはさまれ、
前記銅は厚さが、前記金層を通り抜けてニッケルが拡散
するのを妨げるのに十分であることを特徴とする相互接
続。 - 【請求項１０】 前記金層は、そこへ接触をはんだづけ
するか、導電体をボンディングするために用いる前記相
互接続のそれぞれの領域上に、選択的に存在する請求項
９記載の相互接続。 - 【請求項１１】 前記銅障壁層は、厚さが２００ないし
１，０００ｎｍの範囲である請求項９記載の相互接続。 - 【請求項１２】 前記銅障壁層は、厚さが２００ｎｍで
ある請求項９記載の相互接続。 - 【請求項１３】 金で被覆されないニッケル層の部分に
は、ニッケル酸化物被覆が形成される請求項９記載の相
互接続。 - 【請求項１４】 前記複数の金属層は、基板から上に向
う順に、チタン、パラジウム又はパラジウム−チタン合
金、銅、ニッケル及び金を含む請求項９記載の相互接
続。 - 【請求項１５】 前記チタン層は１００ないし４００n
m、前記パラジウム層は３ないし１００nm、前記パラジ
ウム−チタン合金層は５０ないし３００nm、前記銅層は
２，５００ないし１０，０００nm、前記ニッケル層は８
００ないし２，５００nm、前記銅障壁層は２００ないし
１０００nm、前記金層は７００ないし４０００nmである
請求項１４記載の相互接続。 - 【請求項１６】 前記チタン層は厚さ２５０nm、前記パ
ラジウム層は厚さ５０nm、前記パラジウム−チタン合金
層は厚さ１００ないし１５０nm、前記銅層は厚さ３，５
００nm、前記ニッケル層は厚さ１，０００nm、前記銅障
壁層は厚さ２００nm、前記金層は厚さ２，０００nmであ
る請求項１４記載の相互接続。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/221,731 US5449955A (en) | 1994-04-01 | 1994-04-01 | Film circuit metal system for use with bumped IC packages |
| US221731 | 1994-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297540A JPH07297540A (ja) | 1995-11-10 |
| JP3373324B2 true JP3373324B2 (ja) | 2003-02-04 |
Family
ID=22829115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07483495A Expired - Fee Related JP3373324B2 (ja) | 1994-04-01 | 1995-03-31 | バンプｉｃパッケージ用薄膜回路金属システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5449955A (ja) |
| EP (1) | EP0675674B1 (ja) |
| JP (1) | JP3373324B2 (ja) |
| KR (1) | KR100304993B1 (ja) |
| DE (1) | DE69500388T2 (ja) |
| HK (1) | HK1000549A1 (ja) |
| TW (1) | TW278223B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2927897A (en) * | 1996-04-29 | 1997-11-19 | Carl Shine | Multilayer solder/barrier attach for semiconductor chip |
| US5989989A (en) * | 1996-05-31 | 1999-11-23 | Texas Instruments Incorporated | Die and cube reroute process |
| DE19712219A1 (de) * | 1997-03-24 | 1998-10-01 | Bosch Gmbh Robert | Verfahren zur Herstellung von Lothöckern definierter Größe |
| US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
| US6093966A (en) * | 1998-03-20 | 2000-07-25 | Motorola, Inc. | Semiconductor device with a copper barrier layer and formation thereof |
| EP1110905A1 (en) | 1999-12-24 | 2001-06-27 | SensoNor asa | Micro-electromechanical device |
| KR100455678B1 (ko) * | 2002-02-06 | 2004-11-06 | 마이크로스케일 주식회사 | 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법 |
| JP2003303842A (ja) * | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| TW550800B (en) * | 2002-05-27 | 2003-09-01 | Via Tech Inc | Integrated circuit package without solder mask and method for the same |
| SG107600A1 (en) * | 2002-06-27 | 2004-12-29 | Agency Science Tech & Res | Multilayer substrate metallization for ic interconnection |
| DE10238816B4 (de) * | 2002-08-23 | 2008-01-10 | Qimonda Ag | Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen |
| DE10239081B4 (de) * | 2002-08-26 | 2007-12-20 | Qimonda Ag | Verfahren zur Herstellung einer Halbleitereinrichtung |
| DE10240921B4 (de) | 2002-09-02 | 2007-12-13 | Qimonda Ag | Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen |
| DE10251658B4 (de) * | 2002-11-01 | 2005-08-25 | Atotech Deutschland Gmbh | Verfahren zum Verbinden von zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil |
| US7223695B2 (en) * | 2004-09-30 | 2007-05-29 | Intel Corporation | Methods to deposit metal alloy barrier layers |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| US20080157910A1 (en) * | 2006-12-29 | 2008-07-03 | Park Chang-Min | Amorphous soft magnetic layer for on-die inductively coupled wires |
| FR2952314B1 (fr) * | 2009-11-12 | 2012-02-10 | Sagem Defense Securite | Procede de brasage, gyroscope et piece brasee |
| US9553063B2 (en) * | 2010-11-16 | 2017-01-24 | Mitsubishi Electric Corporation | Semiconductor element, semiconductor device and method for manufacturing semiconductor element |
| CN103258809A (zh) * | 2012-02-15 | 2013-08-21 | 稳懋半导体股份有限公司 | 三五族化合物半导体组件的铜金属连接线 |
| JP2015012112A (ja) * | 2013-06-28 | 2015-01-19 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
| CN112687556B (zh) * | 2020-12-24 | 2023-07-18 | 中国电子科技集团公司第十三研究所 | 在基板表面集成bga焊盘的阻焊制备方法及结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3451030A (en) * | 1966-07-01 | 1969-06-17 | Gen Electric | Solder-bonded semiconductor strain gauges |
| GB1202199A (en) * | 1966-11-22 | 1970-08-12 | G V Planer Ltd | Improvements in or relating to thermoelectric devices |
| US3622385A (en) * | 1968-07-19 | 1971-11-23 | Hughes Aircraft Co | Method of providing flip-chip devices with solderable connections |
| US3781596A (en) * | 1972-07-07 | 1973-12-25 | R Galli | Semiconductor chip carriers and strips thereof |
| US4016050A (en) * | 1975-05-12 | 1977-04-05 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
| DE2554691C2 (de) * | 1974-12-10 | 1982-11-18 | Western Electric Co., Inc., 10038 New York, N.Y. | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung |
| JPS5715432A (en) * | 1980-07-01 | 1982-01-26 | Mitsubishi Electric Corp | Semiconductor element |
| GB2176938A (en) * | 1985-06-24 | 1987-01-07 | Nat Semiconductor Corp | Pad metallization structure |
-
1994
- 1994-04-01 US US08/221,731 patent/US5449955A/en not_active Expired - Lifetime
- 1994-12-02 TW TW083111241A patent/TW278223B/zh not_active IP Right Cessation
-
1995
- 1995-03-21 EP EP95301880A patent/EP0675674B1/en not_active Expired - Lifetime
- 1995-03-21 DE DE69500388T patent/DE69500388T2/de not_active Expired - Lifetime
- 1995-03-30 KR KR1019950006964A patent/KR100304993B1/ko active IP Right Grant
- 1995-03-31 JP JP07483495A patent/JP3373324B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-10 HK HK97102144A patent/HK1000549A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK1000549A1 (en) | 1998-04-03 |
| KR950034675A (ko) | 1995-12-28 |
| EP0675674A1 (en) | 1995-10-04 |
| TW278223B (ja) | 1996-06-11 |
| US5449955A (en) | 1995-09-12 |
| JPH07297540A (ja) | 1995-11-10 |
| DE69500388D1 (de) | 1997-08-07 |
| EP0675674B1 (en) | 1997-07-02 |
| KR100304993B1 (ko) | 2001-11-30 |
| DE69500388T2 (de) | 1997-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373324B2 (ja) | バンプｉｃパッケージ用薄膜回路金属システム | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US5480835A (en) | Electrical interconnect and method for forming the same | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| EP0398485B1 (en) | A method of making a Flip Chip Solder bond structure for devices with gold based metallisation | |
| US4970571A (en) | Bump and method of manufacturing the same | |
| KR0135739B1 (ko) | 반도체 칩에 전기적 상호접속을 제공하기 위한 구조물 및 그의 제조방법 | |
| JP2010514217A (ja) | チップ・コンデンサ組み込み型ｐｗｂ | |
| JP2001267356A (ja) | 電気接続用導電パッドを準備する方法および形成された導電パッド | |
| JP2008503879A (ja) | 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ | |
| JPH0214796B2 (ja) | ||
| EP3275009A1 (en) | Metal bond pad with cobalt interconnect layer and solder thereon | |
| US6306751B1 (en) | Apparatus and method for improving ball joints in semiconductor packages | |
| US20050026416A1 (en) | Encapsulated pin structure for improved reliability of wafer | |
| JPH09148333A (ja) | 半導体装置とその製造方法 | |
| JPH09232506A (ja) | 半導体装置およびその製造方法 | |
| JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JPH0137876B2 (ja) | ||
| EP0827190A2 (en) | Bump structure and methods for forming this structure | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH03165590A (ja) | セラミック配線回路板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021021 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |