JP2008503879A - 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ - Google Patents

電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ Download PDF

Info

Publication number
JP2008503879A
JP2008503879A JP2007516780A JP2007516780A JP2008503879A JP 2008503879 A JP2008503879 A JP 2008503879A JP 2007516780 A JP2007516780 A JP 2007516780A JP 2007516780 A JP2007516780 A JP 2007516780A JP 2008503879 A JP2008503879 A JP 2008503879A
Authority
JP
Japan
Prior art keywords
layer
metal
support
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007516780A
Other languages
English (en)
Inventor
アボット、ドナルド、シー．
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2008503879A publication Critical patent/JP2008503879A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

第１および第２の表面（１０１ａ、１０１ｂ）と、第１の表面から第２の表面に延びる、金属で埋まった複数のビア（１０２）とを有する絶縁性基板（１０１）含む装置である。第１および第２の表面は、各々がビアの少なくとも１つに対するコネクタ・スタックを含んでいるコンタクト・パッド（１０３、１０４）を有する。スタックは、ビア金属に接触して、それの表面に電気めっきするための接着性および伝導性の層を提供できるシード金属層（１１０、銅）と、シード金属層に固定された第１の電気めっきされた支持層（１１１ａ、銅）と、第２の電気めっきされた支持層（１１１ｂ、ニッケル）と、第２の支持層の上の少なくとも１つのリフロー金属ボンディング層（１１２、パラジウム、金）を含む。電気めっきプロセスは、本質的に純粋（少なくとも９９．０％）で、リンやホウ素などの望ましくない添加物を含まず、厳密に制御されたグレイン・サイズを示す支持層を形成する。リフロー金属コネクタ（２２０、２３０）は、チップ・コンタクト・パッドおよび外部部品への接続を提供する。

Description

本発明は、一般に半導体デバイス分野に関するものであって、更に詳細には、コンタクト・パッドにニッケルおよび金の層をめっきするための方法に関するものである。
（関連技術の説明）
集積回路の相互接続配線用に銅が使われるようになってから、はんだに直に接触する銅のパッドに、はんだ継手の信頼性に影響を及ぼす弱点が見つかった。同様に、半導体アセンブリに使用される基板上の銅のコンタクト・パッドは、はんだ継手の信頼性に影響を及ぼす弱点がある。好ましい解決方法は、はんだと銅との反応を制限するために銅とはんだとの間に拡散障壁としてニッケル層を無電解めっきするものであった。
しかし、ニッケルを堆積させるための無電解めっきプロセスは、それ自体に問題がある。すなわち、浸漬金めっきの間に、しばしばニッケル表面にリンが蓄積する効果と相まって、無電解のニッケルめっきがガルバニック効果によって腐食することにより引き起こされるいわゆるブラック・パッド（ｂｌａｃｋ ｐａｄ）という問題である。この腐食効果は、しばしば、堆積されたニッケルの大きなグレイン、あるいは、グレイン境界の腐食によって増幅される。ブラック・パッドは、非常に稀な効果であるが、はんだボールの剥がれ、はんだ継手の亀裂、あるいは、電気的に非導通となったコンタクトなどの故障の原因として捉えられている。品質管理でブラック・パッドを発見することが困難で、通常は、デバイスがはんだ付けされた後で、顧客の手に渡ったあとでしか見つからないというのは、非常に困った問題である。
代替方法として、複数の銅表面の仕上げ方法が提案されてきたが、それらは、銅とはんだとの間の直接的な接触を含むものであった。そのような１つの方法は、有機的な表面保護膜であり、これは、はんだリフローに要する高温で蒸発する。その他の方法には、溶融はんだに溶ける、金の薄い層、錫の薄い層又ははんだの薄い層が含まれる。これらの代替方法は、銅とはんだとの間に直接接触を形成するもので、はんだリフローの高温時に銅がはんだ中に拡散することを取り扱わなければならない。これ自体が技術的な挑戦課題である。
（発明の概要）
本発明は、特に半導体アセンブリに採用される基板用の、はんだから銅への接触の信頼性を改善するための需要に応えようとする。更に、本発明の方法によって作製される、はんだから銅への接触には、汚染が含まれない。
本発明の１つの実施の形態は、第１および第２の表面と、第１の表面から第２の表面に延びる、金属で埋まった複数のビアを有する絶縁性基板（例えば、ポリイミド・シート）を含む装置である。第１および第２の表面は、コンタクト・パッドを有し、各々のコンタクト・パッドは、ビアの少なくとも１つに対するコネクタ・スタックを含む。スタックは、ビアの金属に接触して、それの表面に電気めっきを行うための接着性および導電性の層を提供できるシード金属層（例えば、銅）、シード金属層に固定された２つの電気めっきされた支持層（例えば、銅に続くニッケル）およびニッケルの支持層の上の少なくとも１つの犠牲金属層（例えば、パラジウム又は金）を含む。
コンタクト・パッドにリフロー金属コネクタ（例えば、錫又は錫合金のはんだ）が取り付けられるときは、はんだ継手は、汚染（例えば、リン）を含まず、従って寿命およびストレス試験や製品応用で高い信頼性を示す。
本発明の別の実施の形態は、基板に対してはんだ接着された半導体チップを含む半導体アセンブリである。チップは、能動回路およびその上の少なくとも１つの金属層を有しており、更に能動回路および金属層の直上に位置する導電性のボンディング表面を有する。上で述べた基板構造に似た構造では、チップ・ボンディング表面は、金属層へのコネクタ・スタックを有し、各スタックは、金属層に接触して、それの表面に電気めっきするための接着性および導電性の層を提供できるシード金属層（例えば、Ｃｕ）を含む。２つの電気めっきされた支持層（例えば、Ｃｕ、続いてＮｉ）がシード金属層に固定されており、また少なくとも１つの犠牲金属層（例えば、Ｐｄ又は金）がＮｉの支持層上にあって、それによって各スタックがチップ・ボンディング・パッドを定義している。
リフロー金属接続要素（例えば、Ｓｎ又はＳｎ合金のはんだ）は、各チップ・ボンディング・パッドに固定される。これらの要素は、絶縁性基板の第１の表面上のコンタクト・パッドに接続される。絶縁性基板は、第１および第２の表面と、第１の表面から第２の表面に延びる、金属で埋まった複数のビアとを有する。基板のコンタクト・パッドは、チップ・ボンディング・パッドと揃った位置にある。各コンタクト・パッドは、ビアの少なくとも１つにつながる１つのコネクタ・スタックを含む。各スタックは、ビア金属に接触して、それの表面に電気めっきするための接着性および導電性の層を提供できるシード金属層（例えば、Ｃｕ）を含む。２つの電気めっきされた支持層（例えば、Ｃｕ、続いてＮｉ）がシード金属層に固定されており、また少なくとも１つの犠牲金属層（例えば、Ｐｄ又は金）がＮｉの支持層の上にあって、それによって各スタックが加工品のコンタクト・パッドを定義している。
第２の基板表面は、外部部品への接続に適した場所に、上で述べたコンタクト・パッドに似たやり方で準備されたコンタクト・パッドを有する。
本発明の別の実施の形態は、装置を作製するための方法である。最初に、絶縁性基板（例えば、ポリイミド・シート）を提供する。これは、第１および第２の表面と、第１の表面から第２の表面に延びる、金属で埋まった複数のビアとを有する。それの表面に電気めっきするための接着性および導電性の層を提供できるシード金属（例えば、Ｃｕ）の連続した層が第１および第２の基板表面上に堆積される。次に、第１および第２の基板表面上にフォトレジスト層が堆積、露光および現像されて、シード金属の一部を選択的に露出させる窓が形成される。次に、支持金属の２つの層（例えば、Ｃｕ、続いてＮｉ）がシード金属のこれらの露出部分を覆って電気めっきされる。少なくとも１つの犠牲金属層（例えば、Ｐｄ又はＡｕ）が次にＮｉ支持金属の露出部分を覆って電気めっきされる。残存するフォトレジスト層が除去される。最後に、露出したＣｕのシード金属が除去されて、めっきされた金属および犠牲金属がコンタクト・パッドとなるアイランドを形成する。
本発明がめっきのためにパッドを接続するのに役立ついわゆる短絡やバス・バー（ｂｕｓｓ ｂａｒ）のデザインからコンタクト・パッドのレイアウトを解放することは、本発明の技術的な特徴である。この結果、めっき工程の後でそれらの短絡／バス・バーを除去することは、不要となる。
コストが掛かり、制御が困難な無電解のニッケルおよび浸漬金めっき工程を、低コストで制御が容易な電気めっき工程で置換できることは、本発明の別の技術的特徴である。
本発明の特定の実施の形態で代表される技術的特徴は、添付図面および特許請求の範囲に提示された新規な特徴と併せて考慮する場合、本発明の好適な実施の形態についての以下の説明から明らかになるであろう。
（好適な実施の形態の詳細な説明）
図１の模式的断面は、本発明の１つの実施の形態を示す。図１で、一般に１００で示される装置の部分は、表面１０１ａおよび反対側の表面１０１ｂを備えた絶縁性基板１０１を含むものとして示されている。図１の示された例で、基板は、シート状の構造を取り、ほぼ平坦な第１の表面１０１ａおよび第２の表面１０１ｂを備えている。基板材料の例としては、ポリイミドやエポキシのようなポリマ、あるいは、ＦＲ−４、ＦＲ−５やグラス・ファイバで強化されたポリマのような複合材料又はその他の絶縁性材料が含まれる。基板は、２つ又はそれ以上の対向する表面を備えた、その他の幾何学的形状を取ることもできる。装置の基板は、金属で埋まった複数のビアを有し、それらは、表面１０１ａから表面１０１ｂに延びている。ビア用の典型的な金属は、銅又は銅合金であるが、その他の選択肢として金がある。
図１に更に示されているように、基板表面１０１ａは、複数のコンタクト・パッド１０３を有し、また表面１０１ｂも複数のコンタクト・パッド１０４を有する。コンタクト・パッド１０３およびコンタクト・パッド１０４は、ビア１０２の少なくとも１つに接触するコネクタ・スタックを含む。各スタック１０３および１０４は、連続する複数の導電性層を含む。材料およびその順番は、スタック１０３とスタック１０４とで同じである。これは、この実施の形態で、第１の基板表面１０１ａ上のスタック１０３と、第２の基板表面１０１ｂ上のスタック１０４とがプロセス中で同時に作製されるためである。
ビア金属に接触してシード層１１０がある。層１１０は、ビア金属に直に接触している。層１１０用の好適な金属は、銅である。この金属は、ビア金属に対して、また基板１０１の絶縁性表面に対して接着を促進する望ましい特性を有する。銅は、またそれの高い電気伝導性を持つことと、その表面への電気めっきを促進することから有名である。付加的な銅を電気めっきするのに適した表面を提供するその他の材料を代替物として層１１０用に使用することもできる。層１１０の典型的な厚さは、０．２マイクロメートルである。
スタック１０３および１０４中の層１１０の上に続く層は、支持層１１１ａおよび１１１ｂであり、これらは、電気めっきされ、シード金属層１１０に固定される。電気めっきされた層１１１ａ用の好適な金属は、銅である。それの厚さは、約１０から２５マイクロメートルの範囲にあることが望ましい。銅以外の金属であっても、優れた電気的および熱的伝導性を備えた層を提供するものであれば適している。
層１１１ｂが層１１１ａの上に直に続く。これは、好ましくは、ニッケルである。層１１１ｂは、リフロー（はんだ）材料との接続を形成するために適しており、またはんだ継手への銅の拡散を防止する障壁でもある。ニッケル層１１１ｂの好ましい厚さの範囲は、約６から１０マイクロメートルの間にある。
スタック１０３および１０４の最も外側の層は、リフロー接続を容易にするための電気めっきされた犠牲層１１２である。特に、犠牲層１１２は、はんだ付け可能な金属１１１ｂの酸化を防止するために必要である。犠牲層１１２は、従って、支持層１１１ｂの上のリフロー金属ボンディング層である。それは、パラジウム又は金を含む。層１１２は、およそ０．０１から０．１０マイクロメートルの厚さにある。しばしば、２つの犠牲層１１２ａおよび１１２ｂを設けることが好ましく、その場合は、層１１２ａは、パラジウムであり、層１１２ｂは、金であるのが好ましい。
支持層１１１ａおよび１１１ｂと、犠牲層１１２（あるいは、１１２ａおよび１１２ｂ）を堆積するために電気めっきプロセス（無電解めっきではない）が用いられるので、これらの層は、本質的に純粋で、他の元素を含まない。特に、それらは、リンおよびホウ素を本質的に含まない。層１１１ａ、１１１ｂおよび１１２用の金属は、少なくとも９９．０％の純度、好ましくは、少なくとも９９．９％の純度、更に好ましくは、少なくとも９９．９９％の純度を有する。更に、電気めっきされた支持層１１１ａおよび１１１ｂと、犠牲金属層１１２とは、制御されたサイズの結晶粒を含むので、大きなグレイン・サイズを含まない。望ましくない元素や大きな結晶サイズを含まないことによって、制御され、欠陥のない、機械的に強固でストレス耐性のあるはんだ継手が実現する。
電気めっきプロセスは、めっき工程で必要とされる電気的バイアスを与えるように接続されている限り、任意の形状の表面に適用できる。従って、めっきパターンは、基板１０１の第１および第２の表面上に任意のパターンを形成することができ、その結果、図１に示すように、しばしば表面１０１ｂのパターンと異なるパターンが表面１０１ａに得られる。特定の実施の形態では、加工品１００は、図２に示すように、半導体アセンブリで使用するためのものである。この場合、第１の基板表面１０１ａ上のコンタクト・パッド１０３は、半導体チップ２０１のボンディング・パッド２０１と一致する個数および場所に配置される。更に、第２の基板表面１０１ｂ上のコンタクト・パッド１０４は、しばしばプリント回路基板やマザー・ボードのような外部部品の接続パッドと一致するような個数および場所に配置される。
図２に示され、一般に２００で示される完成した半導体アセンブリでは、リフロー金属接続要素２２０がコンタクト・パッド１０３に接着され、ボンディング・パッド２０３に相互接続される。好ましくは、リフロー金属接続要素は、錫あるいは、錫合金、すなわち、錫／銀、錫／インジウム、錫／ビスマス又は錫／鉛を含む。その他、代替物としては、錫／銀／銅およびインジウムが含まれる。リフロー・プロセスでは、コンタクト・パッド１０３の犠牲層１１２（あるいは、１１２ａおよび１１２ｂ）がリフロー合金材料に溶解および吸収される。そのため、それらは、図２に破線で示されている。
図２は、好適なケースを示しており、チップ２０１のボンディング・パッド２０３も、装置１００に関して上で述べたようなコンタクト・パッド手順に類似した金属層手順を用いて電気めっきによって形成されている。半導体チップ２０１は、それの表面２０１ａに能動回路を有し、それを覆って少なくとも１つの金属層（図２には、示されていない）を有する。更に、能動回路は、複数のボンディング・パッド・サイト２０２を含んでおり、それらは、少なくとも１つの金属層の直上に位置し、そして必ずというわけではないが、能動回路の直上にあることが好ましい導電性のボンディング表面に配置されている。
各ボンディング・パッド・サイト２０２は、少なくとも１つの回路金属層に接続されたコネクタ・スタック２０３を有することが好ましい。各スタック２０３は、回路金属層に接触して、それの表面に電気めっきするための接着性および伝導性の層を提供できるシード金属層２１０を含む。層２１０は、好ましくは、銅を含み、伝導性が高く、その表面に電気めっきすることを許容する。あるいは、シード金属層２１０は、うまく電気めっきできることを保証する層であればよい。
シード金属層２１０の上には、２つの支持層２１１ａおよび２１１ｂが設けられ、それらは、電気めっきによってシード金属層２１０に固定される。好ましくは、支持層２１１ａの金属は、銅であり、層２１１ｂのそれは、ニッケルである。特に層２１１ｂに関しては、リフロー材料との接続を促進するものである限り、他の金属でも構わない。スタック２０３の最も外側の層は、電気めっきされた犠牲層２１２であり、好ましくは、少なくとも部分的には、パラジウムであり、あるいは、少なくとも部分的には、金である。これは、はんだ付け可能な金属２１１ｂの酸化を防止し、リフロー接続を容易にするものでなければならない。いくつかの製品では、２つの犠牲層、好ましくは、パラジウムの層２１２ａと、好ましくは、金の層２１２ｂを設けることが有利である。図２で、層２１２ａおよび２１２ｂが破線で示されているのは、それらが既にリフロー・プロセスのなかで、リフロー要素２２０に溶解しているためである。
図２は、各チップのボンディング・パッド・スタック２０３に接続されたリフロー接続要素２２０を示す。チップ２０１および基板１０１は、このようにして組み上げられる。図２の実施の形態で、アセンブリは、基板１０１の第２の表面１０１ｂ上のコンタクト・パッドの各接続スタック１０４に対してリフロー接続要素２３０を付着させることによって完成する。これらの接続スタック１０４は、図１に関連して説明したスタック１０３と類似の金属を含む。ここでも、電気めっきされた犠牲金属層１１２は、破線で示されている。これは、犠牲層として、それらが接続要素２３０の接着のリフロー・プロセスで溶解してしまっているためである。
本発明の別の実施の形態は、装置を作製するための方法であって、次の工程を含む。
−−第１の表面３０１ａおよび第２の表面３０１ｂを有し、ポリイミドなどの絶縁性材料の基板３０１を提供する工程（図３参照）を含む。半導体技術で使用するために、装置は、半導体チップをアセンブリするのに適したシート状の基板を有する。基板は、第１の表面から第２の表面に延びる、銅などの金属で埋まった複数のビア３０２を有する。
−−第１の表面３０１ａおよび第２の表面３０１ｂ上に、それの表面に電気めっきするための接着性および伝導性の層を提供できるシード金属の連続層３１０を堆積させる工程を含む。シード金属は、銅を含むことが好ましい。堆積の好適な方法は、無電解めっきであるが、代替の方法としては、スパッタリングがある。
−−第１の表面３０１ａおよび第２の表面３０１ｂの両者の上のシード金属層３１０の上にフォトレジスト層３４０を塗布、露光および現像して、シード金属３１０の一部を選択的に露出させる窓３４１を形成する工程を含む。窓３４１は、図３に示すように、基板表面３０１ａおよび３０１ｂ上で多様な幅を有することができる。半導体チップ・アセンブリのために使用される予定の装置用として、第１の基板表面上の窓は、装置に接続すべき半導体チップのボンディング・パッドに個数および場所で一致するように構成される。第２の基板表面上の窓は、装置に付着すべき外部部品のコンタクト・パッドに個数および場所で一致するように構成される。図３の模式的断面は、製造プロセス・フローのこの段階での装置状態のスナップ・ショットである。めっきパターンを定義するためにフォトレジスト以外の材料を使用することもできる。
−−シード金属のすべての露出部分を覆って支持金属の層４１１ａを電気めっきする工程（図４参照）を含む。この支持金属用として選ばれる好ましい材料は、銅である。代替物は、優れた電気的および熱的伝導性を有する金属又は合金である。電気めっきプロセスは、本質的に純粋（少なくとも９９．０％、好ましくは、９９．９％、更に好ましくは、９９．９９％）で、リンやホウ素などの望ましくない添加物を含まず、厳密に制御されたグレイン・サイズを示す支持金属層を形成する。
−−層４１１ａのすべての露出部分を覆って支持金属の層４１１ｂを電気めっきする工程（図４を参照）を含む。この支持金属用の好ましい選択肢は、ニッケルであるが、代替物は、リフロー金属（はんだ）に対して親和性を有する金属又は合金である。電気めっきプロセスは、本質的に純粋（少なくとも９９．０％、好ましくは、９９．９％、更に好ましくは、９９．９９％）で、リンやホウ素などの望ましくない添加物を含まず、厳密に制御されたグレイン・サイズを示す支持金属層を形成する。
−−支持金属４１１ｂのすべての露出部分を覆って少なくとも１つの犠牲金属層４１２を電気めっきする工程（図４参照）を含む。層４１２は、はんだ付け可能な金属４１１ｂの酸化を防止するために必要であり、従って少なくとも部分的にパラジウムを含むか、部分的に金を含むか、あるいは、パラジウムと金のそれぞれ別々の２つの層４１２ａおよび４１２ｂである。層４１２は、犠牲層であって、リフロー・プロセス中に溶融したリフロー接続要素（はんだボール）に溶解する。
−−残存するフォトレジスト層を除去する工程を含む。図５の模式的断面は、製造プロセス・フローのこの段階の装置状態のスナップ・ショットである。
−−露出したシード金属層を例えばエッチングによって除去して、めっきされた支持金属およびリフロー・ボンディング金属のスタックを分離してアイランドを形成する工程を含む。各アイランド・スタックは、はんだ付け可能な表面を提供する。露出したシード金属の部分は、このプロセス工程で除去されて、図５に５４１で示されている。露出したシード金属を除去したあとで、装置は、図１に示した外観を呈する。分離したアイランド・スタックは、装置のコンタクト・パッドとして働く。
図５に示されていない追加のプロセス工程は、リフロー金属（はんだ）用のコンタクト領域をもっと厳密に定義するために、各コンタクト・パッド間にいわゆるはんだレジスト（はんだマスク）を堆積させることである。図５に示されていない別の追加プロセス工程において、コンタクト・スタックの各々に対してリフロー金属接続要素（はんだボール）が接着される。
本発明は、例示的実施の形態を参照しながら説明してきたが、この説明は、限定的な意味合いで解釈されるべきものではない。例示的実施の形態の各種の修正および組み合わせが、本発明のこれ以外の実施の形態とともに、本説明を参照することによって当業者には、明らかであろう。一例として、半導体チップの材料には、シリコン、シリコン・ゲルマニウム、ガリウム砒素又はＩＣ製造で使用される任意のその他の半導体又は化合物材料が含まれる。
別の例として、基板と半導体チップとの間の接続要素は、リフロー要素の代わりに金のバンプでもよい。
図１は、本発明の実施の形態に従うコンタクト・パッドおよび基板を含む装置の模式的断面図である。 図２は、基板を含む半導体アセンブリであって、１つの基板表面には、リフロー接着された半導体チップを備え、反対側の基板表面には、外部部品に接続するためのリフロー要素を備えた本発明の別の実施の形態に従う半導体アセンブリの模式的断面図である。 図３は、製造プロセス・フローの中の１つの段階にある、本発明の別の実施の形態に従う装置の模式的断面図である。 図４は、製造プロセス・フローの中の別の１つの段階にある装置の模式的断面図である。 図５は、製造プロセス・フローの中の別の１つの段階にある装置の模式的断面図である。

Claims (9)

  1. 第１および第２の表面と、前記第１の表面から前記第２の表面に延びる複数の金属で埋まったビアとを有する絶縁性基板、を含み、
    前記第１および第２の基板表面は、コンタクト・パッドを含み、前記パッドの各々は、前記ビアの少なくとも１つに対するコネクタ・スタックを含み、各スタックは、前記ビアの金属に接触して、自身の表面に電気めっきするための接着性および伝導性の層を提供できるシード金属層と、前記シード金属層に固定された第１の電気めっきされた支持金属層と、前記第１の支持層の上に電気めっきされた第２の支持金属層と、前記第２の支持層の上の少なくとも１つの犠牲金属層とを含んでおり、前記支持および犠牲の金属層が少なくとも９９．０％の純度を有する、装置。
  2. 請求項１記載の装置であって、前記シード金属層は、銅を含み、前記第１の電気めっきされた支持金属層は、銅を含み、前記第２の電気めっきされた支持金属層は、ニッケルを含み、前記犠牲金属層は、パラジウム、金、銀又はそれらの合金又は組み合わせを含むグループから選ばれた金属を含んでいる前記装置。
  3. 請求項１又は２記載の装置であって、前記コンタクト・パッドの少なくとも１つは、リフロー金属接続要素を接着されている前記装置。
  4. 請求項３記載の装置であって、前記リフロー金属接続要素は、錫、錫／銀、錫／インジウム、錫／ビスマス、錫／鉛又はその他の錫合金又はインジウムを含んでいる前記装置。
  5. 請求項１から４の任意の項記載の装置であって、前記電気めっきされた支持層および犠牲金属層は、制御されたサイズの結晶グレインを含んでいる前記装置。
  6. 能動回路と、該能動回路を覆う少なくとも１つの金属層とを有する半導体チップと、
    前記金属層の直上に位置する導電性のボンディング表面であって、前記金属層に対するコネクタ・スタックを有し、前記スタックの各々は、前記金属層に接触して、自身の表面に電気めっきするための接着性および伝導性の層を提供できるシード金属層と、前記シード金属層に固定された電気めっきされた支持層と、前記支持層の上の少なくとも１つの犠牲金属層とを含んで、チップ・ボンディング・パッドを定義する、前記ボンディング表面と、
    前記チップ・ボンディング・パッドの各々に接着されたリフロー金属接続要素と、
    第１および第２の表面と、前記第１の表面から前記第２の表面に延びる、金属で埋まった複数のビアとを有する絶縁性基板と、を含む半導体アセンブリであって、
    前記基板の第１の表面は、前記チップ・ボンディング・パッドに対して揃った位置にコンタクト・パッドを有しており、各コンタクト・パッドは、前記ビアの少なくとも１つに対するコネクタ・スタックを含んでおり、前記スタックの各々は、前記ビア金属に接触して、自身の表面に電気めっきするための接着性および伝導性の層を提供できるシード金属層と、前記シード金属層に固定された第１の電気めっきされた支持金属層と、前記第１の支持層上の第２の電気めっきされた支持金属層と、前記第２の支持層の上の少なくとも１つの犠牲金属層とを含んでおり、前記支持および犠牲の金属層が少なくとも９９．０％の純度を有しており、
    各コンタクト・パッドは、前記チップ・ボンディング・パッドの各々のリフロー金属接続要素に接着されており、
    前記基板の第２の表面は、外部部品に接続するために適した位置にコンタクト・パッドを有しており、各コンタクトは、前記ビアの少なくとも１つに対するコネクタ・スタックを含んでおり、前記スタックの各々は、前記ビア金属に接触して、それの表面に電気めっきするための接着性および伝導性の層を提供できるシード金属層と、前記シード金属層に固定された第１の電気めっきされた支持金属層と、前記第１の支持層の上の第２の支持金属層と、前記第２の支持層の上の少なくとも１つの犠牲金属層とを含んでおり、前記支持および犠牲層は、少なくとも９９．０％の純度を有する、前記半導体アセンブリ。
  7. 装置を製造するための方法であって、
    第１および第２の表面を有する絶縁性材料の基板であって、前記第１の表面から前記第２の表面に延びる、金属で埋まった複数のビアを有する前記基板を提供する工程と、
    前記第１および第２の基板表面の上に、自身の表面に電気めっきするための接着性および伝導性の層を提供できるシード金属の連続層を堆積させる工程と、
    前記第１および第２の基板表面上の前記シード金属層の上に、フォトレジスト層を堆積、露光および現像して、前記シード金属の一部を選択的に露出させる窓を形成する工程と、
    前記シード金属の前記露出した部分を覆って第１の支持金属の層を電気めっきする工程と、
    前記第１の支持金属の前記露出した部分の上に第２の支持金属の層を電気めっきする工程であって、前記第１および第２の支持金属は、少なくとも９９．０％の純度を有している前記電気めっき工程と、
    前記第２の支持金属の前記露出した部分を覆って、少なくとも１つの犠牲金属層を電気めっきする工程であって、前記犠牲金属は、少なくとも９９．０％の純度を有している前記電気めっき工程と、
    残存するフォトレジスト層を除去し、露出したシード金属層を除去して、前記めっきされた支持金属と犠牲金属とを分離してアイランドを形成する工程と、
    を含む前記方法。
  8. 請求項７記載の方法であって、前記アイランドがコンタクト・パッドであり、更に、前記アイランドのコンタクト・パッドの少なくとも１つに対してリフロー金属接続要素を接着する工程を含む前記方法。
  9. 請求項７又は８記載の方法であって、前記シード金属は、銅を含み、前記第１の支持金属は、銅を含み、前記第２の支持金属は、ニッケルを含み、前記犠牲金属は、パラジウム、金、銀およびそれらの合金又は組み合わせを含むグループから選ばれたものである前記方法。
JP2007516780A 2004-06-17 2005-06-17 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ Abandoned JP2008503879A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58055204P 2004-06-17 2004-06-17
US10/985,757 US7179738B2 (en) 2004-06-17 2004-11-09 Semiconductor assembly having substrate with electroplated contact pads
PCT/US2005/021471 WO2006009850A2 (en) 2004-06-17 2005-06-17 Semiconductor assembly having substrate with electroplated contact pads

Publications (1)

Publication Number Publication Date
JP2008503879A true JP2008503879A (ja) 2008-02-07

Family

ID=35479769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007516780A Abandoned JP2008503879A (ja) 2004-06-17 2005-06-17 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ

Country Status (3)

Country Link
US (1) US7179738B2 (ja)
JP (1) JP2008503879A (ja)
WO (1) WO2006009850A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627344B2 (en) 2013-04-04 2017-04-18 Rohm Co., Ltd. Semiconductor device
JP2021102806A (ja) * 2019-12-26 2021-07-15 トヨタ自動車株式会社 配線基板の製造方法および配線基板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
JP4718305B2 (ja) * 2005-11-09 2011-07-06 新光電気工業株式会社 配線基板の製造方法および半導体装置の製造方法
US7432202B2 (en) * 2005-12-28 2008-10-07 Intel Corporation Method of substrate manufacture that decreases the package resistance
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
US7741218B2 (en) * 2007-02-27 2010-06-22 Freescale Semiconductor, Inc. Conductive via formation utilizing electroplating
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
KR20090058462A (ko) * 2007-12-04 2009-06-09 가부시키가이샤 에바라 세이사꾸쇼 도전재료 구조체의 형성방법 및 도금장치 및 도금방법
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
JP4811437B2 (ja) * 2008-08-11 2011-11-09 日本テキサス・インスツルメンツ株式会社 Ｉｃチップ上への電子部品の実装
US8227295B2 (en) * 2008-10-16 2012-07-24 Texas Instruments Incorporated IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法
US20120273951A1 (en) * 2011-04-28 2012-11-01 Raytheon Company Contact Metal for Hybridization and Related Methods
US8900969B2 (en) 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
US9093506B2 (en) 2012-05-08 2015-07-28 Skyworks Solutions, Inc. Process for fabricating gallium arsenide devices with copper contact layer
US9530719B2 (en) 2014-06-13 2016-12-27 Skyworks Solutions, Inc. Direct die solder of gallium arsenide integrated circuit dies and methods of manufacturing gallium arsenide wafers
JP6456494B2 (ja) * 2015-05-26 2019-01-23 三菱電機株式会社 半導体装置の製造方法
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
WO2019066977A1 (en) * 2017-09-29 2019-04-04 Intel Corporation FIRST-LEVEL THIN-LEVEL INTERCONNECTIONS DEFINED BY AUTOCATALYTIC METAL FOR LITHOGRAPHIC INTERCONNECTION HOLES
US10354987B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
CN113066780B (zh) * 2021-03-23 2023-07-25 浙江集迈科微电子有限公司 转接板堆叠模组、多层模组和堆叠工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US6144100A (en) 1997-06-05 2000-11-07 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US20010033020A1 (en) * 2000-03-24 2001-10-25 Stierman Roger J. Structure and method for bond pads of copper-metallized integrated circuits
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6683380B2 (en) 2000-07-07 2004-01-27 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US7084509B2 (en) * 2002-10-03 2006-08-01 International Business Machines Corporation Electronic package with filled blinds vias
US6936536B2 (en) * 2002-10-09 2005-08-30 Micron Technology, Inc. Methods of forming conductive through-wafer vias
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR100499006B1 (ko) * 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7452749B2 (en) * 2005-03-02 2008-11-18 Nec Electronics Corporation Method for manufacturing flip-chip type semiconductor device featuring nickel electrode pads, and plating apparatus used in such method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627344B2 (en) 2013-04-04 2017-04-18 Rohm Co., Ltd. Semiconductor device
JP2021102806A (ja) * 2019-12-26 2021-07-15 トヨタ自動車株式会社 配線基板の製造方法および配線基板
US11665829B2 (en) 2019-12-26 2023-05-30 Toyota Jidosha Kabushiki Kaisha Method for manufacturing wiring board
JP7310599B2 (ja) 2019-12-26 2023-07-19 トヨタ自動車株式会社 配線基板の製造方法および配線基板

Also Published As

Publication number Publication date
US7179738B2 (en) 2007-02-20
WO2006009850A2 (en) 2006-01-26
US20050280112A1 (en) 2005-12-22
WO2006009850A3 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
JP2008503879A (ja) 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ
US7411303B2 (en) Semiconductor assembly having substrate with electroplated contact pads
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
CN101772995B (zh) 具有管脚接口的多层布线元件
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
CN101315917B (zh) 配线基板及其制造方法
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US20080257595A1 (en) Packaging substrate and method for manufacturing the same
TWI493672B (zh) 半導體裝置、電子裝置及半導體裝置之製造方法
JP3373324B2 (ja) バンプｉｃパッケージ用薄膜回路金属システム
JP2011527830A (ja) 導体間隙が縮小された超小型電子相互接続素子
US20120126423A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
TW200806133A (en) Printed wiring board with a pin for mounting a component and an electronic device using the same
CN1998074A (zh) 具有利用电镀接触焊盘的衬底的半导体组件
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
US6896173B2 (en) Method of fabricating circuit substrate
KR20010021855A (ko) 반도체 디바이스, 그 실장 구조체 및 그 제조 방법
US20090008135A1 (en) Circuit substrate
KR20070022097A (ko) 전기도금 접촉 패드를 구비한 기판을 갖는 반도체 어셈블리
US7541273B2 (en) Method for forming bumps
US10224300B2 (en) Pad structure and manufacturing method thereof
JPH10163590A (ja) Ｃ４の薄膜メタラジーのスタック形成方法及び構造
JP2760360B2 (ja) はんだバンプとその製造方法

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090325