CN1998074A - 具有利用电镀接触焊盘的衬底的半导体组件 - Google Patents
具有利用电镀接触焊盘的衬底的半导体组件 Download PDFInfo
- Publication number
- CN1998074A CN1998074A CNA2005800197729A CN200580019772A CN1998074A CN 1998074 A CN1998074 A CN 1998074A CN A2005800197729 A CNA2005800197729 A CN A2005800197729A CN 200580019772 A CN200580019772 A CN 200580019772A CN 1998074 A CN1998074 A CN 1998074A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- metal layer
- electroplated
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
一种装置,包括:绝缘衬底(101),该衬底具有第一和第二表面(101a,101b)以及从所述第一表面延伸到所述第二表面的多个金属填充通路(102)。所述第一和第二表面具有接触焊盘(103,104),每个焊盘包括到至少一个所述通路的连接叠层。所述叠层包括:与所述通路金属接触的种子金属层(110,铜),所述种子金属层能够提供用于在其表面进行电镀的粘合及导电层;固定到所述种子金属层的第一电镀支撑层(111a,铜),第二电镀支撑层(11b,镍);以及在所述第二支撑层上的至少一个回流金属结合层(112,钯,金)。电镀工艺产生的支撑层基本是纯的(至少99.0%),没有不希望出现的添加物,诸如磷和硼,并显示出可接近的受控的晶粒尺寸。回流金属连接部分(220、230)提供到芯片接触焊盘和外部部分的连接或连接物。
Description
技术领域
【0001】本发明总体上涉及半导体器件领域;而且,更具体地,涉及在接触焊盘或垫上镀镍和金层的方法。
背景技术
【0002】自从在集成电路中引入铜作为互连金属化之后,就发现与焊料直接接触的铜焊盘或垫具有影响焊接接头可靠性的弱点。类似地,用于半导体组件中的衬底上的铜焊盘具有影响焊接接头可靠性的弱点。人们一直喜欢的解决方案是在铜和焊料之间化学镀镍层作为扩散屏障以限制焊料与铜的反应。
【0003】然而,用于沉积镍的化学工艺本身也引入一个问题,即所称的黑焊盘,是由于在浸镀金期间化学镀镍中的电化腐蚀造成的,经常伴随着镍表面的磷富集(enrichment)。这些腐蚀效应经常被沉积的镍的大晶粒、或对晶界的侵蚀而放大。虽然这仅仅是很低的百万分之几的缺陷,但黑焊盘会导致例如焊球脱落、焊接接头断裂、或电学上开放或断开接点之类的故障。这个问题特别严重之处在于这些黑焊盘在质量检测中很难发现,而通常在器件已经被焊接安装之后在顾客处才发现。
【0004】作为替换方案,人们提出许多种铜表面涂层,这些涂层在铜和焊料产生直接接触。一种这样的方法是有机表面保护膜,该表面保护膜在焊料回流所需的高温下蒸发。另外的方法包括薄金层、或薄锡层、或薄焊料层,薄层会溶解进熔融的焊料中。这些替换方案在铜和焊料之间产生直接接触,并且由于不得不处理在焊料回流的高温期间铜向焊料中的扩散,这本身就是一个技术挑战。
发明内容
【0005】本发明满足提高焊料与铜之间的接触的可靠性的需要,特别是用于半导体组件中的衬底。而且,通过本发明的方法制造的焊料和铜之间的接触区不会有污染。
【0006】本发明的一个实施方式包括绝缘衬底(例如,聚酰亚胺板),该绝缘衬底具有第一和第二表面以及从所述第一表面延伸到所述第二表面的多个金属填充通路。所述第一和第二表面具有接触焊盘,每个焊盘包括到至少一个通路的连接叠层。所述叠层包括:与所述通路金属接触的种子金属层(例如铜),所述通路金属能够提供用于电镀其表面的粘合层及导电层;固定到所述种子金属层的两个电镀支撑层(例如,跟着铜层的是镍层);和所述镍支撑层上的至少一层牺牲金属层(例如,钯或金)。
【0007】当回流金属连接部分(例如,锡或锡合金焊料)附着到接触焊盘时,焊接接头就不会有污染物(例如,磷),因此在寿命和应力试验和产品应用中是可靠的。
【0008】本发明的另一个实施方式是一种半导体组件,该组件包括焊接到衬底上的半导体芯片。所述芯片具有有源电路和在其上的至少一层金属镀层,进一步地,直接置于该有源电路和所述金属化层上的导电结合面。在类似于上述衬底结构的一种结构中,所述芯片结合面具有堆叠到所述金属化层的连接叠层,其中每个叠层包括与所述金属化层接触的种子金属层(例如铜),所述金属化层能够提供用于在其表面进行电镀的粘合及导电层。两个电镀支撑层(例如铜,接着是镍)固定到所述种子金属层,而且至少一个牺牲金属层(例如,钯或金)在所述镍支撑层上以使每个叠层限定一个芯片结合焊盘。
【0009】回流金属连接元件(例如,锡或锡合金焊料)附着或粘贴到每个芯片结合焊盘。这些元件连接到一绝缘衬底的第一表面上的接触焊盘,该绝缘衬底具有第一和第二表面和从所述第一表面延伸到所述第二表面的多个金属填充通路。所述衬底接触焊盘与所述芯片结合焊盘处于匹配位置。每个接触焊盘包括到至少一个所述通路的连接叠层。每个叠层包括与所述通路金属接触的种子金属层(例如铜),所述通路金属能够提供用于其表面电镀的粘合及导电层。两个电镀支撑层(例如铜,接着是镍)固定到所述种子金属层,而且至少一个牺牲金属层(例如,钯或金)位于所述镍支撑层上以使每个叠层限定一个工件接触焊盘。
【0010】第二衬底表面具有接触焊盘,该焊盘所处的位置适于连接到外部,其以类似于上述接触焊盘的方式准备。
【0011】本发明的另一个实施方式是用于制造装置的一种方法。首先,提供一种绝缘材料衬底(例如,聚酰亚胺板),该衬底具有第一和第二表面和从所述第一表面延伸到所述第二表面的多个金属填充通路。在所述第一和第二衬底表面上沉积连续的种子金属层(例如铜),该种子金属层能够提供用于在其表面电镀的粘合及导电层。接着,在所述第一和第二衬底表面上沉积光刻胶层,并且该光刻胶层被曝光和显影,以形成窗口从而选择性地暴露所述种子金属的一些部分。然后,在所述种子金属的这些暴露部分上电镀两层支撑金属(例如,铜,然后是镍)。接着至少一个牺牲金属层(例如,钯或金)被电镀到所述镍支撑金属的这些暴露部分上。除去剩下的光刻胶层。最后,去除暴露的铜种子金属,以使所述电镀支撑金属和牺牲金属形成用作接触焊盘的岛。
【0012】本发明的一个技术优势在于所述接触焊盘布局不用设计成用来连接焊盘以电镀的所谓短路棒或导电条(buss bar)的形式。因此,也不需要在电镀步骤后去除这些短路/导电条。
【0013】本发明的另一个技术优势在于用低成本和易于控制的电镀步骤替代高成本和难于控制的化学镀镍和浸镀金(immersion gold plating)的步骤。
【0014】通过以下对本发明的优选实施方式的描述,结合附图以及所附权利要求中的新颖特征,本发明的优选实施方式所代表的技术先进性变得显而易见。
附图说明
【0015】图1是根据本发明的一个实施方式的一种装置的示意性截面图,该装置包括衬底和接触焊盘。
【0016】图2是根据本发明的另一个实施方式的一种半导体组件的示意性截面图,该组件包括的衬底具有回流结合到一个衬底表面的半导体芯片和用于粘合到相对的衬底表面外部的回流元件。
【0017】图3示出了根据本发明的另一个实施方式的一种装置的示意性截面图,该装置处在制造工艺流程的一个阶段。
【0018】图4示出了处在制造工艺流程中的另一个阶段的装置的示意性截面图。
【0019】图5示出了处在制造工艺流程中的另一个阶段的装置的示意性截面图。
具体实施方式
【0020】图1的示意性截面图示出了本发明的一个实施方式。在图1中,所示的一种装置的一部分总体表示为100,所显示的装置包括绝缘衬底(表示为101),该衬底具有表面101a和相对的表面101b。在图1所示的实例中,衬底具有类似板的结构,分别具有第一和第二近似平坦的表面101a和101b。衬底材料的实例包括聚合物,例如聚酰亚胺或环氧树脂,或复合材料,例如FR-4、FR-5、或玻璃纤维增强塑料或聚合物、或其它绝缘材料。衬底可以是具有两个或更多相对表面的其它几何结构。该装置的衬底具有多个金属填充通路,所述多个金属填充通路从表面101a延伸到表面101b。填充通路中通常使用的金属是铜或铜合金;其它的选择包括金。
【0021】如图1进一步所示,衬底表面101a具有多个接触焊盘或焊盘103,表面101b具有多个接触焊盘104。接触焊盘103和接触焊盘104包括与至少一个所述通路102接触的连接叠层。每个叠层103和104包括顺序的若干导电层;叠层103和叠层104的材料和顺序是相同的。这是因为在该实施方式中第一衬底表面101a上的叠层103和第二衬底表面101b上的叠层104是以同时或同步的工艺步骤制造的。
【0022】与通路金属接触的是种子层110。层110与通路金属直接接触。用于层110的优选金属是铜。该金属具有粘合到通路金属和衬底101的绝缘表面的所需的增强粘合力的特性。进一步已知的是铜具有高导电率并适于在其表面进行电镀。能够提供用于电镀额外的铜的合适表面的其它材料也可以作为选择用作层110。通常层110的厚度可以是0.2微米。
【0023】在叠层103和104内层110顶上接着的层是支撑层111a和111b,支撑层是电镀的并因此固定到种子金属层110。用于电镀层111a的优选金属是铜。其厚度优选地在大约10到25微米的范围内。铜以外的其它金属也是合适的,前提是具有所需的特性可以提供具有良好导电率和导热率的层。
【0024】层111b直接跟在层111a的顶上,该层111b优选地是镍。层111b适于连接回流(焊料)材料,并且是阻止铜扩散到焊接接头的屏障或阻挡层。镍层111b的优选的厚度范围在大约6到10微米之间。
【0025】叠层103和104的最外层是便于回流连接的电镀的牺牲层112;具体地,牺牲层112需要防止可焊接金属111b的氧化。牺牲层112因此是支撑层111b顶上的回流金属结合层。它可以包括钯或金。层112大约0.01到0.10微米厚。层112通常优选地具有两个牺牲层112a和112b,其中层112a优选地是钯,层112b优选地是金。
【0026】因为电镀工艺(不是化学镀)已经被用来沉积支撑层111a和111b以及牺牲金属层112(或112a和112b),所以这些层基本是纯的,不含其它元素;具体地,这些层基本上没有磷和硼。用于层111a、111b、和112的金属具有至少99.0%的纯度,优选地至少99.9%,更优选的至少99.99%。而且,电镀的支撑层111a和111b和牺牲金属层112包括受控尺寸的晶粒,从而避免了大晶粒尺寸。因为没有不希望的元素和大尺寸晶粒,因此有助于形成受控的、无缺陷的、机械强度高的、以及允许应力的焊接接头。
【0027】电镀工艺可以应用于任何轮廓的表面,只要它们在电镀步骤中相对于所需的电偏置保持互连。因此,电镀图样(plating pattern)可以在衬底101的第一和第二表面上形成任何所需的图案,如图1所示,经常是表面101a上的图案不同于101b上的图案。在特定的实施方式中,工件100欲用于半导体组件中,如图2所示。在这种情况下,第一衬底表面101a上的接触焊盘103所设置的数目和位置可以与半导体芯片201的结合焊盘201匹配。另外,通常第二衬底表面101b上的接触焊盘104所设置的数目和位置可以与外部部分的粘合焊盘匹配,所述外部部分诸如为印制电路和母板。
【0028】在如图2所示的总体表示为200的完成的半导体组件中,回流金属连接元件220粘合到接触焊盘103,并互连到结合焊盘203。优选地,回流金属连接元件或称元素包括锡或锡合金,诸如锡/银、锡/铟、锡/铋、或锡/铅。其它可选择的元素包括锡/银/铜、和铟。在回流过程中,接触焊盘103的牺牲层112(或112a和112b)溶解并被吸进回流合金材料中;它们在图2中由虚线表示。
【0029】图2示出了优选的情况,其中芯片201的结合焊盘203也是通过电镀制备的,利用的金属层顺序类似于上述的用于装置100的接触焊盘的顺序。半导体芯片201在其表面201a上具有有源电路和在有源电路上的至少一层金属化层(在图2中未示出)。而且,有源电路包括多个结合焊盘位置202,其设置在导电结合表面中,而该结合表面直接位于至少一个金属镀层之上,优选地但不必需地,直接位于有源电路之上。
【0030】优选地,每个结合焊盘位置202具有连接到所述至少一层电路金属化层的连接叠层203。每个叠层203包括与电路金属化层接触的种子金属层201,其能够提供用于在其表面电镀的粘合及导电层。层210优选地包括铜,铜是高度导电的并允许在其表面上进行电镀。可以选择地,种子金属层210是确保能够被成功电镀的层。
【0031】种子金属层210顶上是两个支撑层211a和211b,支撑层是电镀的因此固定到种子金属层210。优选地,支撑层211a的金属是铜,层221b的金属是镍。只要其它金属能够促进或利于与回流材料的连接,也是可用的,特别是对于层211b。叠层203的最外层是电镀的牺牲层212,优选地至少部分是钯或至少部分是金,该牺牲层应该防止可焊接金属211b的氧化,因此利于回流连接。在一些产品中,具有两个牺牲层212a和212b是有利的,牺牲层212a优选地为钯,而牺牲层212b优选地是金。在图2中,层212a和212b由虚线表示,因为它们在回流工艺过程中已经溶解在回流元件220中。
【0032】图2示出了附着到每个芯片结合焊盘叠层203的回流连接元件220。芯片201和衬底101因此被组装在一起。在图2的实施方式中,组装是这样完成的,即,将回流连接元件230附着到衬底101第二表面101b上的接触焊盘的每个连接叠层104。这些连接叠层104包括与叠层103类似的金属,如结合图1所述的。而且,电镀的牺牲金属层112也由虚线表示,因为牺牲层已经在连接元件230连接物的回流过程中被溶解。
【0033】本发明的另一个实施方式是制造装置的一种方法,包括以下步骤:
【0034】提供绝缘材料制成的衬底301(参考图3),绝缘材料诸如为聚酰亚胺,该衬底分别具有第一和第二表面301a和301b。对于在半导体技术中的应用而言,该装置具有适于组装半导体芯片的板状的衬底。该衬底具有从第一表面延伸到第二表面的多个通路302,通路被金属诸如铜填充。
【0035】在第一和第二衬底表面301a和301b上沉积连续的种子金属层310,种子金属层310能够提供用于在其表面进行电镀的粘合及导电层。种子金属优选包括铜。优选的沉积方法是化学镀;可选择的方法是溅射。
【0036】在第一和第二衬底表面301a和301b上的种子金属层310上都沉积有光刻胶层340,并曝光和显影该光刻胶层340,从而形成窗口341以选择性地暴露种子金属310的某些部分。窗口341在衬底表面301a和301b上具有不同的宽度,如图3所示。对于用于半导体芯片组件的装置而言,在第一衬底表面上的窗口可以被构造成其数目和位置与附着到装置上的半导体芯片的结合焊盘匹配。在第二衬底表面上的窗口可以被构造成其数目和位置与附着到装置的外部部分的接触焊盘匹配。图3的示意性截面图是在制造工艺流程中该装置在这个点的状态的快照(snapshot)。光刻胶之外的材料也可以用于形成电镀图案。
【0037】在种子金属所有的暴露部分上电镀支撑金属层411a(参考图4)。支撑金属的优选选择是铜;可选的是具有良好导电率和导热率的金属或合金。电镀工艺产生的支撑金属层基本是纯的(至少99.0%,优选地99.9%,更优选地99.99%),没有不希望出现的添加物,诸如磷或硼,并显示出可严格控制的晶粒尺寸。
【0038】在层411a的所有暴露的部分上电镀支撑金属层411b(参见图4)。此支撑金属的优选选择是镍,可选择的还有与回流金属(焊料)亲和的金属或合金。电镀工艺产生的支撑金属层基本是纯的(至少99.0%,优选地99.9%,更优选地99.99%),没有不希望出现的添加物,诸如磷或硼,并显示出可严格控制的晶粒尺寸。
【0039】在支撑金属层411b所有暴露的部分上电镀至少一层牺牲金属层412(参见图4)。层412需要防止可焊接金属411b的氧化,因此优选包括至少部分是钯,或部分是金,或是两个单独的钯和金层412a和412b。层412是牺牲层,在回流过程中层412溶进熔融的回流连接元件(焊球)中。
【0040】去除剩下的光刻胶层。图5的示意性截面图是在加工工艺流程中装置在这个点的状态的快照。
【0041】如通过蚀刻去除暴露的种子金属层,从而电隔离或绝缘电镀的支撑金属和回流结合金属的叠层从而形成岛。每个岛叠层代表一个可焊接表面。在这个工艺步骤中去除的暴露的种子金属部分表示为图5中的标记541。去除暴露的种子金属后,所述装置具有图1所示的外观。独立的岛叠层作为装置的接触焊盘。
【0042】额外的工艺步骤,未在图5中示出,可以在每个接触焊盘之间沉积所谓的阻焊剂(soler resist)(阻焊掩模)以更精密地限定回流金属(焊料)的接触区域。在另一个额外的工艺步骤中,未在图5中示出,回流金属连接元件(焊球)可以附着到每个接触叠层。
【0043】虽然参考说明性的实施方式描述了本发明,但此描述不应该以限制的意义去理解。对于说明性的实施方式以及本发明的其它实施方式而言,参考此描述而对本发明进行的各种改进和组合对于所属技术领域技术人员是显而易见的。例如,半导体芯片的材料可以包括硅、硅锗、砷化镓、或用于IC制造中的任何其它的半导体或化合物材料。
【0044】作为另一个示例,衬底和半导体芯片之间的连接元件可以是金凸块或点而不是回流元件。
Claims (9)
1.一种装置,包括:
绝缘衬底,该衬底具有第一和第二表面以及从所述第一表面延伸到所述第二表面的多个金属填充通路;和
所述第一和第二表面具有接触焊盘,每个所述焊盘包括到至少一个所述通路的连接叠层,每个叠层包括:与所述通路金属接触的种子金属层,所述种子金属层能够提供用于在其表面进行电镀的粘合及导电层;固定到所述种子金属层的第一电镀支撑层,在所述第一支撑层上的第二电镀支撑层;和所述第二支撑层上的至少一个牺牲金属层,所述支撑和牺牲金属具有的纯度至少为99.0%。
2.如权利要求1所述的装置,其中所述种子金属层包括铜;所述第一电镀支撑金属层包括铜;所述第二电镀支撑金属层包括镍;以及所述牺牲金属层包括选自由钯、金、银、或其合金或组合物组成的组的金属。
3.如权利要求1或2所述的装置,其中至少一个所述接触焊盘具有附着的回流金属连接元件。
4.如权利要求3所述的装置,其中所述回流金属连接元件包括锡、锡/银、锡/铟、锡/铋、锡/铅、或其它锡合金、和铟。
5.如权利要求1-4中任一权利要求所述的装置,其中所述电镀支撑层和牺牲金属层包括尺寸受控的晶粒。
6.一种半导体组件,包括:
半导体芯片,所述半导体芯片具有有源电路和在其上的至少一个金属化层;
直接置于所述金属化层上的导电结合表面;
所述结合表面具有到所述金属化层的连接叠层,每个所述叠层包括与所述金属化层接触的种子金属层,所述种子金属层能够提供用于在其表面进行电镀的粘合及导电层;固定到所述种子金属层的电镀支撑层;和在所述支撑层上的至少一个牺牲金属层以使每个叠层限定一个芯片结合焊盘;
附着到每个所述芯片结合焊盘的回流金属连接元件;
绝缘衬底,该绝缘衬底具有第一和第二表面和从所述第一表面延伸到所述第二表面的多个金属填充通路;
所述第一衬底表面具有的接触焊盘处于与所述芯片结合焊盘匹配的位置,每个接触焊盘包括到至少一个所述通路的连接叠层,每个所述叠层包括:与所述通路金属接触的种子金属层,所述种子金属层能够提供用于在其表面进行电镀的粘合及导电层;固定到所述种子金属层的第一电镀支撑层,在所述第一支撑层上的第二电镀支撑层;以及所述第二支撑层上的至少一个牺牲金属层,所述支撑和牺牲金属具有的纯度至少为99.0%;
每个接触焊盘附着到各自的芯片结合焊盘的回流金属连接元件;和
所述第二衬底表面具有位置适于连接到外部部分的接触焊盘,每个接触焊盘包括到至少一个所述通路的连接叠层,每个所述叠层包括:与所述通路金属接触的种子金属层,所述种子金属层能够提供用于在其表面进行电镀的粘合及导电层;固定到所述种子金属层的第一电镀支撑层,在所述第一支撑层上的第二电镀支撑层;以及所述第二支撑层上的至少一个牺牲金属层,所述支撑和牺牲金属具有的纯度至少为99.0%。
7.一种制造装置的方法,包括以下步骤:
提供一种绝缘材料制成的衬底,所述衬底具有第一和第二表面和从所述第一表面延伸到所述第二表面的多个金属填充通路;
在所述第一和第二衬底表面上沉积连续的种子金属层,从而能够提供用于在其表面进行电镀的粘合及导电层;
在所述第一和第二衬底表面上的所述种子金属层上沉积光刻胶层,并且该光刻胶层被曝光和显影,以形成窗口,从而选择性地暴露所述种子金属的某些部分;
在所述种子金属的这些暴露部分上电镀第一支撑金属层;
在所述第一支撑金属的所述暴露部分上电镀第二支撑金属层,所述第一和第二支撑金属具有至少99.0%的纯度;
在所述第二支撑金属的所述暴露部分上电镀至少一个牺牲金属层,所述牺牲金属具有至少99.0%的纯度;
除去剩下的光刻胶层;并去除暴露的种子金属层,隔离所述电镀支撑金属和牺牲金属以形成岛。
8.如权利要求7所述的方法,其中所述岛是接触焊盘,并且进一步包括将回流金属连接元件附着到至少一个所述岛接触焊盘的步骤。
9.如权利要求7或8所述的方法,其中所述种子金属包括铜;所述第一支撑金属包括铜;所述第二支撑金属包括镍;以及所述牺牲金属选自由钯、金、银、和其合金或组合物组成的组。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US58055204P | 2004-06-17 | 2004-06-17 | |
US60/580,552 | 2004-06-17 | ||
US10/985,757 | 2004-11-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1998074A true CN1998074A (zh) | 2007-07-11 |
Family
ID=38252251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800197729A Pending CN1998074A (zh) | 2004-06-17 | 2005-06-17 | 具有利用电镀接触焊盘的衬底的半导体组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1998074A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101944496A (zh) * | 2009-07-02 | 2011-01-12 | 台湾积体电路制造股份有限公司 | 柱状结构及其形成方法、倒装芯片接合结构 |
CN101859748B (zh) * | 2009-04-07 | 2012-04-18 | 日月光半导体制造股份有限公司 | 焊垫及应用其的封装结构 |
CN104956779A (zh) * | 2013-01-28 | 2015-09-30 | 凸版印刷株式会社 | 布线基板及其制造方法 |
CN107851554A (zh) * | 2015-08-04 | 2018-03-27 | 德克萨斯仪器股份有限公司 | 用于改善非平面表面的cmp耐刮擦性的方法 |
CN110915305A (zh) * | 2018-04-09 | 2020-03-24 | 北京比特大陆科技有限公司 | 电路基板、芯片、串联电路、电路板以及电子设备 |
-
2005
- 2005-06-17 CN CNA2005800197729A patent/CN1998074A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859748B (zh) * | 2009-04-07 | 2012-04-18 | 日月光半导体制造股份有限公司 | 焊垫及应用其的封装结构 |
CN101944496A (zh) * | 2009-07-02 | 2011-01-12 | 台湾积体电路制造股份有限公司 | 柱状结构及其形成方法、倒装芯片接合结构 |
CN101944496B (zh) * | 2009-07-02 | 2014-10-15 | 台湾积体电路制造股份有限公司 | 柱状结构及其形成方法、倒装芯片接合结构 |
CN104956779A (zh) * | 2013-01-28 | 2015-09-30 | 凸版印刷株式会社 | 布线基板及其制造方法 |
CN104956779B (zh) * | 2013-01-28 | 2018-02-13 | 凸版印刷株式会社 | 布线基板及其制造方法 |
CN107851554A (zh) * | 2015-08-04 | 2018-03-27 | 德克萨斯仪器股份有限公司 | 用于改善非平面表面的cmp耐刮擦性的方法 |
CN110915305A (zh) * | 2018-04-09 | 2020-03-24 | 北京比特大陆科技有限公司 | 电路基板、芯片、串联电路、电路板以及电子设备 |
CN110915305B (zh) * | 2018-04-09 | 2023-08-18 | 北京比特大陆科技有限公司 | 电路基板、芯片、串联电路、电路板以及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008503879A (ja) | 電気めっきされたコンタクト・パッドを備えた基板を有する半導体アセンブリ | |
JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
CN101315917B (zh) | 配线基板及其制造方法 | |
CN101772995B (zh) | 具有管脚接口的多层布线元件 | |
JP6078585B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
US7411303B2 (en) | Semiconductor assembly having substrate with electroplated contact pads | |
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
EP1372193B1 (en) | Method of manufacturing a semiconductor device having a stacked configuration | |
US20070200258A1 (en) | Semiconductor device with semiconductor device components embedded in plastic package compound | |
KR20010039911A (ko) | 반도체 장치 및 그 제조 방법 | |
US7007378B2 (en) | Process for manufacturing a printed wiring board | |
US20120126423A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
CN1998074A (zh) | 具有利用电镀接触焊盘的衬底的半导体组件 | |
US8250748B2 (en) | Method for producing an LTCC substrate | |
US20040166617A1 (en) | Mounted circuit substrate and method for fabricating the same for surface layer pads that can withstand pad erosion by molten solder applied over a plurality of times | |
US20230352903A1 (en) | Method and apparatus for mounting and cooling a circuit component | |
US7321172B2 (en) | Selective plating of package terminals | |
US20050017058A1 (en) | [method of fabricating circuit substrate] | |
US7691276B2 (en) | Method for manufacturing an electrical connecting element, and a connecting element | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
KR20070022097A (ko) | 전기도금 접촉 패드를 구비한 기판을 갖는 반도체 어셈블리 | |
KR19980041830A (ko) | 제어된 붕괴형 칩 접속을 위한 박막 야금물 및 구조물 | |
JPH0618220B2 (ja) | チップオンボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |