CN112687556B - 在基板表面集成bga焊盘的阻焊制备方法及结构 - Google Patents

在基板表面集成bga焊盘的阻焊制备方法及结构 Download PDF

Info

Publication number
CN112687556B
CN112687556B CN202011554202.2A CN202011554202A CN112687556B CN 112687556 B CN112687556 B CN 112687556B CN 202011554202 A CN202011554202 A CN 202011554202A CN 112687556 B CN112687556 B CN 112687556B
Authority
CN
China
Prior art keywords
solder resist
layer
bonding pad
ring
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011554202.2A
Other languages
English (en)
Other versions
CN112687556A (zh
Inventor
李仕俊
袁彪
常青松
徐达
王磊
王志会
张彦青
郭旭光
魏爱新
李红梅
王晓青
刘晓娜
吴晓楠
白立娟
高晓晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202011554202.2A priority Critical patent/CN112687556B/zh
Publication of CN112687556A publication Critical patent/CN112687556A/zh
Application granted granted Critical
Publication of CN112687556B publication Critical patent/CN112687556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明适用于焊盘制备技术领域,提供了一种在基板表面集成BGA焊盘的阻焊制备方法及结构,该方法包括:在基板上溅射多层金属得到种子层,在种子层上电镀金层;在金层上电镀复合金属结构得到焊盘,并刻蚀焊盘形成焊接锡球的阻焊环,得到第一样品;对第一样品进行第一预设温度空气退火,对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,再次进行第二预设温度烘烤;在焊盘上有机阻焊环范围内焊接焊料球。本发明在基板上溅射电镀金层做基板表面的导体层,可以提高布线密度;本发明实施例采用全加成逐层电镀的方式制备焊盘,尺寸精度高,且通过焊料球将数字电路芯片焊接到射频管壳内的焊盘上,实现高密度集成。

Description

在基板表面集成BGA焊盘的阻焊制备方法及结构
技术领域
本发明属于焊盘制备技术领域,尤其涉及一种在基板表面集成BGA焊盘的阻焊制备方法及结构。
背景技术
随着射频芯片单片在功率、效率和尺寸方面的持续优化,功率放大、滤波、开关等模拟电路功能模块可以通过单个裸片或堆叠几个芯片实现。为最终在单个封装内集成微波组件压缩体积,实现微波组件器件化,需要将AD/DA、电源控制和数字处理等数字电路芯片集成到射频管壳内。
然而,数字电路芯片相对于模拟射频芯片而言,功能引脚数量可达几十个,导致将数字电路芯片集成到射频管壳内较难实现。
发明内容
有鉴于此,本发明实施例提供了一种在基板表面集成BGA焊盘的阻焊制备方法及结构,旨在解决现有技术中将数字电路芯片集成到射频管壳内较难实现的问题。
为实现上述目的,本发明实施例的第一方面提供了一种在基板表面集成BGA焊盘的阻焊制备方法,包括:
在基板上溅射多层金属得到种子层,在种子层上电镀金层;
在所述金层上电镀复合金属结构得到焊盘,并刻蚀所述焊盘形成焊接锡球的阻焊环,得到第一样品;
对所述第一样品进行第一预设温度空气退火,对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,再次进行第二预设温度烘烤;
在焊盘上所述有机阻焊环范围内焊接焊料球。
作为本申请另一实施例,所述在基板上溅射多层金属得到种子层,包括:
在经过清洗处理后的基板表面溅射种子层,所述种子层从下至上依次为TaN、TiW和Au;
所述种子层的厚度为50nm至5000nm。
作为本申请另一实施例,所述在种子层上电镀金层,包括:
通过旋涂或覆膜热压方式在所述种子层上涂覆第一光阻层,曝光显影后在所述第一光阻层的裸露区域电镀金,得到金层;
所述金层的厚度为2μm至5μm。
作为本申请另一实施例,所述在所述金层上电镀复合金属结构得到焊盘,包括:
在所述金层上依次电镀镍层和金层,形成复合金属结构,得到焊盘;
所述镍层的厚度为3μm至8μm;所述金层的厚度为0.2μm至1μm。
作为本申请另一实施例,所述刻蚀所述焊盘形成焊接锡球的阻焊环,包括:
通过旋涂或覆膜热压方式在所述金层上涂覆第二光阻层,曝光显影后刻蚀裸露区域的金层,露出镍层,形成阻焊环;
所述阻焊环的宽度为2μm至5μm。
作为本申请另一实施例,在所述刻蚀所述焊盘形成焊接锡球的阻焊环,得到第一样品之后,还包括:
对所述金属线路导体层和所述焊盘区域外的种子层中的Au和TiW进行腐蚀,对露出的TaN旋涂光刻胶,曝光显影后刻蚀裸露区域的TaN,保留的两个焊盘之间的TaN形成薄膜电阻,得到第二样品。
作为本申请另一实施例,所述对所述第一样品进行第一预设温度空气退火,包括:
对所述第二样品进行温度为350℃、时间为30min的空气退火。
作为本申请另一实施例,所述对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,再次进行第二预设温度烘烤,包括:
对退火后的第二样品表面旋涂PI胶,再在所述PI胶上制备第三光阻层,曝光显影后刻蚀裸露区域的PI胶,得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述PI胶的厚度为2μm至5μm;
在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤。
作为本申请另一实施例,所述对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,再次进行第二预设温度烘烤,包括:
对退火后的第二样品表面旋涂光敏PI胶,曝光显影后得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述光敏PI胶的厚度为2μm至5μm;
在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤。
本发明实施例的第二方面提供了一种在基板表面集成BGA焊盘的阻焊结构,包括:基板;
在所述基板上设置金层作为互联焊盘层;
在所述互联焊盘层上表面的一端设置焊盘,所述焊盘为复合金属结构,包括上层金属和下层金属,所述上层金属的边缘距离所述下层金属的边缘第一预设距离,在所述下层金属形成阻焊环;
在所述下层金属的侧面、所述阻焊环上以及所述上层金属上距离边缘第二预设距离的位置设置有机阻焊环;
在所述有机阻焊环范围内设置焊料球。
本发明实施例与现有技术相比存在的有益效果是:与现有技术相比,本发明在基板上溅射电镀金层做基板表面的导体层,可以提高布线密度;本发明实施例采用全加成逐层电镀的方式制备焊盘,尺寸精度高,且通过焊料球将数字电路芯片焊接到射频管壳内的焊盘上,实现高密度集成。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的在基板表面集成BGA焊盘的阻焊制备方法的实现流程示意图;
图2是本发明实施例提供的电镀金层后的示意图;
图3是本发明实施例提供的制备焊环的示意图;
图4是本发明实施例提供的制备有机阻焊环的示意图;
图5是本发明实施例提供的焊接焊料球的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1为本发明实施例提供的一种在基板表面集成BGA焊盘的阻焊制备方法的实现流程示意图,详述如下。
步骤101,在基板上溅射多层金属得到种子层,在种子层上电镀金层。
可选的,本步骤可以包括在经过清洗处理后的基板表面溅射种子层,所述种子层从下至上依次为TaN、TiW和Au;其中,所述种子层的厚度为50nm至5000nm。
可选的,种子层可以采用物理气相沉积(PVD)或化学气相沉积(CVD)的沉积方式得到。
可选的,在种子层上电镀金层时,可以通过旋涂或覆膜热压方式在所述种子层上涂覆第一光阻层,曝光显影后在所述第一光阻层的裸露区域电镀金,得到金层;金层作为表面金属线路的导体层,可以提高布线密度。其中,所述金层的厚度为2μm至5μm。如图2所示电镀金层后的示意图,图2中,基板采用1表示,种子层采用2表示,第一光阻层采用3表示,金层采用4表示。
可选的,第一光阻层采用的光阻材料可以为高粘度光刻胶,例如,THB系列负性光刻胶;也可以是高解析度光敏干膜,例如,ST系列干膜。第一光阻层的厚度大于5μm,线条解析度小于1微米,曝光后侧壁陡直。
可以采用化学沉积的方式电镀金属金层。
步骤102,在所述金层上电镀复合金属结构得到焊盘,并刻蚀所述焊盘形成焊接锡球的阻焊环,得到第一样品。
可选的,本步骤可以包括在所述金层上依次电镀镍层和金层,形成复合金属结构,得到焊盘;其中,所述镍层的厚度为3μm至8μm;所述金层的厚度为0.2μm至1μm。
可选的,在电镀复合金属结构时,首先通过旋涂或覆膜热压方式将第四光阻层涂覆在金层上,再曝光显影后得到待电镀复合金属结构的图形,再依次电镀不同的金属。可选的,第四光阻层的厚度大于10μm。
可选的,制备得到焊盘后,可以通过旋涂或覆膜热压方式在所述金层上涂覆第二光阻层,曝光显影后刻蚀裸露区域的金层,露出镍层,形成阻焊环;其中,所述阻焊环的宽度为2μm至5μm。
如图3所示,在金层的边缘刻蚀一个宽2μm至5μm的阻焊环,露出镍层。图3中,镍层采用5表示,金层采用6表示。
在本步骤之后,在步骤103之前,还包括:对所述金属线路导体层和所述焊盘区域外的种子层中的Au和TiW进行腐蚀,对露出的TaN旋涂光刻胶,曝光显影后刻蚀裸露区域的TaN,保留的两个焊盘之间的TaN形成薄膜电阻,形成薄膜电阻,得到第二样品。
步骤103,对所述第一样品进行第一预设温度空气退火,对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,再次进行第二预设温度烘烤。
可选的,本步骤中,可以包括:对所述第二样品进行温度为350℃、时间为30min的烘烤,空气退火。退火后,金层的硬度降低,薄膜电阻加速老化,从而提升环境耐受性,镍层氧化形成氧化镍,从而提升耐焊接阻挡性。
可选的,对退火后的第二样品表面旋涂PI胶,再在所述PI胶上制备第三光阻层,曝光显影后刻蚀裸露区域的PI胶,得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述PI胶的厚度为2μm至5μm,如图4所示,在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤,进行最终固化。图4中,7表示有机阻焊环,8表示薄膜电阻。
可选的,还可以采用光敏PI胶,此时不再需要涂光阻层,即对退火后的第二样品表面旋涂光敏PI胶,曝光显影后得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述光敏PI胶的厚度为2μm-5μm;在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤。
PI胶采用旋涂、曝光、显影、固化后线条精准,化学稳定好,在常规清洗剂中不溶解,方便使用。
步骤104,在焊盘上所述有机阻焊环范围内焊接焊料球。
可选的,如图5所示,焊料球可以为锡球。在互联焊盘位置植入锡球,焊盘的最小间隙尺寸仅5μm,可匹配最小60μm锡球,从而实现低温高密度互联。
本实施例中采用半导体光刻、电镀和刻蚀制备焊盘,焊盘从基板到焊料垂直方向有金层、镍层和薄金层三部分,采用全加成逐层电镀方式制备,尺寸精度高。薄金层腐蚀边缘2μm至5μm,露出镍层做环形阻焊圈,即阻焊环,与薄金层互溶的镍层氧化后耐焊性得到提升。镍的氧化层焊环可以精度控制焊接后焊料球(锡球)浸润的范围,整版焊接后多个焊料球熔融塌陷高度一致,共面性好。上层芯片承受的形变应力小,极大提升可靠性。
本实施例中氧化镍和有机阻焊环构成复合阻焊结构,可以耐助焊剂焊接并耐受之后的清洗,方便使用。采用焊料焊接时,使用助焊剂可以有效的提升焊料的浸润性,提升焊接可靠性。但是助焊剂有还原性,镍的氧化层阻焊容易被还原,焊料扩展到镍环区域,有阻挡失效的风险。因此,本申请在完成基板的金属层线路的制备后,再次采用涂胶、曝光、显影和固化步骤,将有机PI覆盖在的需要保护氧化镍的区域,避免失效后续组装焊接时焊盘异常互联。PI层厚度可以为2μm至5μm,覆盖镍层并叠加1μm至5μm,可以保证覆盖的完整。如仅采用有机阻焊,没有镍层,锡基焊料在金层导体内扩散很快,将阻焊拱起导致阻焊失败,因此本申请中的氧化镍和有机阻焊环构成复合阻焊结构,可以避免失效后续组装焊接时焊盘异常互联,还可以避免锡基焊料在金层导体内扩散,将阻焊拱起导致阻焊失败。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
本发明实施例提供的一种在基板表面集成BGA焊盘的阻焊结构,可以包括:上述任一实施例提供的在基板表面集成BGA焊盘的阻焊制备方法制备得到的阻焊结构,并具有在基板表面集成BGA焊盘的阻焊制备方法的有益效果。
如图5所示的在基板表面集成BGA焊盘的阻焊结构,包括:
基板1;
在所述基板1上设置金层4作为互联焊盘层;
在所述互联焊盘层上表面的一端设置焊盘,所述焊盘为复合金属结构,包括上层金属6和下层金属5,所述上层金属6的边缘距离所述下层金属5的边缘第一预设距离,在所述下层金属5形成阻焊环;
在所述下层金属5的侧面、所述阻焊环上以及所述上层金属6上距离边缘第二预设距离的位置设置有机阻焊环7;
在所述有机阻焊环7范围内设置焊料球9。
可选的,所述金层4的厚度为2μm至5μm。需要说明的是,在所述基板1和金层4之间还包括种子层,种子层从下至上依次为TaN、TiW和Au;其中,所述种子层的厚度为50nm至5000nm。
可选的,所述上层金属6为金,下层金属5为镍;所述镍层的厚度为3μm至8μm;所述金层的厚度为0.2μm至1μm。
可选的,镍层和金层经过温度为350℃、时间为30min空气退火处理,退火后,金层的硬度降低,薄膜电阻加速老化,从而提升环境耐受性,镍层氧化形成氧化镍,从而提升耐焊接阻挡性。
可选的,所述第一预设距离为2μm至5μm,也即阻焊环的宽度为2μm至5μm。
所述有机阻焊环7的材料为PI胶或者光敏PI胶,PI胶或者光敏PI胶的厚度为2μm至5μm,且所述有机阻焊环7是经过在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤得到的。
可选的,焊盘的最小间隙尺寸仅5μm,可匹配最小60μm锡球,从而实现低温高密度互联。
上述在基板表面集成BGA焊盘的阻焊结构,金层做基板表面的导体层,可以提高布线密度;氧化镍和有机阻焊环构成复合阻焊结构,可以耐助焊剂焊接并耐受之后的清洗,方便使用。有机阻焊环的厚度可以为2μm至5μm,覆盖镍层并叠加1μm至5μm,可以保证覆盖的完整,如仅采用有机阻焊,没有镍层,锡基焊料在金层导体内扩散很快,将阻焊拱起导致阻焊失败,因此本申请中的氧化镍和有机阻焊环构成复合阻焊结构,可以避免失效后续组装焊接时焊盘异常互联,还可以避免锡基焊料在金层导体内扩散,将阻焊拱起导致阻焊失败。镍的氧化层焊环可以精度控制焊接后焊料球(锡球)浸润的范围,整版焊接后多个焊料球熔融塌陷高度一致,共面性好。上层芯片承受的形变应力小,极大提升可靠性。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。

Claims (6)

1.一种在基板表面集成BGA焊盘的阻焊制备方法,其特征在于,包括:
在基板上溅射多层金属得到种子层,在种子层上电镀金层;
在所述金层上电镀复合金属结构得到焊盘,并刻蚀所述焊盘形成焊接锡球的阻焊环,所述阻焊环的宽度为2μm至5μm,得到第一样品;
对所述第一样品进行第一预设温度空气退火,对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,所述有机阻焊环的厚度为2μm至5μm,覆盖阻焊环的叠加区域为1μm至5μm,再次进行第二预设温度烘烤,所述进行第二次预设温度烘烤包括在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤;
在焊盘上所述有机阻焊环范围内焊接焊料球;
其中,所述在所述金层上电镀复合金属结构得到焊盘,包括:
在所述金层上依次电镀镍层和金层,形成复合金属结构,得到焊盘;
所述镍层的厚度为3μm至8μm,所述金层的厚度为0.2μm至1μm;
所述刻蚀所述焊盘形成焊接锡球的阻焊环,包括:
通过旋涂或覆膜热压方式在所述金层上涂覆第二光阻层,曝光显影后刻蚀裸露区域的金层,露出镍层,形成阻焊环;
所述在所述刻蚀所述焊盘形成焊接锡球的阻焊环,得到第一样品之后,还包括:对所述第一样品进行操作,得到第二样品;
所述对所述第一样品进行第一预设温度空气退火,包括:对所述第二样品进行温度为350℃、时间为30min的烘烤,空气退火;
所述对退火后的第一样品表面的焊盘四周、覆盖阻焊环位置制备有机阻焊环,包括:
对退火后的第二样品表面旋涂PI胶,再在所述PI胶上制备第三光阻层,曝光显影后刻蚀裸露区域的PI胶,得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述PI胶的厚度为2μm至5μm。
2.如权利要求1所述的在基板表面集成BGA焊盘的阻焊制备方法,其特征在于,所述在基板上溅射多层金属得到种子层,包括:
在经过清洗处理后的基板表面溅射种子层,所述种子层从下至上依次为TaN、TiW和Au;
所述种子层的厚度为50nm至5000nm。
3.如权利要求1所述的在基板表面集成BGA焊盘的阻焊制备方法,其特征在于,所述在种子层上电镀金层,包括:
通过旋涂或覆膜热压方式在所述种子层上涂覆第一光阻层,曝光显影后在所述第一光阻层的裸露区域电镀金,得到金层;
所述金层的厚度为2μm至5μm。
4.如权利要求2所述的在基板表面集成BGA焊盘的阻焊制备方法,其特征在于,所述对所述第一样品进行操作,得到第二样品,包括:
对所述第一样品中的金属线路导体层和所述焊盘区域外的种子层中的Au和TiW进行腐蚀,对露出的TaN旋涂光刻胶,曝光显影后刻蚀裸露区域的TaN,保留的两个焊盘之间的TaN形成薄膜电阻,得到第二样品。
5.如权利要求4所述的在基板表面集成BGA焊盘的阻焊制备方法,其特征在于,所述对退火后的第一样品表面的焊盘四周、覆盖阻位置制备有机阻焊环,包括:
对退火后的第二样品表面旋涂光敏PI胶,曝光显影后得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述光敏PI胶的厚度为2μm-5μm。
6.一种在基板表面集成BGA焊盘的阻焊结构,其特征在于,包括:
基板;
在所述基板上设置金层作为互联焊盘层;
在所述互联焊盘层上表面的一端设置焊盘,所述焊盘为复合金属结构,包括上层金属和下层金属,所述上层金属的边缘距离所述下层金属的边缘第一预设距离,在所述下层金属形成阻焊环,所述阻焊环的宽度为2μm至5μm;
在所述下层金属的侧面、所述阻焊环上以及所述上层金属上距离边缘第二预设距离的位置设置有机阻焊环,所述有机阻焊环的厚度为2μm至5μm,覆盖阻焊环的叠加区域为1μm至5μm,有机阻焊环在真空中进行温度为200℃至350℃、时间为30min至90min的烘烤制备;
在所述有机阻焊环范围内设置焊料球;
其中,所述上层金属为金层,所述金层的厚度为0.2μm至1μm,所述下层金属为镍层,所述镍层的厚度为3μm至8μm;
所述在所述下层金属形成阻焊环,包括:
通过旋涂或覆膜热压方式在所述金层上涂覆第二光阻层,曝光显影后刻蚀裸露区域的金层,露出镍层,形成阻焊环;
在在所述下层金属形成阻焊环之后,还包括:
使所述焊盘在真空中进行温度为350℃、时间为30min的烘烤,空气退火;
所述在所述下层金属的侧面、所述阻焊环上以及所述上层金属上距离边缘第二预设距离的位置设置有机阻焊环,包括:
对退火后的焊盘表面旋涂PI胶,再在所述PI胶上制备第三光阻层,曝光显影后刻蚀裸露区域的PI胶,得到覆盖焊盘四周、阻焊环位置的有机阻焊环图形,其中,所述PI胶的厚度为2μm至5μm。
CN202011554202.2A 2020-12-24 2020-12-24 在基板表面集成bga焊盘的阻焊制备方法及结构 Active CN112687556B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011554202.2A CN112687556B (zh) 2020-12-24 2020-12-24 在基板表面集成bga焊盘的阻焊制备方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011554202.2A CN112687556B (zh) 2020-12-24 2020-12-24 在基板表面集成bga焊盘的阻焊制备方法及结构

Publications (2)

Publication Number Publication Date
CN112687556A CN112687556A (zh) 2021-04-20
CN112687556B true CN112687556B (zh) 2023-07-18

Family

ID=75452925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011554202.2A Active CN112687556B (zh) 2020-12-24 2020-12-24 在基板表面集成bga焊盘的阻焊制备方法及结构

Country Status (1)

Country Link
CN (1) CN112687556B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395841B (zh) * 2021-05-25 2023-08-15 佛山市国星光电股份有限公司 一种模组加工方法、模组及器件
CN113286416B (zh) * 2021-05-20 2022-05-17 中国电子科技集团公司第二十九研究所 一种内嵌微流道的印制电路板集成结构及制备方法
CN114630511B (zh) * 2022-03-04 2024-03-19 中国航天科工集团八五一一研究所 一种双向变频一体化组件的实现方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449955A (en) * 1994-04-01 1995-09-12 At&T Corp. Film circuit metal system for use with bumped IC packages
JP2000022027A (ja) * 1998-06-29 2000-01-21 Sony Corp 半導体装置、その製造方法およびパッケージ用基板
JP2004140246A (ja) * 2002-10-18 2004-05-13 Kyocera Corp 配線基板の製造方法

Also Published As

Publication number Publication date
CN112687556A (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CN112687556B (zh) 在基板表面集成bga焊盘的阻焊制备方法及结构
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6277669B1 (en) Wafer level packaging method and packages formed
US6492198B2 (en) Method for fabricating a semiconductor device
US6586822B1 (en) Integrated core microelectronic package
US7005327B2 (en) Process and structure for semiconductor package
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US7174630B2 (en) Method for fabricating connection terminal of circuit board
US20040007779A1 (en) Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TWI437674B (zh) 半導體導線元件、半導體封裝元件與半導體裝置
TW201342543A (zh) 半導體裝置及其製作方法
JPH05218043A (ja) 金属接点パッド形成方法及び金属接点ターミナル形成方法
US8399348B2 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
US6221503B1 (en) Electrode modification using an unzippable polymer paste
JP6501752B2 (ja) 相互接続部材をプレコーティングすることを含むフリップチップ組立方法
CN115036390B (zh) 高宽比增大型焊点柱的制备方法、电子器件与红外探测器
US9082754B2 (en) Metal cored solder decal structure and process
US20100013091A1 (en) Semiconductor device including a copolymer layer
JP2005535122A (ja) 感温電気デバイスの高密度相互接続
US6723630B2 (en) Solder ball fabrication process
JP3267167B2 (ja) 半導体装置とその製造方法
US20080191346A1 (en) Bump structure and manufacturing method thereof
KR20230122145A (ko) 웨이퍼 재배선 이중 검증 구조, 제조 방법 및 검증방법
CN210403718U (zh) 一种重新布线层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant