JPH05218043A - 金属接点パッド形成方法及び金属接点ターミナル形成方法 - Google Patents
金属接点パッド形成方法及び金属接点ターミナル形成方法Info
- Publication number
- JPH05218043A JPH05218043A JP3168871A JP16887191A JPH05218043A JP H05218043 A JPH05218043 A JP H05218043A JP 3168871 A JP3168871 A JP 3168871A JP 16887191 A JP16887191 A JP 16887191A JP H05218043 A JPH05218043 A JP H05218043A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- metal contact
- contact pad
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
- H01L2224/11902—Multiple masking steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13116—Lead [Pb] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/143—Shadow masking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップへの金属接点パッド及びターミ
ナルの形成時において除去される金属の量を減少する。 【構成】 構造体上に望ましいサイズより大きい孔を有
するモリブデンマスク27を介して金属層28、29、
30を付着し、この金属層28、29、30の上から構
造体に適用されたフォトレジスト層31を金属層28、
29、30に整合させてその上に望ましいサイズにパタ
ーン化し、パターン化されたフォトレジスト層31から
はみ出す余分の金属28、29、30を除去する。
ナルの形成時において除去される金属の量を減少する。 【構成】 構造体上に望ましいサイズより大きい孔を有
するモリブデンマスク27を介して金属層28、29、
30を付着し、この金属層28、29、30の上から構
造体に適用されたフォトレジスト層31を金属層28、
29、30に整合させてその上に望ましいサイズにパタ
ーン化し、パターン化されたフォトレジスト層31から
はみ出す余分の金属28、29、30を除去する。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路チップ
製造方法に関するものであり、特に、金属化セラミック
(MC)基板のような金属化担体(キャリア)の金属導
体へフェース−ダウンボンディングするために半導体チ
ップ上に金属接点パッド又は接点ターミナルを形成する
方法に関する。
製造方法に関するものであり、特に、金属化セラミック
(MC)基板のような金属化担体(キャリア)の金属導
体へフェース−ダウンボンディングするために半導体チ
ップ上に金属接点パッド又は接点ターミナルを形成する
方法に関する。
【0002】
【従来の技術】ろうのリフローに基づくこの技術は、”
フィリップ−チップ”又は制御コラプスチップ接合(C
4)技術の一般名で呼ばれ既知である。後者は、特に米
国特許3,401,126及び同特許3,429,04
0に開示されている。このC4技術で重要な点は、各々
がPb−Sn(鉛−錫)ろうボールに囲まれた金属パッ
ドから成る半導体チップ接点サイト上に接点ターミナル
を形成することである。また、このC4技術は、MC基
板の金属導体上へのろう接合可能なサイトの形成に依存
している。このろう接合可能なサイトは、ろう接合不可
能なバリアで取り囲まれているので、ろう接合可能なサ
イト及びチップ接点ターミナルのろうが溶融し没入した
場合、表面張力は、あたかもMC基板上にぶら下がるろ
う柱を介して半導体チップを保持する。冷却後、半導体
チップは、金属導体の非常に小さくかつ近接されたろう
柱相互接続により金属導体上に下方へ向けて(face
−down)堅固に保持される。
フィリップ−チップ”又は制御コラプスチップ接合(C
4)技術の一般名で呼ばれ既知である。後者は、特に米
国特許3,401,126及び同特許3,429,04
0に開示されている。このC4技術で重要な点は、各々
がPb−Sn(鉛−錫)ろうボールに囲まれた金属パッ
ドから成る半導体チップ接点サイト上に接点ターミナル
を形成することである。また、このC4技術は、MC基
板の金属導体上へのろう接合可能なサイトの形成に依存
している。このろう接合可能なサイトは、ろう接合不可
能なバリアで取り囲まれているので、ろう接合可能なサ
イト及びチップ接点ターミナルのろうが溶融し没入した
場合、表面張力は、あたかもMC基板上にぶら下がるろ
う柱を介して半導体チップを保持する。冷却後、半導体
チップは、金属導体の非常に小さくかつ近接されたろう
柱相互接続により金属導体上に下方へ向けて(face
−down)堅固に保持される。
【0003】集積回路半導体チップ技術の発展に伴い、
個々のアクティブ(能動)及びパッシブ(受動)デバイ
スのサイズは非常に小さくなり、チップ上のデバイスの
数が飛躍的に増大される。最近のチップのサイズは、非
常に増大される傾向にある。この傾向は、続き、入出力
接続のための接点ターミナルの密度及びその全体の数に
対する飛躍的に高い要求がある。C4技術に於いて実施
されるようなろうリフロー接合の利点は、入出力(I/
O)接点ターミナルが半導体チップの実質的な全頂部表
面(より一般的には接合領域として知られている)に渡
って割当られることができ、このために、この全頂部表
面の効率的使用が可能になることである。
個々のアクティブ(能動)及びパッシブ(受動)デバイ
スのサイズは非常に小さくなり、チップ上のデバイスの
数が飛躍的に増大される。最近のチップのサイズは、非
常に増大される傾向にある。この傾向は、続き、入出力
接続のための接点ターミナルの密度及びその全体の数に
対する飛躍的に高い要求がある。C4技術に於いて実施
されるようなろうリフロー接合の利点は、入出力(I/
O)接点ターミナルが半導体チップの実質的な全頂部表
面(より一般的には接合領域として知られている)に渡
って割当られることができ、このために、この全頂部表
面の効率的使用が可能になることである。
【0004】図1は、典型的なマルチレベル(多レベ
ル)冶金手法で提供される標準的な半導体チップ構造1
0の一部分の概略的断面図である。チップの製造は全体
的に公知であり、多くの公知のプロセスの内の何れかに
よりチップは製造される。図解のため、チップは、前述
のC4技術を使用して、三層の金属相互接続配線及び入
出力接点ターミナルを備えるCMOS技術を用いて製造
されてもよい。図1に示されるように、チップ構造は、
典型的には二酸化シリコン(SiO2 )の絶縁層12が
上表面に形成された一導電性タイプの半導体本体11を
備えている。半導体本体11には、この半導体本体11
の導電性タイプとは反対の導電性タイプを有する活性
(アクティブ)拡散/打ち込み領域13が形成される。
第1レベルの導電パターンは、金属ランド14で構成さ
れる。一つの金属ランド14は、層12の開口を介して
前記領域13に接触している。導電体パターン14の他
の部分は、層12の表面上に延在している。絶縁層1
5、即ち、SiO2 、ガラス又は石英、は、層12及び
第1レベルの導電体パターン14を覆うように形成され
る。第2レベルの導電体パターンの金属ランド16は、
絶縁層15上に形成され、管状孔を介して第1レベルの
金属と接触する。一般的には、金属ランドはアルミニュ
ウムで構成される。新規のパシベーティング(酸化物)
層19が、絶縁層17及び第3レベルの導電体パターン
18を覆っている。このチップ構造の頂部表面では、接
点パッド20及びろうボール21の複合アセンブリが、
パシベーティング(酸化物)層19の接点開口を介して
金属ランド18と電気的に接触している。この複合アセ
ンブリは所謂チップ接点ターミナル22を形成してい
る。
ル)冶金手法で提供される標準的な半導体チップ構造1
0の一部分の概略的断面図である。チップの製造は全体
的に公知であり、多くの公知のプロセスの内の何れかに
よりチップは製造される。図解のため、チップは、前述
のC4技術を使用して、三層の金属相互接続配線及び入
出力接点ターミナルを備えるCMOS技術を用いて製造
されてもよい。図1に示されるように、チップ構造は、
典型的には二酸化シリコン(SiO2 )の絶縁層12が
上表面に形成された一導電性タイプの半導体本体11を
備えている。半導体本体11には、この半導体本体11
の導電性タイプとは反対の導電性タイプを有する活性
(アクティブ)拡散/打ち込み領域13が形成される。
第1レベルの導電パターンは、金属ランド14で構成さ
れる。一つの金属ランド14は、層12の開口を介して
前記領域13に接触している。導電体パターン14の他
の部分は、層12の表面上に延在している。絶縁層1
5、即ち、SiO2 、ガラス又は石英、は、層12及び
第1レベルの導電体パターン14を覆うように形成され
る。第2レベルの導電体パターンの金属ランド16は、
絶縁層15上に形成され、管状孔を介して第1レベルの
金属と接触する。一般的には、金属ランドはアルミニュ
ウムで構成される。新規のパシベーティング(酸化物)
層19が、絶縁層17及び第3レベルの導電体パターン
18を覆っている。このチップ構造の頂部表面では、接
点パッド20及びろうボール21の複合アセンブリが、
パシベーティング(酸化物)層19の接点開口を介して
金属ランド18と電気的に接触している。この複合アセ
ンブリは所謂チップ接点ターミナル22を形成してい
る。
【0005】図2は接点パッド20及びろうボール21
を含む図1のチップ構造の頂部の拡大図である。その頂
部23がベース構造体を形成していることを示す図2に
より詳細に示されるように、接点バッド20は、下部の
クロム(Cr)層24、中間部の銅(Cu)層25、及
び上部の金(Au)層26で構成されている。クロム/
銅がオーバラップしている層は一般的には層24と層2
5との間に挿入される。特殊なCr−Cu−Au接点パ
ッド構造のより詳細は、ヨーロッパ出願0061593
に開示されている。これらのサンドイッチ層は所謂ボー
ル限定冶金術(BLM)を形成する。しかしながら、も
し、他の金属のコンビネーション(例えば、TiW、C
u、Au)が、金属の腐食の問題を起こすことなく、望
ましい接着性及び拡散バリヤ性を備えるならば、このよ
うな金属のコンビネーションもまた同様に使用されるこ
とができる。一般的なパッド形状は円形であるが、異な
る形状であってもよい。
を含む図1のチップ構造の頂部の拡大図である。その頂
部23がベース構造体を形成していることを示す図2に
より詳細に示されるように、接点バッド20は、下部の
クロム(Cr)層24、中間部の銅(Cu)層25、及
び上部の金(Au)層26で構成されている。クロム/
銅がオーバラップしている層は一般的には層24と層2
5との間に挿入される。特殊なCr−Cu−Au接点パ
ッド構造のより詳細は、ヨーロッパ出願0061593
に開示されている。これらのサンドイッチ層は所謂ボー
ル限定冶金術(BLM)を形成する。しかしながら、も
し、他の金属のコンビネーション(例えば、TiW、C
u、Au)が、金属の腐食の問題を起こすことなく、望
ましい接着性及び拡散バリヤ性を備えるならば、このよ
うな金属のコンビネーションもまた同様に使用されるこ
とができる。一般的なパッド形状は円形であるが、異な
る形状であってもよい。
【0006】元来、1960年代にC4技術が発明され
た時、図2のボール制限冶金を形成する三つの金属層
は、連続的に開口されたモリブデンマスクを介して真空
蒸着により付着されていた。最近の125mm半導体ウ
エハでは、典型的な形状は、100x230μmのピッ
チを有するマトリックス状に配置された27x27=7
29個の直径100μmの接点パッドで構成されてお
り、100μmの厚さのモリブデンマスクの使用により
可能性の限界迄を達成している。より多くの接点パッド
を得るためには、マスクにより小さい直径(例えば、7
5μm)の孔をより多く作ることが必要であり、従っ
て、マスクの厚さを75μm未満に減少することを示唆
している。これは、孔形成のために従来より用いられる
両面エッチングプロセスにより行われる。不幸にも、マ
スクが蒸着工程の間曲がる為に、このような厚さは許容
されない。不幸にも、ただフォトリソグラフィクプロセ
スのみが、この厳しい問題を解決できるように思われて
いた。図2の金属接点パッド構造20を得る限りにおい
て二つの異なる変形例、所謂リフト−オフ又はサブエッ
チング技術、が研究されており、これらの両方は、図3
に示されている。
た時、図2のボール制限冶金を形成する三つの金属層
は、連続的に開口されたモリブデンマスクを介して真空
蒸着により付着されていた。最近の125mm半導体ウ
エハでは、典型的な形状は、100x230μmのピッ
チを有するマトリックス状に配置された27x27=7
29個の直径100μmの接点パッドで構成されてお
り、100μmの厚さのモリブデンマスクの使用により
可能性の限界迄を達成している。より多くの接点パッド
を得るためには、マスクにより小さい直径(例えば、7
5μm)の孔をより多く作ることが必要であり、従っ
て、マスクの厚さを75μm未満に減少することを示唆
している。これは、孔形成のために従来より用いられる
両面エッチングプロセスにより行われる。不幸にも、マ
スクが蒸着工程の間曲がる為に、このような厚さは許容
されない。不幸にも、ただフォトリソグラフィクプロセ
スのみが、この厳しい問題を解決できるように思われて
いた。図2の金属接点パッド構造20を得る限りにおい
て二つの異なる変形例、所謂リフト−オフ又はサブエッ
チング技術、が研究されており、これらの両方は、図3
に示されている。
【0007】図3(AA)を参照すると、リフト−オフ
技術において、フォトレジスト層PRは、硬化の為にベ
ーク(加熱)されるベース構造23上に適用され、それ
から、マスク(図示せず)を介してUV光に露光され、
フォトレジスト層PRの非露出部分が可溶性にされる。
フォトレジスト層PRの可溶部分は、現像浴で除去され
る。図3(BA)に示されるように、レジスト開口は負
の(凹形状の)プロフィル(輪郭)を備える。これによ
り、MPA(修正イメージ逆転プロセス)のような複合
フォトリソグラフィック技術が必要となる。次に、Cr
金属層24、Cu金属層25及びAu金属層26は、真
空蒸着装置で連続的にブランケットのように蒸着され
る。フォトレジスト層PRの残余の部分は、ホットN−
メチル−ピロリドン(NMP)で溶解され、その上の金
属は、図3(C)の金属接点パッド構造20が残るよう
にリフトオフされる。
技術において、フォトレジスト層PRは、硬化の為にベ
ーク(加熱)されるベース構造23上に適用され、それ
から、マスク(図示せず)を介してUV光に露光され、
フォトレジスト層PRの非露出部分が可溶性にされる。
フォトレジスト層PRの可溶部分は、現像浴で除去され
る。図3(BA)に示されるように、レジスト開口は負
の(凹形状の)プロフィル(輪郭)を備える。これによ
り、MPA(修正イメージ逆転プロセス)のような複合
フォトリソグラフィック技術が必要となる。次に、Cr
金属層24、Cu金属層25及びAu金属層26は、真
空蒸着装置で連続的にブランケットのように蒸着され
る。フォトレジスト層PRの残余の部分は、ホットN−
メチル−ピロリドン(NMP)で溶解され、その上の金
属は、図3(C)の金属接点パッド構造20が残るよう
にリフトオフされる。
【0008】別法として、図3(AB)及び(BB)に
示されるような所謂金属サブエッチング技術により、金
属接点パッド構造が形成される。初めに、図3(AB)
を参照すると、真空蒸着装置で三つのCr金属層2
4’、Cu金属層25’及びAu金属層26’は、連続
的にブランケットのように蒸着される。接点パッドは、
標準のフォト−リソグラフィーにより画定される。この
ため、レジスト層PR’はベース構造体に適用される。
レジスト層PR’は、マスク(図示せず)を介してUV
光へ露光され、その後、図3(BB)に示されるよう
に、現像される。フォトレジスト層の現像浴で不溶の残
りの部分は、現場(インサイチュ)マスクとして化学エ
ッチングにより露光された下部の金属層を除去するため
に用いられ、それにより図3(C)のように、金属接点
パッド構造体20が画定される。
示されるような所謂金属サブエッチング技術により、金
属接点パッド構造が形成される。初めに、図3(AB)
を参照すると、真空蒸着装置で三つのCr金属層2
4’、Cu金属層25’及びAu金属層26’は、連続
的にブランケットのように蒸着される。接点パッドは、
標準のフォト−リソグラフィーにより画定される。この
ため、レジスト層PR’はベース構造体に適用される。
レジスト層PR’は、マスク(図示せず)を介してUV
光へ露光され、その後、図3(BB)に示されるよう
に、現像される。フォトレジスト層の現像浴で不溶の残
りの部分は、現場(インサイチュ)マスクとして化学エ
ッチングにより露光された下部の金属層を除去するため
に用いられ、それにより図3(C)のように、金属接点
パッド構造体20が画定される。
【0009】プロセスのこの段階で、金属接点パッド構
造体20を形成するために用いられる変形例に関係な
く、ろうボールが形成される。米国特許3,458,9
25に開示された技術は、なお特有のものである。この
ため、接点パッド構造体と対応すると共に幾分それより
大きい孔を有するモリブデン(示されてはいないが)の
ような適切なマスクが、チップ構造体10を覆うように
配置されことにより、マスクの孔は接点パッドと整合さ
れる。95鉛−5錫のろうの層21’は、それからマス
ク孔を介して蒸着される。しかしながら、他のろう成分
が同様に用いられてもよい。ろうのリフローに先立っ
て、形成されたばかりの典型的なろう隆起、即ち、マウ
ンド21’は、図3(D)に示されるように、接点パッ
ド構造体20及びこの近傍でパシベーション(酸化物)
層19の周囲部分を完全に覆っている。ろうの蒸着が完
了した後、マスクが取り除かれ、ろうをリフローするた
めにチップは加熱され、ろうは、その溶融にしたがっ
て、除々にパシベーション(酸化物)層19の表面をデ
ィウェット(流出)し、接点パッド構造体20の頂部上
に望ましいボール形状21に引き寄せられる(図3
(E))。上述のプロセスが完了した後、チップは、従
来の種々の技術に従って、支持金属化セラミック基板へ
のフリップ−チップ又はフェイス−ダウンボンディング
の準備状態となる。
造体20を形成するために用いられる変形例に関係な
く、ろうボールが形成される。米国特許3,458,9
25に開示された技術は、なお特有のものである。この
ため、接点パッド構造体と対応すると共に幾分それより
大きい孔を有するモリブデン(示されてはいないが)の
ような適切なマスクが、チップ構造体10を覆うように
配置されことにより、マスクの孔は接点パッドと整合さ
れる。95鉛−5錫のろうの層21’は、それからマス
ク孔を介して蒸着される。しかしながら、他のろう成分
が同様に用いられてもよい。ろうのリフローに先立っ
て、形成されたばかりの典型的なろう隆起、即ち、マウ
ンド21’は、図3(D)に示されるように、接点パッ
ド構造体20及びこの近傍でパシベーション(酸化物)
層19の周囲部分を完全に覆っている。ろうの蒸着が完
了した後、マスクが取り除かれ、ろうをリフローするた
めにチップは加熱され、ろうは、その溶融にしたがっ
て、除々にパシベーション(酸化物)層19の表面をデ
ィウェット(流出)し、接点パッド構造体20の頂部上
に望ましいボール形状21に引き寄せられる(図3
(E))。上述のプロセスが完了した後、チップは、従
来の種々の技術に従って、支持金属化セラミック基板へ
のフリップ−チップ又はフェイス−ダウンボンディング
の準備状態となる。
【0010】前述の二つの変形例は、それらが製造ライ
ンにおいて用いられるには満足できるものではないとい
う固有の制限及び/又は欠点がある。
ンにおいて用いられるには満足できるものではないとい
う固有の制限及び/又は欠点がある。
【0011】リフト−オフ技術(図3(AA)及び図3
(BB))において、第1の問題点は、真空蒸着の間の
最大温度がレジストベーク温度(例えば、100°C以
下)以下でなければならないので、接点パッドを形成す
る金属層のその下層のアルミニュウムランドへの接着が
弱いという点である。更に、リフト−オフ技術は複合フ
ォト−リソグラフィック工程(例えば、MIRP)を使
用して開口に負のプロフィールを作ることを意味してい
る。最後に、開口の形成後に残留する金属表面とウエハ
表面の比率が極端に高い、約98%,ために、除去され
るべき金属の量が大量になる。この結果、リフト−オフ
技術は、歩留りを低下させるものとして知られている金
属残留物を生成することになる。また、金属サブエッチ
ング技術(図3(AB)及び図3(BB))において、
主要な問題点は、金属の重要なエッチング量のために、
なお残留する金属残留物がある点である。この問題は、
金属層がウエハへよく接着されるために、リフト−オフ
技術に比較して、より深刻な問題である。
(BB))において、第1の問題点は、真空蒸着の間の
最大温度がレジストベーク温度(例えば、100°C以
下)以下でなければならないので、接点パッドを形成す
る金属層のその下層のアルミニュウムランドへの接着が
弱いという点である。更に、リフト−オフ技術は複合フ
ォト−リソグラフィック工程(例えば、MIRP)を使
用して開口に負のプロフィールを作ることを意味してい
る。最後に、開口の形成後に残留する金属表面とウエハ
表面の比率が極端に高い、約98%,ために、除去され
るべき金属の量が大量になる。この結果、リフト−オフ
技術は、歩留りを低下させるものとして知られている金
属残留物を生成することになる。また、金属サブエッチ
ング技術(図3(AB)及び図3(BB))において、
主要な問題点は、金属の重要なエッチング量のために、
なお残留する金属残留物がある点である。この問題は、
金属層がウエハへよく接着されるために、リフト−オフ
技術に比較して、より深刻な問題である。
【0012】更に、両変形例において、アルゴン(A
r)イオンを用いてRF洗浄する非常に望ましい工程
は、接点抵抗を改良するために推奨される初期の処理工
程である。というのは、Ar+ イオンが接点パッド形成
の前に露光される金属ランドの部分に自然にできる本来
の酸化物をエッチバックするからである。金属サブエッ
チング技術において、このRF洗浄工程は、金属蒸着に
先立って行われる。この結果、Ar+ イオン衝撃は、ウ
エハの全表面でおこなわれるので、FETのゲート誘電
体を形成する薄い酸化層にナトリウムイオン(Na+ )
を移す、即ち、この酸化層でナトリウムイオンを活性化
するリスクがある。これらのイオンは、酸化層中の電荷
の量をFETのしきい値電圧に関する公知の不便な方法
で変更できる。リフト−オフ技術では、このRF洗浄工
程を行うことは全く不可能である。その理由は、フォト
レジスト層PRをベークするために必要な温度が低いか
らである。イオン射突は、フォトレジスト層PRをフロ
ーさせる温度(約150°C)にウエハを加熱すること
が知られている。
r)イオンを用いてRF洗浄する非常に望ましい工程
は、接点抵抗を改良するために推奨される初期の処理工
程である。というのは、Ar+ イオンが接点パッド形成
の前に露光される金属ランドの部分に自然にできる本来
の酸化物をエッチバックするからである。金属サブエッ
チング技術において、このRF洗浄工程は、金属蒸着に
先立って行われる。この結果、Ar+ イオン衝撃は、ウ
エハの全表面でおこなわれるので、FETのゲート誘電
体を形成する薄い酸化層にナトリウムイオン(Na+ )
を移す、即ち、この酸化層でナトリウムイオンを活性化
するリスクがある。これらのイオンは、酸化層中の電荷
の量をFETのしきい値電圧に関する公知の不便な方法
で変更できる。リフト−オフ技術では、このRF洗浄工
程を行うことは全く不可能である。その理由は、フォト
レジスト層PRをベークするために必要な温度が低いか
らである。イオン射突は、フォトレジスト層PRをフロ
ーさせる温度(約150°C)にウエハを加熱すること
が知られている。
【0013】
【発明が解決しようとする課題】従って、本発明の第1
の目的は、歩留りの悪化要素である金属残留物を避ける
ために、除去されるべき金属の量が最少にされる、半導
体チップ上への金属接点パッド及びターミナルの形成方
法を提供することである。
の目的は、歩留りの悪化要素である金属残留物を避ける
ために、除去されるべき金属の量が最少にされる、半導
体チップ上への金属接点パッド及びターミナルの形成方
法を提供することである。
【0014】本発明の他の目的は、MIRPのような複
合フォトリソグラフィック技術を使用することなく、半
導体チップ上へ金属接点パッド及びターミナルを形成す
る方法を提供することである。
合フォトリソグラフィック技術を使用することなく、半
導体チップ上へ金属接点パッド及びターミナルを形成す
る方法を提供することである。
【0015】本発明の今一つの目的は、接点パッドを形
成する金属層が下層のアルミニュウムランドに対する優
れた接着性を有する、半導体チップ上への金属接点パッ
ド及びターミナルの形成方法を提供することである。
成する金属層が下層のアルミニュウムランドに対する優
れた接着性を有する、半導体チップ上への金属接点パッ
ド及びターミナルの形成方法を提供することである。
【0016】本発明の更なる目的は、効率的なRFアル
ゴン洗浄を製造工程の最初に行って下層のアルミニュウ
ムランドとの接点抵抗を改良できる、半導体チップ上へ
の金属接点パッド及びターミナルの形成方法を提供する
ことである。
ゴン洗浄を製造工程の最初に行って下層のアルミニュウ
ムランドとの接点抵抗を改良できる、半導体チップ上へ
の金属接点パッド及びターミナルの形成方法を提供する
ことである。
【0017】
【課題を解決するための手段及び作用】本発明の基本概
念によれば、接点パッドの寸法がテクノロジの進歩に対
応して減少できるように、フォト−リソグラフィック技
術に基づき、半導体チップ上に望ましいサイズの金属接
点パッド及びターミナルを形成する方法が開示される。
望ましい寸法及びサイズよりも大きい寸法及びサイズを
有する中間の金属パッドは、従来の厚さのモリブデンマ
スクの標準使用に従って、金属ランドを露出する接点開
口を介して形成される。その後、この中間の金属パッド
の寸法及びサイズは、標準のリソグラフィック工程を介
して望ましいサイズの金属接点パッドが製造されるよう
に減少される。次に、上述と同じモリブデンマスクを使
用して、前記接点パッドを過剰に覆うろう隆起を形成す
るようにろうが蒸着される。構造体は、金属接点ターミ
ナルになるろうボールを形成するようにリフローされ
る。
念によれば、接点パッドの寸法がテクノロジの進歩に対
応して減少できるように、フォト−リソグラフィック技
術に基づき、半導体チップ上に望ましいサイズの金属接
点パッド及びターミナルを形成する方法が開示される。
望ましい寸法及びサイズよりも大きい寸法及びサイズを
有する中間の金属パッドは、従来の厚さのモリブデンマ
スクの標準使用に従って、金属ランドを露出する接点開
口を介して形成される。その後、この中間の金属パッド
の寸法及びサイズは、標準のリソグラフィック工程を介
して望ましいサイズの金属接点パッドが製造されるよう
に減少される。次に、上述と同じモリブデンマスクを使
用して、前記接点パッドを過剰に覆うろう隆起を形成す
るようにろうが蒸着される。構造体は、金属接点ターミ
ナルになるろうボールを形成するようにリフローされ
る。
【0018】本発明の実施例によれば、金属パッドを形
成する方法は、以下の工程を備えている。 (a)望ましいサイズよりも大きいサイズの孔を有する
マスクを介して構造体上に少なくとも一つの金属層を付
着して前記接点開口中でかつ近接して中間金属接点パッ
ドを形成し、(b)前記構造体上にフォトレジスト層を
適用すると共に、一部が過剰に露出する前記中間金属接
点パッド上に前記望ましいサイズのパターンが整合され
て残るように前記フォトレジスト層をパターン化する工
程と、(c)現場マスクとして前記パターンを使用して
中間接点パッドを描写して過剰の金属を除去して望まし
いサイズの最終金属接点パッドを提供し、(d)残余の
フォトレジストパターンを除去する。
成する方法は、以下の工程を備えている。 (a)望ましいサイズよりも大きいサイズの孔を有する
マスクを介して構造体上に少なくとも一つの金属層を付
着して前記接点開口中でかつ近接して中間金属接点パッ
ドを形成し、(b)前記構造体上にフォトレジスト層を
適用すると共に、一部が過剰に露出する前記中間金属接
点パッド上に前記望ましいサイズのパターンが整合され
て残るように前記フォトレジスト層をパターン化する工
程と、(c)現場マスクとして前記パターンを使用して
中間接点パッドを描写して過剰の金属を除去して望まし
いサイズの最終金属接点パッドを提供し、(d)残余の
フォトレジストパターンを除去する。
【0019】更に、本発明の方法によれば、工程(a)
に先立って、構造体は、同一のマスクを使用してアルゴ
ンイオン射突によってRF洗浄工程を受ける。
に先立って、構造体は、同一のマスクを使用してアルゴ
ンイオン射突によってRF洗浄工程を受ける。
【0020】本発明の特色であると思われる新規な特徴
は、特許請求の範囲に記述されている。しかしながら、
本発明自体は、その他の目的及び利点と同様に、添付図
面と共に実施例の以下の詳細な記載を読むことにより最
高に理解される。
は、特許請求の範囲に記述されている。しかしながら、
本発明自体は、その他の目的及び利点と同様に、添付図
面と共に実施例の以下の詳細な記載を読むことにより最
高に理解される。
【0021】
【実施例】図解のために、本発明による金属接点パッド
及びターミナルの製造方法が図4(A)乃至図4(H)
を参照して説明される。
及びターミナルの製造方法が図4(A)乃至図4(H)
を参照して説明される。
【0022】典型的にモリブデン製で100μmの孔を
有する従来の厚さ100μmの金属マスクが半導体ウエ
ハを覆うと共にそれと整合されるように配置される。こ
の厚さが本発明の方法に対する感知性パラメータではな
いので、厚いモリブデンマスクは問題なく使用される。
図4(A)には、ベース構造体として再度使用される半
導体チップ構造体10(図1参照)の頂部23及びモリ
ブデンマスク27が図示されている。モリブデンマスク
27が電極支持ウエハと同電位に接続された後に、この
構造体は、アルゴンイオン(Ar+ )射突を受ける。ア
ルゴンイオンは、一旦接点開口がパッシベーション層1
9を介して形成されると、マスク孔を介して典型的には
アルミニュウムの金属ランド18の露出部分に自然に形
成される本来の酸化物をエッチバックする。この結果、
前記金属ランド18は、適切に洗浄される。モリブデン
マスク27の中実部分は、チップ構造体の残余の部分を
アルゴンイオン射突から保護するので、下層のFETの
ゲート酸化物層に打ち込まれるアルゴンイオンの数は、
中実部分の表面とマスク孔の表面との比率が非常に高い
ことのおかげで、最少になる。
有する従来の厚さ100μmの金属マスクが半導体ウエ
ハを覆うと共にそれと整合されるように配置される。こ
の厚さが本発明の方法に対する感知性パラメータではな
いので、厚いモリブデンマスクは問題なく使用される。
図4(A)には、ベース構造体として再度使用される半
導体チップ構造体10(図1参照)の頂部23及びモリ
ブデンマスク27が図示されている。モリブデンマスク
27が電極支持ウエハと同電位に接続された後に、この
構造体は、アルゴンイオン(Ar+ )射突を受ける。ア
ルゴンイオンは、一旦接点開口がパッシベーション層1
9を介して形成されると、マスク孔を介して典型的には
アルミニュウムの金属ランド18の露出部分に自然に形
成される本来の酸化物をエッチバックする。この結果、
前記金属ランド18は、適切に洗浄される。モリブデン
マスク27の中実部分は、チップ構造体の残余の部分を
アルゴンイオン射突から保護するので、下層のFETの
ゲート酸化物層に打ち込まれるアルゴンイオンの数は、
中実部分の表面とマスク孔の表面との比率が非常に高い
ことのおかげで、最少になる。
【0023】RF洗浄の後、その位置にモリブデンマス
ク27を残し、金属層が付着される。この付着に先立っ
て、ウエハは約200°Cまで加熱されて前記金属層へ
の付着性を改良することが好ましい。初めに、クロム層
28、その上に銅層29(クロム/銅オーバーラップ層
がクロム層28と銅層29の間に挿入されることが好ま
しい)及び最後に金層30が、適切な装置、例えば、バ
ルザーズ モデル BAK760(Balzers M
odel BAK 760)で付着される。それぞれの
層の厚さは、Cr層が150nm、Cr/Cu層が10
0nm、Cu層が500nm、Au層が100nmであ
る。この結果できる接点パッド構造体33’は、一般的
に多層化された構造体であり、直径約100μmの円形
である。従って、この中間接点パッド33’の直径は、
超高密度接点ターミナルチップとして最終的に必要とさ
れる70μmの望ましい直径より大きい。製造プロセス
のこの段階での構造体が図4(B)に示されている。
ク27を残し、金属層が付着される。この付着に先立っ
て、ウエハは約200°Cまで加熱されて前記金属層へ
の付着性を改良することが好ましい。初めに、クロム層
28、その上に銅層29(クロム/銅オーバーラップ層
がクロム層28と銅層29の間に挿入されることが好ま
しい)及び最後に金層30が、適切な装置、例えば、バ
ルザーズ モデル BAK760(Balzers M
odel BAK 760)で付着される。それぞれの
層の厚さは、Cr層が150nm、Cr/Cu層が10
0nm、Cu層が500nm、Au層が100nmであ
る。この結果できる接点パッド構造体33’は、一般的
に多層化された構造体であり、直径約100μmの円形
である。従って、この中間接点パッド33’の直径は、
超高密度接点ターミナルチップとして最終的に必要とさ
れる70μmの望ましい直径より大きい。製造プロセス
のこの段階での構造体が図4(B)に示されている。
【0024】本発明の重要な特徴は、RF洗浄工程及び
同じ真空蒸着装置でモリブデンマスク27を取り除くこ
となく連続して行われるそれに続く金属層付着工程を備
えることである。
同じ真空蒸着装置でモリブデンマスク27を取り除くこ
となく連続して行われるそれに続く金属層付着工程を備
えることである。
【0025】図4(C)によれば、AZ1350のよう
なポジティブフォトレジスト層31が、チップ構造体上
へ適用され、硬化のために90°Cで加熱される。クロ
ムマスク32は、シリコンウエハ上に位置決めされ、こ
のシリコンウエハと整合される。次に、フォトレジスト
層31は、MTIマルチファブモデル(MTI MUL
TIFAB model)のようなスッテッパー又は近
接プリンタ装置でクロムマスクを介してUV光へ露光さ
れる。
なポジティブフォトレジスト層31が、チップ構造体上
へ適用され、硬化のために90°Cで加熱される。クロ
ムマスク32は、シリコンウエハ上に位置決めされ、こ
のシリコンウエハと整合される。次に、フォトレジスト
層31は、MTIマルチファブモデル(MTI MUL
TIFAB model)のようなスッテッパー又は近
接プリンタ装置でクロムマスクを介してUV光へ露光さ
れる。
【0026】フォトレジスト層31は、AZ現像剤のよ
うな現像剤で現像される。この結果得られる構造体が、
図4(D)に示されている。接点パッド構造体の上に形
成された残余のフォトレジストパターン31は、約70
μmの直径を備え、中間接点パッド構造体がフォトレジ
ストパターン31の周縁部で環状部分が露出されたまま
となる。
うな現像剤で現像される。この結果得られる構造体が、
図4(D)に示されている。接点パッド構造体の上に形
成された残余のフォトレジストパターン31は、約70
μmの直径を備え、中間接点パッド構造体がフォトレジ
ストパターン31の周縁部で環状部分が露出されたまま
となる。
【0027】図4(E)によれば、130°Cでの新規
のベーク工程の後、フォトレジストパターン31は、現
場マスクとして使用されウエットエッチングにより中間
金属接点パッドの露出部分がエッチングされる。その
後、ウエットエッチング操作条件は以下のように与えら
れる。金層はヨー化カリウム(KI)及びヨー素
(I2)溶液でエッチングされる。銅層は、硝酸(NO
3 H)溶液でエッチングされる。クロム/銅オーバーラ
ップ層は、H2 O、HNO3 、及びCe(SO4 )2 、
2(NH4 )SO4 、2H2 O溶液でエッチングされ
る。クロムは、クロム/銅オーバーラップ層と同じ溶液
でエッチングされる。セリウムを含む硫酸アンモニュウ
ム−ベースのエッチング溶液をクロムのエッチングに使
用することが薦められる。何故ならば、この溶液は、ア
ルミニュウムを侵さないからである。別法として、金層
及び銅層は、王水(HCL+HNO3 )で除去され、銅
層は、HNO3 溶液で除去されてもよい。これらの処理
の結果得られる構造体が、図4(E)に示されている。
本発明方法の他の重要な特徴は、除去されるべき金属が
各中間金属接点パッドの露出リングに丁度対応するの
で、このウエットエッチング工程の間に取り除かれる金
属の量が僅かである点である。この結果、プロセスのこ
の段階では、大きな金属の残留物は認められない。
のベーク工程の後、フォトレジストパターン31は、現
場マスクとして使用されウエットエッチングにより中間
金属接点パッドの露出部分がエッチングされる。その
後、ウエットエッチング操作条件は以下のように与えら
れる。金層はヨー化カリウム(KI)及びヨー素
(I2)溶液でエッチングされる。銅層は、硝酸(NO
3 H)溶液でエッチングされる。クロム/銅オーバーラ
ップ層は、H2 O、HNO3 、及びCe(SO4 )2 、
2(NH4 )SO4 、2H2 O溶液でエッチングされ
る。クロムは、クロム/銅オーバーラップ層と同じ溶液
でエッチングされる。セリウムを含む硫酸アンモニュウ
ム−ベースのエッチング溶液をクロムのエッチングに使
用することが薦められる。何故ならば、この溶液は、ア
ルミニュウムを侵さないからである。別法として、金層
及び銅層は、王水(HCL+HNO3 )で除去され、銅
層は、HNO3 溶液で除去されてもよい。これらの処理
の結果得られる構造体が、図4(E)に示されている。
本発明方法の他の重要な特徴は、除去されるべき金属が
各中間金属接点パッドの露出リングに丁度対応するの
で、このウエットエッチング工程の間に取り除かれる金
属の量が僅かである点である。この結果、プロセスのこ
の段階では、大きな金属の残留物は認められない。
【0028】フォトレジストパターン31の残りの部分
は、NMP溶液で剥離され、Cr−Cr/Cu−Cr−
Au複合層により形成される最終の金属接点パッド33
が残留する。この金属接点パッド33は、図4(F)に
示されているように、70μmの望ましい直径を備えて
いる。
は、NMP溶液で剥離され、Cr−Cr/Cu−Cr−
Au複合層により形成される最終の金属接点パッド33
が残留する。この金属接点パッド33は、図4(F)に
示されているように、70μmの望ましい直径を備えて
いる。
【0029】接点ターミナルは図4(G)及び図4
(H)に示されるように、標準の処理工程により達成さ
れる。しかしながら、図4(G)に示されるように、錫
−銅層34’は、RF洗浄及び金属層付着(図4(A)
及び図4(B))の初期の工程で用いられたのと同じモ
リブデンマスク27を介して付着されることに気付かれ
るべきである。ろうのリフロー後に、ろうの隆起34’
は、図4(H)に示される接点ターミナル35となるろ
うボール34を形成する。
(H)に示されるように、標準の処理工程により達成さ
れる。しかしながら、図4(G)に示されるように、錫
−銅層34’は、RF洗浄及び金属層付着(図4(A)
及び図4(B))の初期の工程で用いられたのと同じモ
リブデンマスク27を介して付着されることに気付かれ
るべきである。ろうのリフロー後に、ろうの隆起34’
は、図4(H)に示される接点ターミナル35となるろ
うボール34を形成する。
【0030】
【発明の効果】本発明の方法は、上記で引用された変形
例に比較して、FETのしきい値電圧の接点抵抗の除去
に関して、アルゴンRF洗浄の結果、幾つかの大きな利
点がある。更に、除去されるべき金属の量が、金属の大
きく且つ連続表面の代わりに、リング形状の余分の金属
(30μm幅)に限定されるので(約2%が無くなるに
過ぎない)、ウエハの表面に存在する金属残留物は殆ど
なくなり、汚染が殆どなくなる。
例に比較して、FETのしきい値電圧の接点抵抗の除去
に関して、アルゴンRF洗浄の結果、幾つかの大きな利
点がある。更に、除去されるべき金属の量が、金属の大
きく且つ連続表面の代わりに、リング形状の余分の金属
(30μm幅)に限定されるので(約2%が無くなるに
過ぎない)、ウエハの表面に存在する金属残留物は殆ど
なくなり、汚染が殆どなくなる。
【0031】本発明の方法を使用すれば、100x20
0μmのピッチで70μmの接点パッド径のマトリック
スに配置された50x50=2500個の接点パッドの
フットプリント(foot print)を特徴とする
200mm半導体ウエハが製造される。
0μmのピッチで70μmの接点パッド径のマトリック
スに配置された50x50=2500個の接点パッドの
フットプリント(foot print)を特徴とする
200mm半導体ウエハが製造される。
【図1】C4タイプの金属接点ターミナルを特徴とする
従来の多レベル金属半導体チップ構造体の一部破断断面
図である。
従来の多レベル金属半導体チップ構造体の一部破断断面
図である。
【図2】図1の金属接点ターミナルのより詳細な多層化
された接点パッド構造体及びろうボール構造を示す拡大
断面図である。
された接点パッド構造体及びろうボール構造を示す拡大
断面図である。
【図3】(AA)、(BA)、(AB)、(BB)、
(C)、(D)及び(E)は、図2の金属接点ターミナ
ルの形成の二つの既知のプロセス変形例により行われる
従来の製造過程を示す半導体チップ構造の断面図であ
る。
(C)、(D)及び(E)は、図2の金属接点ターミナ
ルの形成の二つの既知のプロセス変形例により行われる
従来の製造過程を示す半導体チップ構造の断面図であ
る。
【図4】(A)乃至(F)は、本発明の方法による新規
な金属接点パッド及び接点ターミナルの形成を示す。
な金属接点パッド及び接点ターミナルの形成を示す。
10 半導体チップ構造体 15 金属ランド 27 モリブデンマスク 28 クロム層 29 銅層 30 金層 31 フォトレジスト層(フォトレジストパターン) 32 クロムマスク 33’ 中間接点パッド 33 最終金属接点パッド 34’ 錫−鉛層(ろう隆起) 34 ろうボール
フロントページの続き (72)発明者 ジョルジュ ロベール フランス国91510、ラ フェルト−アレ、 リュドゥ ラ フェルム−ボーヌ 1
Claims (9)
- 【請求項1】 上に形成された金属ランド(18)と前
記金属ランドの一部を露出する接点開口が設けられたパ
ッシヴェイティング層(19)とを有する絶縁基板(1
7)を備えるタイプの構造体(23)上に定められたサ
イズの金属接点パッド(33)を形成する方法であっ
て、 (a)前記接点開口内に近接して中間金属接点パッド
(33’)を形成するために前記定められたサイズより
大きい孔を有する金属マスク(27)を介して前記構造
体上に金属層(28)を付着する工程と、 (b)前記構造体上にフォトレジスト層(31)を適用
すると共に、一部が過剰に露出する前記中間金属接点パ
ッド(33’)上に前記定められたサイズのパターン
(31)が整合されて残るように前記フォトレジスト層
(31)をパターン化する工程と、 (c)前記パターン(31)を現場マスクとして利用し
て前記中間金属接点パッド(33’)を描写すると共
に、前記定められたサイズを有する最終の金属接点パッ
ド(33)を得るために前記中間金属接点パッド(3
3’)の前記過剰金属を除去する工程と、 (d)残りのフォトレジストパターン(31)を除去す
る工程と、 よりなる金属接点パッド形成方法。 - 【請求項2】 前記(a)工程に先立って、前記金属マ
スク(27)を利用して前記構造体がアルゴンイオン衝
撃によりRF洗浄工程を受ける請求項1記載の金属接点
パッド形成方法。 - 【請求項3】 前記金属層は、Cr(28)−Cr/C
u−Cu(29)−Au(30)複合層よりなる請求項
1又は2記載の金属接点パッド形成方法。 - 【請求項4】 前記パターン化の前記(b)工程は、ポ
ジティブレジスト層を前記構造体へ適用する工程と、 前記レジスト層をベークする工程と、 クロムマスク(32)と前記構造体と整合する工程と、 前記レジスト層を近接プリンタ又はステッパでUV光に
露光する工程と、 前記レジスト層を現像剤で現像する工程と、よりなる請
求項1又は2又は3記載の金属接点パッド形成方法。 - 【請求項5】 前記過剰金属を除去する工程は、 Au層をヨー素及びヨー化カリウム溶液でエッチングす
る工程と、 Cu層及びCr層を硝酸溶液でエッチングする工程と、 Cr/Cuオーバーラップ層をセリウム含有の硫酸アン
モニウム溶液の混合物でエッチングする工程と、を備え
る請求項3又は4記載の金属接点パッド形成方法。 - 【請求項6】 前記Au層又はCu層をエッチングする
工程は、HCl+HNO3 溶液で行なわれる請求項4記
載の金属接点パッド形成方法。 - 【請求項7】 上に形成された金属ランド(18)と前
記金属ランドの一部を露出する接点開口が設けられたパ
ッシヴェイティング層(19)とを有する絶縁基板(1
7)を備えるタイプの構造体(23)上に定められたサ
イズの金属接点ターミナル(35)を形成する方法であ
って、 (a)前記接点開口内に近接して中間金属接点パッド
(33’)を形成するために前記定められたサイズより
大きい孔を有する金属マスク(27)を介して前記構造
体上に金属層(28)を付着する工程と、 (b)前記構造体上にフォトレジスト層(31)を適用
すると共に、一部が過剰に露出する前記中間金属接点パ
ッド(33’)上に前記定められたサイズのパターン
(31)が整合されて残るように前記フォトレジスト層
(31)をパターン化する工程と、 (c)前記パターン(31)を現場マスクとして利用し
て前記中間金属接点パッド(33’)を描写すると共
に、前記定められたサイズを有する最終の金属接点パッ
ド(33)を得るために前記中間金属接点パッド(3
3’)の前記過剰金属を除去する工程と、 (d)残りのフォトレジストパターン(31)を除去す
る工程と、 (e)前記構造体と前記最終の金属接点パッド(33)
を中心とする孔を有する金属マスクとを整合する工程
と、 (f)前記最終の金属接点パッド(33)上にろう隆起
(34’)を形成するために前記金属マスクを覆うよう
に鉛−錫ろう層(34’)を付着する工程と、 (g)ろうボール(34)を形成するために前記ろうを
リフローし、前記接点パッドサイトに前記金属接点ター
ミナル(35)を提供する工程と、よりなる金属接点タ
ーミナル形成方法。 - 【請求項8】 前記(e)工程の前記金属マスクは、前
記(a)工程で用いられた物と同一である請求項7記載
の金属接点ターミナル形成方法。 - 【請求項9】 前記金属層は、複合Cr−Cr/Cu−
Cu−Au層よりなる請求項7又は8記載の金属接点タ
ーミナル形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP90480110A EP0469216B1 (en) | 1990-07-31 | 1990-07-31 | Method of forming metal contact pads and terminals on semiconductor chips |
FR90480110.7 | 1990-07-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05218043A true JPH05218043A (ja) | 1993-08-27 |
JPH0715910B2 JPH0715910B2 (ja) | 1995-02-22 |
Family
ID=8205837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3168871A Expired - Lifetime JPH0715910B2 (ja) | 1990-07-31 | 1991-06-13 | 金属接点パッド形成方法及び金属接点ターミナル形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5137845A (ja) |
EP (1) | EP0469216B1 (ja) |
JP (1) | JPH0715910B2 (ja) |
DE (1) | DE69014871T2 (ja) |
Families Citing this family (131)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4225138A1 (de) * | 1992-07-30 | 1994-02-03 | Daimler Benz Ag | Multichipmodul und Verfahren zu dessen Herstellung |
US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
US5367195A (en) * | 1993-01-08 | 1994-11-22 | International Business Machines Corporation | Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal |
US5366140A (en) * | 1993-09-30 | 1994-11-22 | Minnesota Mining And Manufacturing Company | Patterned array of uniform metal microbeads |
US5384283A (en) * | 1993-12-10 | 1995-01-24 | International Business Machines Corporation | Resist protection of ball limiting metal during etch process |
US5466540A (en) * | 1994-02-14 | 1995-11-14 | Ceridian Corporation | Mark of an electronic component lid |
US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
US5470787A (en) * | 1994-05-02 | 1995-11-28 | Motorola, Inc. | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same |
US5540377A (en) * | 1994-07-15 | 1996-07-30 | Ito; Carl T. | Solder ball placement machine |
US5539153A (en) * | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
JP2792532B2 (ja) * | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
US5605856A (en) * | 1995-03-14 | 1997-02-25 | University Of North Carolina | Method for designing an electronic integrated circuit with optical inputs and outputs |
JPH08321486A (ja) * | 1995-05-24 | 1996-12-03 | Sony Corp | 金属膜のパターン形成方法 |
US5847455A (en) * | 1995-11-07 | 1998-12-08 | Vlsi Technology, Inc. | Molded leadframe ball grid array |
US5710695A (en) * | 1995-11-07 | 1998-01-20 | Vlsi Technology, Inc. | Leadframe ball grid array package |
US5736456A (en) * | 1996-03-07 | 1998-04-07 | Micron Technology, Inc. | Method of forming conductive bumps on die for flip chip applications |
US5851911A (en) * | 1996-03-07 | 1998-12-22 | Micron Technology, Inc. | Mask repattern process |
JP3385604B2 (ja) * | 1996-05-08 | 2003-03-10 | ソニー株式会社 | はんだバンプの形成方法 |
US5903058A (en) * | 1996-07-17 | 1999-05-11 | Micron Technology, Inc. | Conductive bumps on die for flip chip application |
JP3413020B2 (ja) * | 1996-07-17 | 2003-06-03 | 株式会社東芝 | 半導体装置の製造方法 |
US5902686A (en) * | 1996-11-21 | 1999-05-11 | Mcnc | Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures |
TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
US5946590A (en) * | 1996-12-10 | 1999-08-31 | Citizen Watch Co., Ltd. | Method for making bumps |
US6097098A (en) | 1997-02-14 | 2000-08-01 | Micron Technology, Inc. | Die interconnections using intermediate connection elements secured to the die face |
US6609652B2 (en) | 1997-05-27 | 2003-08-26 | Spheretek, Llc | Ball bumping substrates, particuarly wafers |
US6293456B1 (en) | 1997-05-27 | 2001-09-25 | Spheretek, Llc | Methods for forming solder balls on substrates |
US7654432B2 (en) | 1997-05-27 | 2010-02-02 | Wstp, Llc | Forming solder balls on substrates |
US7842599B2 (en) * | 1997-05-27 | 2010-11-30 | Wstp, Llc | Bumping electronic components using transfer substrates |
US7007833B2 (en) | 1997-05-27 | 2006-03-07 | Mackay John | Forming solder balls on substrates |
US7819301B2 (en) * | 1997-05-27 | 2010-10-26 | Wstp, Llc | Bumping electronic components using transfer substrates |
US5988487A (en) * | 1997-05-27 | 1999-11-23 | Fujitsu Limited | Captured-cell solder printing and reflow methods |
US7288471B2 (en) * | 1997-05-27 | 2007-10-30 | Mackay John | Bumping electronic components using transfer substrates |
US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
US5891756A (en) | 1997-06-27 | 1999-04-06 | Delco Electronics Corporation | Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby |
US6120885A (en) * | 1997-07-10 | 2000-09-19 | International Business Machines Corporation | Structure, materials, and methods for socketable ball grid |
US6297559B1 (en) | 1997-07-10 | 2001-10-02 | International Business Machines Corporation | Structure, materials, and applications of ball grid array interconnections |
US6337522B1 (en) * | 1997-07-10 | 2002-01-08 | International Business Machines Corporation | Structure employing electrically conductive adhesives |
US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
TW444236B (en) | 1998-12-17 | 2001-07-01 | Charles Wen Chyang Lin | Bumpless flip chip assembly with strips and via-fill |
SG78324A1 (en) | 1998-12-17 | 2001-02-20 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips-in-via and plating |
TW396462B (en) | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US6232212B1 (en) * | 1999-02-23 | 2001-05-15 | Lucent Technologies | Flip chip bump bonding |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
JP3606769B2 (ja) | 1999-07-13 | 2005-01-05 | 新光電気工業株式会社 | 半導体装置 |
US6861345B2 (en) * | 1999-08-27 | 2005-03-01 | Micron Technology, Inc. | Method of disposing conductive bumps onto a semiconductor device |
US6570251B1 (en) | 1999-09-02 | 2003-05-27 | Micron Technology, Inc. | Under bump metalization pad and solder bump connections |
JP3968554B2 (ja) * | 2000-05-01 | 2007-08-29 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
US6293457B1 (en) * | 2000-06-08 | 2001-09-25 | International Business Machines Corporation | Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization |
US6258705B1 (en) | 2000-08-21 | 2001-07-10 | Siliconeware Precision Industries Co., Ltd. | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6692629B1 (en) | 2000-09-07 | 2004-02-17 | Siliconware Precision Industries Co., Ltd. | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
TW456008B (en) | 2000-09-28 | 2001-09-21 | Siliconware Precision Industries Co Ltd | Flip chip packaging process with no-flow underfill method |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6878642B1 (en) * | 2000-10-06 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company | Method to improve passivation openings by reflow of photoresist to eliminate tape residue |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US8158508B2 (en) * | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US6489229B1 (en) | 2001-09-07 | 2002-12-03 | Motorola, Inc. | Method of forming a semiconductor device having conductive bumps without using gold |
US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
US6853076B2 (en) * | 2001-09-21 | 2005-02-08 | Intel Corporation | Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same |
US6740427B2 (en) | 2001-09-21 | 2004-05-25 | Intel Corporation | Thermo-mechanically robust C4 ball-limiting metallurgy to prevent failure due to die-package interaction and method of making same |
TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US6593224B1 (en) | 2002-03-05 | 2003-07-15 | Bridge Semiconductor Corporation | Method of manufacturing a multilayer interconnect substrate |
JP3693057B2 (ja) * | 2003-07-04 | 2005-09-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
DE10333465B4 (de) * | 2003-07-22 | 2008-07-24 | Infineon Technologies Ag | Elektronisches Bauteil mit Halbleiterchip, Verfahren zur Herstellung desselben sowie Verfahren zur Herstellung eines Halbleiterwafers mit Kontaktflecken |
US7470997B2 (en) * | 2003-07-23 | 2008-12-30 | Megica Corporation | Wirebond pad for semiconductor chip or wafer |
KR100510543B1 (ko) * | 2003-08-21 | 2005-08-26 | 삼성전자주식회사 | 표면 결함이 제거된 범프 형성 방법 |
KR100659527B1 (ko) * | 2003-10-22 | 2006-12-20 | 삼성전자주식회사 | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
US6977213B1 (en) * | 2004-08-27 | 2005-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | IC chip solder bump structure and method of manufacturing same |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
TWI246733B (en) * | 2005-05-04 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Fabrication method of under bump metallurgy structure |
US20070102815A1 (en) * | 2005-11-08 | 2007-05-10 | Kaufmann Matthew V | Bumping process with self-aligned A1-cap and the elimination of 2nd passivation layer |
DE102006001254B4 (de) * | 2005-11-30 | 2015-03-19 | Globalfoundries Inc. | Verfahren zur Herstellung von Lotkugeln mit einer stabilen Oxidschicht durch Steuern der Aufschmelzumgebung |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
US20090051079A1 (en) * | 2007-08-22 | 2009-02-26 | Ronan Jeffrey J | Roofing components having vacuum-formed thermoset materials and related manufacturing methods |
DE102009013921B3 (de) | 2009-03-19 | 2010-09-30 | Forschungsverbund Berlin E.V. | Verfahren zur Herstellung einer Metallisierung für mindestens ein Kontaktpad und Halbleiterwafer mit Metallisierung für mindestens ein Kontaktpad |
US9093385B2 (en) * | 2013-05-28 | 2015-07-28 | Infineon Technologies Ag | Method for processing a semiconductor workpiece with metallization |
US9806046B2 (en) * | 2014-03-13 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device structure and manufacturing method |
CN104465426B (zh) * | 2014-12-25 | 2018-04-27 | 颀中科技(苏州)有限公司 | 凸块的制作方法 |
US9859213B2 (en) * | 2015-12-07 | 2018-01-02 | Dyi-chung Hu | Metal via structure |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4113578A (en) * | 1973-05-31 | 1978-09-12 | Honeywell Inc. | Microcircuit device metallization |
US4293637A (en) * | 1977-05-31 | 1981-10-06 | Matsushita Electric Industrial Co., Ltd. | Method of making metal electrode of semiconductor device |
US4427715A (en) * | 1978-07-03 | 1984-01-24 | National Semiconductor Corporation | Method of forming expanded pad structure |
US4410622A (en) * | 1978-12-29 | 1983-10-18 | International Business Machines Corporation | Forming interconnections for multilevel interconnection metallurgy systems |
JPS5649543A (en) * | 1979-09-28 | 1981-05-06 | Hitachi Ltd | Method for forming solder bump |
US4434434A (en) * | 1981-03-30 | 1984-02-28 | International Business Machines Corporation | Solder mound formation on substrates |
-
1990
- 1990-07-31 EP EP90480110A patent/EP0469216B1/en not_active Expired - Lifetime
- 1990-07-31 DE DE69014871T patent/DE69014871T2/de not_active Expired - Fee Related
-
1991
- 1991-06-13 JP JP3168871A patent/JPH0715910B2/ja not_active Expired - Lifetime
- 1991-07-12 US US07/729,506 patent/US5137845A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5137845A (en) | 1992-08-11 |
DE69014871D1 (de) | 1995-01-19 |
DE69014871T2 (de) | 1995-05-24 |
EP0469216A1 (en) | 1992-02-05 |
JPH0715910B2 (ja) | 1995-02-22 |
EP0469216B1 (en) | 1994-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05218043A (ja) | 金属接点パッド形成方法及び金属接点ターミナル形成方法 | |
US6232212B1 (en) | Flip chip bump bonding | |
US6426281B1 (en) | Method to form bump in bumping technology | |
US5492235A (en) | Process for single mask C4 solder bump fabrication | |
KR100319813B1 (ko) | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 | |
US6989326B2 (en) | Bump manufacturing method | |
US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
US6759319B2 (en) | Residue-free solder bumping process | |
US20090072396A1 (en) | Method of Forming Low Stress Multi-Layer Metallurgical Structures and High Reliable Lead Free Solder Termination Electrodes | |
US6440836B1 (en) | Method for forming solder bumps on flip chips and devices formed | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
US6639314B2 (en) | Solder bump structure and a method of forming the same | |
US6319846B1 (en) | Method for removing solder bodies from a semiconductor wafer | |
JP2009231681A (ja) | 半導体装置およびその製造方法 | |
TWI273639B (en) | Etchant and method for forming bumps | |
US6429046B1 (en) | Flip chip device and method of manufacture | |
US6716739B2 (en) | Bump manufacturing method | |
JP2002217226A (ja) | はんだバンプ形成方法 | |
US20030157438A1 (en) | Bump forming process | |
CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
JPH09191012A (ja) | はんだバンプの形成方法 | |
CN115394738A (zh) | 键合焊点制作方法 | |
TWI223885B (en) | Conductive bump forming process | |
JPH11510321A (ja) | 単一のマスクでc4はんだバンプを形成する方法 |