WO2019107002A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2019107002A1
WO2019107002A1 PCT/JP2018/039008 JP2018039008W WO2019107002A1 WO 2019107002 A1 WO2019107002 A1 WO 2019107002A1 JP 2018039008 W JP2018039008 W JP 2018039008W WO 2019107002 A1 WO2019107002 A1 WO 2019107002A1
Authority
WO
WIPO (PCT)
Prior art keywords
pad
layer
solder
semiconductor device
imaging
Prior art date
Application number
PCT/JP2018/039008
Other languages
English (en)
French (fr)
Inventor
中村卓矢
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to KR1020237028518A priority Critical patent/KR20230128399A/ko
Priority to KR1020207012918A priority patent/KR102572367B1/ko
Priority to US16/765,332 priority patent/US11183472B2/en
Priority to CN201880072281.8A priority patent/CN111316409B/zh
Publication of WO2019107002A1 publication Critical patent/WO2019107002A1/ja
Priority to US17/499,166 priority patent/US11784147B2/en
Priority to US18/469,469 priority patent/US20240006355A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Definitions

  • the present technology relates to a semiconductor device and a method of manufacturing the semiconductor device. More particularly, the present invention relates to a semiconductor device including a pad for solder connection and a method of manufacturing the semiconductor device.
  • a semiconductor device in which a plurality of semiconductor chips are stacked and mounted is used.
  • a semiconductor device in which a second semiconductor chip is mounted on a first semiconductor chip is used.
  • the first semiconductor chip and the second semiconductor chip are electrically connected by tin (Sn) based solder.
  • Micro bumps made of solder are formed on the back surface of the second semiconductor chip.
  • a bump pad in the shape of a recess fitted with the micro bump of the second semiconductor chip is formed on the surface of the first semiconductor chip.
  • the present technology has been made in view of the above-described problems, and aims to improve the solder connection strength even when the pad is miniaturized.
  • the present technology has been made to solve the above-mentioned problems, and the first side surface thereof has a recess on the surface, and a pad for solder connection is disposed in the recess and in the case of the solder connection. And a diffusion layer composed of a metal remaining on the surface of the pad while diffusing into the solder, and a metal disposed adjacent to the diffusion layer and diffused and dissolved in the solder at the time of the solder connection It is a semiconductor device provided with the melt
  • the diffusion corresponds to the infiltration into the solder and the formation of an alloy with the solder.
  • Replacement of the dissolution layer and the solder in the recess of the pad is performed while preventing the contact between the pad and the solder, and introduction of the solder into the recess of the pad is assumed.
  • the first side surface further includes a diffusion prevention layer made of metal disposed between the pad and the diffusion layer to prevent diffusion of the pad into the solder during the solder connection.
  • the diffusion layer may remain on the surface of the diffusion prevention layer during the soldering. This brings about the effect that the diffusion of the pad into the solder at the time of solder connection is prevented.
  • the pad may include a plurality of linear recesses. This brings about the effect
  • the pad may be made of aluminum. This brings about the effect
  • the pad may be made of copper. This brings about the effect
  • the diffusion layer may be made of cobalt.
  • the diffusion layer made of cobalt diffuses into the solder during solder connection and remains on the surface of the pad.
  • the melting layer may be configured to have a flat surface shape that is different from the surface adjacent to the diffusion layer. This brings about the effect
  • the second side surface of the present technology is formed of a recess forming step of forming a recess on the surface of the pad to be soldered connected, and metal remaining on the surface of the pad while diffusing in the solder at the time of the solder connection.
  • This has the effect of producing a semiconductor device in which the dissolution layer in the recess of the pad dissolves in the solder and the diffusion layer remains between the pad and the solder during solder connection. Replacement of the dissolution layer and the solder in the recess of the pad is performed while preventing contact between the pad and the solder, and introduction of the solder into the recess is assumed.
  • the semiconductor device according to the present technology has an excellent effect of improving the connection strength in solder connection.
  • composition of a semiconductor device concerning a 1st embodiment of this art. It is a figure showing an example of composition of a semiconductor device concerning a 1st embodiment of this art. It is a figure showing an example of composition of a pad concerning a 1st embodiment of this art. It is a figure showing an example of composition of a pad concerning a 1st embodiment of this art. It is a figure showing an example of solder connection concerning a 1st embodiment of this art. It is a figure showing an example of a manufacturing method of a pad concerning a 1st embodiment of this art. It is a figure showing an example of a manufacturing method of a pad concerning a 1st embodiment of this art.
  • FIG. 1 is a view showing a configuration example of a semiconductor device according to a first embodiment of the present technology.
  • the figure is a view showing a configuration example of the semiconductor device 10.
  • the semiconductor device 10 is an imaging device having an imaging function of converting light from a subject into an image signal.
  • the semiconductor device according to the first embodiment of the present technology will be described by taking this imaging device as an example.
  • the semiconductor device 10 includes a pixel chip 100 and a signal processing chip 200.
  • the pixel chip 100 is a semiconductor chip in which pixels for generating an image signal according to the irradiated light are arranged in a two-dimensional grid. These pixels are arranged in the pixel array unit 110 of FIG. When light from a subject is condensed on the pixel array unit 110 via the imaging lens, an image signal corresponding to the subject is generated and output for each pixel.
  • the pixel includes a photoelectric conversion unit that generates a charge corresponding to the emitted light, and a pixel circuit that generates an image signal based on the charge generated by the photoelectric conversion unit.
  • the signal processing chip 200 is a semiconductor chip that processes an image signal generated by a pixel of the pixel chip 100.
  • the signal processing chip 200 performs, as signal processing, analog-to-digital conversion that converts, for example, an analog image signal generated by a pixel into a digital image signal. Thereafter, a digital image signal is output for each frame, which is an image signal for one screen. Further, the signal processing chip 200 generates a pixel control signal for controlling generation of an image signal in a pixel based on a control signal input from the outside of the semiconductor device 10, and supplies the pixel control signal to the pixel chip 100.
  • the signal processing chips 200 are disposed one by one along opposing sides of the surface of the pixel chip 100 on which the pixel array unit 110 is disposed. Specifically, the signal processing chip 200 is mounted on the pixel chip 100 by solder connection.
  • the control signal described above is temporarily input to the pixel chip 100 from an image processing device or the like outside the semiconductor device 10, and transmitted to the signal processing chip 200 via a solder connection.
  • a pixel control signal based on the control signal is generated in the signal processing chip 200, transmitted again to the pixel chip 100 through the solder connection, and input to each pixel of the pixel array unit 110.
  • the image signal generated by the pixel of the pixel array unit 110 is transmitted to the signal processing chip 200 through the solder connection.
  • the transmitted image signal is subjected to signal processing in the signal processing chip 200, transmitted again to the pixel chip 100 through the solder connection, and output from the pixel chip 100 to an image processing apparatus outside the semiconductor device 10.
  • FIG. 2 is a view showing a configuration example of the semiconductor device according to the first embodiment of the present technology.
  • the figure is a cross-sectional view schematically showing a configuration example of the semiconductor device 10.
  • the pixel chip 100 in the figure includes a semiconductor substrate 111, insulating layers 121 and 141, wiring layers 122, 142 and 143, pads 131 to 133, a planarization film 151, a color filter 152, and an on-chip lens 153. And a support substrate 113.
  • the semiconductor substrate 111 is a semiconductor substrate on which the photoelectric conversion unit of the pixel of the pixel array unit 110 and the semiconductor portion of the pixel circuit are formed.
  • the photoelectric conversion unit is described as an example.
  • An area 112 in the figure is a semiconductor area formed in the diffusion area of the semiconductor substrate 111, and is an area in which a photodiode operating as a photoelectric conversion portion is formed.
  • the on-chip lens 153 is a lens that condenses light from a subject on the above-described photoelectric conversion unit.
  • the color filter 152 is an optical filter that transmits light of a predetermined wavelength among the light collected by the on-chip lens 153.
  • the planarization film 151 planarizes the surface on which the color filter 152 is formed in order to make the film thickness of the color filter 152 uniform.
  • the pixel chip 100 in the same figure corresponds to a backside illumination type imaging device in which the on-chip lens 153 and the like are disposed on the backside of the semiconductor substrate 111.
  • the image signal is generated in the pixel based on the light irradiated from the back surface of the semiconductor substrate 111, and is transmitted by the wiring layer 122 disposed on the surface of the semiconductor substrate 111.
  • the supporting substrate 113 is disposed on the surface of the semiconductor substrate 111 on which the insulating layer 121 and the wiring layer 122 are formed, and supports the semiconductor substrate 111 when processing the back surface of the semiconductor substrate 111 or forming the color filter 152 and the like. Substrate.
  • the wiring layers 122, 142, and 143 are wirings for transmitting an image signal, a pixel control signal, and the like.
  • the insulating layers 121 and 141 insulate the wiring layer 122 and the like.
  • the wiring layer 122 and the insulating layer 121 are disposed on the front surface side of the semiconductor substrate 111, and the wiring layers 142 and 143 and the insulating layer 141 are disposed on the back surface side of the semiconductor substrate 111.
  • the wiring layer 122 and the like can be multilayer wiring. This figure shows an example in which the wiring layer 122 is formed in three layers.
  • the wiring layers 122 formed in different layers can be connected by via plugs 123.
  • the wiring layers 122 and 142 are connected by via plugs 124.
  • the via plug 124 is a via plug formed through the semiconductor substrate 111 and is referred to as a through silicon via (TSV: Through Silicon Via).
  • TSV Through Silicon Via
  • the wiring layer 122 and the like can be made of, for example, a metal such as Cu.
  • the insulating layers 121 and 141 can be made of, for example, an insulator such as silicon oxide (SiO 2 ).
  • the pads 131 to 133 perform signal transmission to and from circuits outside the pixel chip 100. Specifically, the pads 131 and 132 transmit signals to and from the signal processing chip 200. As shown in the figure, the pads 131 and 132 are soldered by solder bumps 201 and 202 described later. On the other hand, the pads 133 transmit signals between lead frames and the like disposed outside the pixel chip 100. As shown in the figure, in the pad 133, a signal is transmitted through the bonding wire 109.
  • the pads 131 to 133 are soldered or the like through the openings 101 to 103 formed in the insulating layer 141.
  • the pads 131 to 133 can be made of, for example, a metal such as Al. As described later, recesses 134 are formed on the surfaces of the pads 131 and 132, and the base metal (the diffusion layer 136 and the dissolution layer 137) in the solder connection is laminated.
  • the signal processing chip 200 includes a semiconductor substrate 213, pads 231 and 232, an insulating layer 241, and solder bumps 201 and 202. Solder bumps 201 and 202 are formed on the pads 231 and 232, respectively.
  • the solder bumps 201 and 202 are bumps made of solder.
  • the solder bumps 201 and 202 are soldered to the pads 131 and 132 of the pixel chip 100, respectively.
  • Sn-based solder can be used for the solder bumps 201 and 202.
  • a solder in which silver (Ag), bismuth (Bi), Cu, indium (In) or the like is added to Sn corresponds to the Sn-based solder.
  • SnAg-based, SnBi-based, SnCu-based, SnIn-based and SnAgCu-based solders correspond.
  • the solder connection can be performed by arranging the signal processing chip 200 opposite to the pixel chip 100 while aligning the solder bumps 201 and 202 with the pads 131 and 132, and performing reflow soldering.
  • the description of the semiconductor substrate, the wiring layer, and the like in the signal processing chip 200 is omitted.
  • a signal transmission path will be described by taking an image signal as an example.
  • the image signal generated in the pixel array unit 110 is transmitted to the processing circuit of the signal processing chip 200 via the wiring layer 122, the via plug 124, the wiring layer 142, the pad 131, the solder bump 201 and the pad 231. Thereafter, the image signal processed by the processing circuit of the signal processing chip 200 is output to the outside of the pixel chip 100 via the pad 232, the solder bump 202, the pad 132, the wiring layer 143, the pad 133 and the bonding wire 109. .
  • FIG. 3 is a diagram showing a configuration example of a pad according to the first embodiment of the present technology.
  • the figure is a top view showing the configuration of the pad 131.
  • the pad configuration will be described by taking the pad 131 as an example.
  • a in the same figure represents the structure of the surface of the pad 131 in the opening part 101 formed in the insulating layer 141 demonstrated in FIG.
  • the opening 101 in the same figure is formed in an octagonal shape, and solder connection is performed in this opening. For this reason, the shape of the opening 101 corresponds to the shape of the pad 131 related to the solder connection.
  • a recess is formed on the surface of the pad 131.
  • the rectangle described by the broken line in the figure is a rectangle that represents the boundary 135 of the recess of the pad 131.
  • B in the same figure is the figure which expanded and represented the pad 131 of a in the same figure, and is a figure showing the area 301 of a in the same figure.
  • the area outside the boundary 135 represents the recess 134 of the pad 131.
  • the figure represents the example in which the several recessed part comprised by linear shape is arrange
  • FIG. 4 is a diagram showing a configuration example of a pad according to the first embodiment of the present technology.
  • the figure is a cross-sectional view showing the configuration of the pad 131, and is a view showing a cross-section along line A-A 'of b in FIG.
  • a recess 134 is formed on the surface of the pad 131.
  • the diffusion layer 136 and the dissolution layer 137 are sequentially disposed adjacent to the pad 131 including the recess 134. That is, the diffusion layer 136 and the dissolution layer 137 are disposed in the recess 134.
  • the melted solder bump 201 is in contact with the melting layer 137.
  • the width and depth of the recess 134 can be, for example, several hundred nm to several ⁇ m.
  • Both the diffusion layer 136 and the dissolution layer 137 can be made of a metal that diffuses into the solder bumps 201 when soldered to the solder bumps 201.
  • the melting layer 137 diffuses and melts to the solder bumps 201 at the time of solder connection. That is, the melting layer 137 is widely diffused into the solder bumps 201 and almost disappears from the surface of the pads 131 after solder connection.
  • the diffusion layer 136 has a smaller amount of diffusion to the solder bump 201 compared to the melting layer 137, and remains on the surface of the pad 131 even after solder connection.
  • the pad 131 can be made of Al. Since this Al diffuses into the solder constituting the solder bumps 201 and the like at the time of solder connection, the pads 131 are thinned after the solder connection, and the strength at the solder connection is lowered. Therefore, by arranging the diffusion layer 136 remaining on the surface of the pad 131 between the pad 131 and the molten solder in the solder connection even after the solder connection, the contact between the pad 131 and the molten solder is prevented, and the solder bump Diffusion of the pad 131 into the electrode 201 can be prevented. Further, since the diffusion layer 136 diffuses in a small amount to the solder bumps 201 to form an alloy, the adhesion strength with the solder bumps 201 or the like can be improved.
  • the melting layer 137 diffuses and disappears while forming an alloy with the solder during solder connection as described above. For this reason, the area
  • the solder constituting the solder bump 201 is placed in the recess 134 formed on the surface of the pad 131. That is, the solder constituting the solder bumps 201 and the like is introduced into the concave portion 134 by the melting layer 137. Since the bonding area between the solder bump 201 etc. and the pad 131 is increased, the strength of the solder connection can be improved. Further, since the concave portion 134 is present in the solder connection portion, the strength against the stress in the horizontal direction can also be improved.
  • the strength in soldering can be improved. This is because the molten solder and the molten layer 137 are uniformly in contact with each other, and generation of a void at the interface between the molten solder bumps 201 and 202 and the molten layer 137 can be prevented.
  • the dissolution layer 137 for example, Cu or nickel (Ni) can be used.
  • Ni nickel
  • Co gold (Au) and platinum (Pt) can be used.
  • Au gold
  • Pt platinum
  • Co is less diffused to Sn-based solder, and when it is applied to the diffusion layer 136, the film thickness of the diffusion layer 136 can be reduced. For this reason, it becomes possible to form by a wafer process.
  • Cu as the dissolution layer 137, it is possible to form the dissolution layer 137 also by a wafer process.
  • Ni can also be applied to the diffusion layer 136. At this time, Cu is employed as the dissolution layer 137.
  • FIG. 5 is a figure showing an example of solder connection concerning a 1st embodiment of this art.
  • a in the same figure is a figure explaining the mode of solder connection.
  • the solder bumps 201 are aligned and in contact with the surface of the pads 131 as indicated by the white arrows a in the same figure, and reflow soldering is performed.
  • B in the same figure is a figure showing the appearance of the joint part in the initial stage of soldering, and is a figure showing the state where the solder bump 201 melted by reflow soldering was in contact with the dissolution layer 137.
  • the melted solder bump 201 and the melting layer 137 are in contact with each other to diffuse the melting layer 137 into the solder bump 201, and an alloy layer 203 is formed at the interface between the solder bump 201 and the melting layer 137.
  • the alloy layer 203 grows as the melting layer 137 diffuses.
  • the dissolution layer 137 gradually disappears.
  • the diffusion layer 136 disposed in the recess 134 replaces the solder or alloy layer 203.
  • C in the same figure is a figure showing the mode of the joined part after solder connection, and is a figure showing the state where the alloy layer 203 was introduced in the recessed part 134.
  • a metal layer 236 is disposed as a base metal.
  • a solder layer is formed on the metal layer 236, and the solder layer is melted by a reflow furnace or the like and then cooled to form a hemispherical solder bump 201.
  • Ni can be used for the metal layer 236, Ni has the property that the amount of diffusion into solder is larger than that of Co described above. Therefore, by increasing the film thickness of the metal layer 236 of Ni, it can be left on the surface of the pad 231 after solder connection.
  • unevenness due to the metal layer 236 is generated on the surface of the signal processing chip 200, there is a problem that it can not be applied to a semiconductor device having a process of forming the color filter 152 etc. like the pixel chip 100.
  • FIGS. 6 and 7 are diagrams showing an example of a method of manufacturing a pad according to the first embodiment of the present technology.
  • the manufacturing process of the pad 131 will be described with reference to FIGS.
  • a resist 311 is formed on the surface of the insulating layer 141 in the semiconductor substrate 111 in which the insulating layer 121, the wiring layer 122, and the support substrate 113 are disposed on the front surface, and the insulating layer 141, the wiring layer 142, and the pad 131 are disposed on the back surface.
  • the resist 311 is formed in the shape of the opening 101 by photolithography (a in FIG. 6). Next, dry etching is performed on the insulating layer 141, and the resist 311 is removed after the etching.
  • the opening 101 is formed in the insulating layer 141 (b in FIG. 6).
  • a resist 312 having the shape of the recess 134 is formed (c in FIG. 6).
  • dry etching of the pad 131 and removal of the resist 312 are sequentially performed.
  • the recess 134 is formed on the surface of the pad 131 (d in FIG. 6). The said process corresponds to the recessed part formation process as described in a claim.
  • a metal film 313 forming the diffusion layer 136 is formed (e in FIG. 7).
  • the film formation of the metal film 313 can be performed by sputtering.
  • the said process corresponds to the diffused layer formation process as described in a claim.
  • the metal film 314 constituting the dissolution layer 137 is formed (f in FIG. 7).
  • the metal film 314 can be formed by forming a seed layer by sputtering and performing electrolytic plating.
  • the said process corresponds to the solution layer formation process as described in a claim.
  • chemical mechanical polishing (CMP) is performed to planarize the surface of the dissolution layer 137 and remove the diffusion layer 136 and the dissolution layer 137 disposed in the region other than the opening 101 (see FIG. G) in 7.
  • CMP chemical mechanical polishing
  • FIG. 8 is a diagram showing another example of the method of manufacturing the pad according to the first embodiment of the present technology.
  • the semiconductor substrate 111 in the same figure differs from the above-described semiconductor substrate 111 in that the wiring layer 142 is formed in the same shape as the recess 134.
  • the opening 101 is formed in the insulating layer 141 (a in FIG. 8), and a resist 312 is formed (b in FIG. 8).
  • dry etching is performed in the same manner as d in FIG. 6 (c in FIG. 8).
  • the wiring layer 142 is used as a stopper layer in dry etching. Thereby, setting of dry etching conditions can be simplified.
  • the solder connection strength is achieved by forming the recess 134 in the pad 131 and arranging the diffusion layer 136 and the dissolving layer 137 in the recess 134. Can be improved.
  • Second embodiment> The semiconductor device 10 according to the first embodiment described above uses the pad 131 made of Al. In contrast, the semiconductor device 10 according to the second embodiment of the present technology differs from the first embodiment in that the pad 131 made of Cu is used.
  • FIG. 9 is a diagram illustrating a configuration example of a pad according to a second embodiment of the present technology.
  • the figure is a cross-sectional view showing the configuration of the pad 131.
  • the pad 131 of this figure differs from the pad 131 described in FIG. 4 in the following points.
  • the pad 131 in the same figure is made of Cu similarly to the wiring layer 142.
  • the wiring layer 142 in the same figure is formed in the same shape as the concave portion 134 of the pad 131, specifically, in a mesh shape.
  • FIG. 10 to 12 are diagrams showing an example of a method of manufacturing a pad according to the second embodiment of the present technology.
  • 10 to 12 are views showing manufacturing steps of the wiring layer 142 and the pad 131.
  • the wiring layer 142 is formed inside the insulating layer 141. This can be performed, for example, by depositing and patterning a metal film (Cu) as a material of the wiring layer 142 on the insulating layer 141 by plating and further laminating the insulating layer 141 (FIG. 10). A) in.
  • a resist 316 is formed over the insulating layer 141. The resist 316 is formed in the shape of a pattern opposite to that of the recess 134 (b in FIG.
  • the insulating layer 141 is etched by dry etching (c in FIG. 10).
  • a metal film 317 made of Cu is formed by plating (d in FIG. 10).
  • the surface is ground by CMP to form a pad 131 (e in FIG. 11).
  • the insulating layer 141 is formed (f in FIG. 11), and a resist 318 having the same shape as the opening 101 is formed (g in FIG. 11).
  • dry etching is performed to form a recess 134 in the pad 131 (h in FIG. 12).
  • the diffusion layer 136 and the dissolution layer 137 are sequentially formed by sputtering (i in FIG. 12).
  • CMP grinding is performed to planarize the surface of the dissolution layer 137 and to remove the diffusion layer 136 and the dissolution layer 137 disposed in the region other than the opening 101 (j in FIG. 12).
  • the pad 131 made of Cu can be manufactured.
  • the pad 131 can be formed by the same plating method as the wiring layer 142.
  • the configuration of the semiconductor device 10 other than this is the same as the configuration of the semiconductor device 10 described in the first embodiment of the present technology, and thus the description thereof is omitted.
  • the pad 131 is made of Cu and formed by the same manufacturing method as the wiring layer 142.
  • the pad 131 and the wiring layer 142 can be formed by a common manufacturing method, and the manufacturing process can be simplified.
  • the semiconductor device 10 according to the first embodiment described above uses two metal layers (the diffusion layer 136 and the dissolution layer 137) as a base metal in solder connection.
  • the semiconductor device 10 according to the third embodiment of the present technology differs from the first embodiment in that the semiconductor device 10 further includes the third metal layer.
  • FIG. 13 is a diagram illustrating an exemplary configuration of a pad according to a third embodiment of the present technology.
  • the figure is a cross-sectional view showing a configuration example of the pad 131.
  • the pad 131 in the same figure differs from the pad 131 described in FIG. 4 in that the diffusion preventing layer 138 is disposed on the surface of the recess 134.
  • the diffusion prevention layer 138 is disposed between the pad 131 and the diffusion layer 136 to prevent the diffusion of the pad 131 to the solder bumps 201 and 202.
  • the diffusion preventing layer 138 is made of a metal which does not cause diffusion with the molten solder bump 201 or the like at the time of solder connection. For this reason, at the time of solder connection, the contact between the solder and the alloy of the solder and the metal constituting the diffusion layer 136 and the pad 131 can be prevented, and the pad 131 can be protected from molten solder or the like. Further, by arranging the diffusion prevention layer 138 between the pad 131 and the diffusion layer 136, the adhesion strength between the pad 131 and the base metal can be improved. For example, titanium (Ti), titanium nitride (TiN), tantalum (Ta) and tantalum nitride (TaN) can be used for the diffusion prevention layer 138.
  • Ti and TiN are sequentially laminated on the surface of the pad 131 to form the diffusion prevention layer 138.
  • Ti has a relatively high adhesion strength to Al or the like constituting the pad 131.
  • Ti has a tendency to form an oxide film on the surface, so the adhesion strength with the diffusion layer 136 is relatively low.
  • TiN since TiN is chemically stable, the Ti layer and the TiN layer are continuously formed by sputtering, so that the pad 131 and the diffusion preventing layer 138 and the diffusion preventing layer 138 and the diffusion layer 136 are formed. The adhesion strength between them can be improved.
  • Ta and TaN can be similarly laminated sequentially on the surface of the pad 131 to form Ta + TaN.
  • the configuration of the semiconductor device 10 other than this is the same as the configuration of the semiconductor device 10 described in the first embodiment of the present technology, and thus the description thereof is omitted.
  • the diffusion prevention layer 138 is disposed between the pad 131 and the diffusion layer 136 to protect the pad 131 while protecting the pad 131 and the underlayer.
  • the adhesion strength with metal can be improved.
  • the mesh-like recessed portion 134 is formed in the pad 131, but the recessed portion 134 having another shape can also be formed.
  • FIG. 14 is a diagram showing an example of the configuration of a pad according to a modification of the embodiment of the present technology.
  • a and b are top views showing a configuration example of the pad 131
  • c and d in the same figure are cross sections showing a configuration example of the pad 131.
  • the pad 131a shown in the same figure has a circular recess 134. Further, the recess 134 is formed in a concentric shape. Further, a pad 131 b in the same figure represents an example of the concave portion 134 formed in an octagon having the same shape as the opening portion 101. Thus, the manufacture of the pad 131 can be simplified by simplifying the shape of the recess 134.
  • the c and d pads 131 in the figure are configured to be tapered in cross section.
  • the pad 131 c in the figure is formed in the shape of a forward taper in cross section. Therefore, the pad 131 can be easily formed.
  • the pad 131 d in the same figure is formed in the shape of an inverse taper in cross section. Peeling of the solder bumps 201 and 202 after solder connection can be suppressed, and the strength can be improved.
  • imaging device The present technology can be applied to various semiconductor devices.
  • the present invention can be applied to the above-described imaging device. A detailed configuration of an imaging device to which the present technology is applied will be described.
  • FIG. 15 is a cross-sectional view showing a configuration example of an imaging device to which the present technology can be applied.
  • the figure is a diagram showing a detailed configuration example of the pixel array unit 110 of the imaging device (semiconductor device 10) described in FIG. 1b.
  • a PD (photodiode) 20019 receives incident light 20001 incident from the back surface (upper surface in the drawing) side of the semiconductor substrate 20018.
  • a planarization film 20013, a CF (color filter) 20012, and a microlens 20011 are provided above the PD 20019, and the light receiving surface 20017 receives incident light 20001 sequentially incident through the respective parts to perform photoelectric conversion. It will be.
  • the n-type semiconductor region 20000 is formed as a charge storage region for storing charges (electrons).
  • the n-type semiconductor region 20020 is provided inside the p-type semiconductor regions 20016 and 20041 of the semiconductor substrate 20018.
  • a p-type semiconductor region 20041 having a higher impurity concentration than the back surface (upper surface) side is provided.
  • the PD 20019 has a hole-accumulation diode (HAD) structure, and a p-type semiconductor is formed to suppress generation of dark current at each interface between the upper surface side and the lower surface side of the n-type semiconductor region 20020. Regions 20016 and 20041 are formed.
  • HAD hole-accumulation diode
  • a pixel separation portion 20030 that electrically separates the plurality of pixels 20010 is provided, and in the region divided by the pixel separation portion 20030, a PD 20019 is provided.
  • the pixel separation unit 20030 is formed in a lattice shape so as to be interposed between a plurality of pixels 20010, for example. It is formed in the area divided by.
  • each PD 20019 the anode is grounded, and in the solid-state imaging device, the signal charge (for example, electrons) stored in the PD 20019 is read out via a transfer Tr (MOS FET) or the like (not shown) and is used as an electrical signal It is output to VSL (vertical signal line) not shown.
  • MOS FET MOS FET
  • the wiring layer 20050 is provided on the surface (lower surface) of the semiconductor substrate 20018 opposite to the back surface (upper surface) provided with the light shielding film 20014, the CF 20012, the microlens 20011, and the like.
  • the wiring layer 20050 includes a wiring 20051 and an insulating layer 20052, and in the insulating layer 20052, the wiring 20051 is formed to be electrically connected to each element.
  • the wiring layer 20050 is a layer of a so-called multilayer wiring, and is formed by alternately laminating an interlayer insulating film forming the insulating layer 20052 and the wiring 20051 a plurality of times.
  • a wiring for reading a charge from the PD 20019 such as a transfer Tr or a wiring for Tr such as VSL is stacked via the insulating layer 20052.
  • a supporting substrate 20061 is provided on the surface of the wiring layer 20050 opposite to the side on which the PD 20019 is provided.
  • a substrate made of a silicon semiconductor with a thickness of several hundred ⁇ m is provided as the supporting substrate 20061.
  • the light shielding film 20014 is provided on the side of the back surface (upper surface in the drawing) of the semiconductor substrate 20018.
  • the light shielding film 20014 is configured to shield a part of the incident light 20001 directed from the upper side of the semiconductor substrate 20018 to the back surface of the semiconductor substrate 20018.
  • the light shielding film 20014 is provided above the pixel separating portion 20030 provided inside the semiconductor substrate 20018.
  • the light shielding film 20014 is provided so as to protrude in a convex shape on the back surface (upper surface) of the semiconductor substrate 20018 via the insulating film 20015 such as a silicon oxide film.
  • the light shielding film 20014 is not provided but opened so that the incident light 20001 is incident on the PD 20019 above the PD 20019 provided inside the semiconductor substrate 20018.
  • the planar shape of the light shielding film 20014 is lattice-like, and an opening through which incident light 20001 passes to the light receiving surface 20017 is formed.
  • the light shielding film 20014 is formed of a light shielding material that shields light.
  • the light shielding film 20014 is formed by sequentially stacking a titanium (Ti) film and a tungsten (W) film.
  • the light shielding film 20014 can be formed, for example, by sequentially laminating a titanium nitride (TiN) film and a tungsten (W) film.
  • the light shielding film 20014 is covered with a planarization film 20013.
  • the planarization film 20013 is formed using an insulating material which transmits light.
  • the pixel separating unit 20030 includes a groove 20031, a fixed charge film 20032, and an insulating film 20033.
  • the fixed charge film 20032 is formed on the side of the back surface (upper surface) of the semiconductor substrate 20018 so as to cover the groove portion 20031 partitioning the plurality of pixels 20010.
  • fixed charge film 20032 is provided to cover the inner surface of groove portion 20031 formed on the back surface (upper surface) side in semiconductor substrate 20018 with a constant thickness.
  • an insulating film 20033 is provided (filled) so as to fill the inside of the groove portion 20031 covered with the fixed charge film 20032.
  • the fixed charge film 20032 uses a high dielectric material having a negative fixed charge so that a positive charge (hole) storage region is formed at the interface with the semiconductor substrate 20018 and generation of dark current is suppressed. It is formed. Since the fixed charge film 20032 is formed to have negative fixed charge, an electric field is applied to the interface with the semiconductor substrate 20018 by the negative fixed charge, and a positive charge (hole) storage region is formed.
  • the fixed charge film 20032 can be formed of, for example, a hafnium oxide film (HfO 2 film).
  • the fixed charge film 20032 can be formed to include at least one of other oxides such as hafnium, zirconium, aluminum, tantalum, titanium, magnesium, yttrium, and lanthanoid elements.
  • the present technology can be applied to the imaging device as described above.
  • the technology according to the present disclosure (the present technology) can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 16 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology (the present technology) according to the present disclosure can be applied.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical instruments 11110 such as an insufflation tube 11111 and an energy treatment instrument 11112, and a support arm device 11120 for supporting the endoscope 11100.
  • a cart 11200 on which various devices for endoscopic surgery are mounted.
  • the endoscope 11100 includes a lens barrel 11101 whose region of a predetermined length from the tip is inserted into a body cavity of a patient 11132, and a camera head 11102 connected to a proximal end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid endoscope having a rigid barrel 11101 is illustrated, but even if the endoscope 11100 is configured as a so-called flexible mirror having a flexible barrel Good.
  • the endoscope 11100 may be a straight endoscope, or may be a oblique endoscope or a side endoscope.
  • An optical system and an imaging device are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is condensed on the imaging device by the optical system.
  • the observation light is photoelectrically converted by the imaging element to generate an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted as RAW data to a camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU 11201 is configured by a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and centrally controls the operations of the endoscope 11100 and the display device 11202. Furthermore, the CCU 11201 receives an image signal from the camera head 11102 and performs various image processing for displaying an image based on the image signal, such as development processing (demosaicing processing), on the image signal.
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on an image signal subjected to image processing by the CCU 11201 under control of the CCU 11201.
  • the light source device 11203 includes, for example, a light source such as a light emitting diode (LED), and supplies the endoscope 11100 with irradiation light at the time of imaging a surgical site or the like.
  • a light source such as a light emitting diode (LED)
  • LED light emitting diode
  • the input device 11204 is an input interface to the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging condition (type of irradiated light, magnification, focal length, and the like) by the endoscope 11100, and the like.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for ablation of tissue, incision, sealing of a blood vessel, and the like.
  • the insufflation apparatus 11206 is a gas within the body cavity via the insufflation tube 11111 in order to expand the body cavity of the patient 11132 for the purpose of securing a visual field by the endoscope 11100 and securing a working space of the operator.
  • Send The recorder 11207 is a device capable of recording various types of information regarding surgery.
  • the printer 11208 is an apparatus capable of printing various types of information regarding surgery in various types such as text, images, and graphs.
  • the light source device 11203 that supplies the irradiation light when imaging the surgical site to the endoscope 11100 can be configured of, for example, an LED, a laser light source, or a white light source configured by a combination of these.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high precision. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in time division, and the drive of the image pickup element of the camera head 11102 is controlled in synchronization with the irradiation timing to cope with each of RGB. It is also possible to capture a shot image in time division. According to the method, a color image can be obtained without providing a color filter in the imaging device.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the light to be output every predetermined time.
  • the drive of the imaging device of the camera head 11102 is controlled in synchronization with the timing of the change of the light intensity to acquire images in time division, and by combining the images, high dynamic without so-called blackout and whiteout is obtained. An image of the range can be generated.
  • the light source device 11203 may be configured to be able to supply light of a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, the mucous membrane surface layer is irradiated by irradiating narrow band light as compared with irradiation light (that is, white light) at the time of normal observation using the wavelength dependency of light absorption in body tissue.
  • the so-called narrow band imaging is performed to image a predetermined tissue such as a blood vessel with high contrast.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiation with excitation light.
  • body tissue is irradiated with excitation light and fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into body tissue and the body tissue is Excitation light corresponding to the fluorescence wavelength of the reagent can be irradiated to obtain a fluorescence image or the like.
  • the light source device 11203 can be configured to be able to supply narrow band light and / or excitation light corresponding to such special light observation.
  • FIG. 17 is a block diagram showing an example of the functional configuration of the camera head 11102 and the CCU 11201 shown in FIG.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a drive unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • the CCU 11201 includes a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and the CCU 11201 are communicably connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and is incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging unit 11402 includes an imaging element.
  • the imaging device constituting the imaging unit 11402 may be one (a so-called single-plate type) or a plurality (a so-called multi-plate type).
  • an image signal corresponding to each of RGB may be generated by each imaging element, and a color image may be obtained by combining them.
  • the imaging unit 11402 may be configured to have a pair of imaging elements for acquiring image signals for right eye and left eye corresponding to 3D (dimensional) display. By performing 3D display, the operator 11131 can more accurately grasp the depth of the living tissue in the operation site.
  • a plurality of lens units 11401 may be provided corresponding to each imaging element.
  • the imaging unit 11402 may not necessarily be provided in the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the driving unit 11403 is configured by an actuator, and moves the zoom lens and the focusing lens of the lens unit 11401 by a predetermined distance along the optical axis under the control of the camera head control unit 11405. Thereby, the magnification and the focus of the captured image by the imaging unit 11402 can be appropriately adjusted.
  • the communication unit 11404 is configured of a communication device for transmitting and receiving various types of information to and from the CCU 11201.
  • the communication unit 11404 transmits the image signal obtained from the imaging unit 11402 to the CCU 11201 as RAW data via the transmission cable 11400.
  • the communication unit 11404 also receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information indicating that the frame rate of the captured image is designated, information indicating that the exposure value at the time of imaging is designated, and / or information indicating that the magnification and focus of the captured image are designated, etc. Contains information about the condition.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus described above may be appropriately designated by the user, or may be automatically set by the control unit 11413 of the CCU 11201 based on the acquired image signal. Good. In the latter case, the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are incorporated in the endoscope 11100.
  • AE Auto Exposure
  • AF Auto Focus
  • AWB Automatic White Balance
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is configured by a communication device for transmitting and receiving various types of information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling driving of the camera head 11102 to the camera head 11102.
  • the image signal and the control signal can be transmitted by telecommunication or optical communication.
  • An image processing unit 11412 performs various types of image processing on an image signal that is RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various types of control regarding imaging of a surgical site and the like by the endoscope 11100 and display of a captured image obtained by imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display a captured image in which a surgical site or the like is captured, based on the image signal subjected to the image processing by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 11413 detects a shape, a color, and the like of an edge of an object included in a captured image, thereby enabling a surgical tool such as forceps, a specific biological site, bleeding, mist when using the energy treatment tool 11112, and the like. It can be recognized.
  • control unit 11413 may superimpose various surgical support information on the image of the surgery section using the recognition result.
  • the operation support information is superimposed and presented to the operator 11131, whereby the burden on the operator 11131 can be reduced and the operator 11131 can reliably proceed with the operation.
  • a transmission cable 11400 connecting the camera head 11102 and the CCU 11201 is an electric signal cable corresponding to communication of an electric signal, an optical fiber corresponding to optical communication, or a composite cable of these.
  • communication is performed by wire communication using the transmission cable 11400, but communication between the camera head 11102 and the CCU 11201 may be performed wirelessly.
  • the technology according to the present disclosure may be applied to the imaging unit 11402 of the camera head 11102 among the configurations described above.
  • the semiconductor device 10 in FIG. 1 can be applied to the imaging unit 10402.
  • the connection strength in the solder connection can be improved, so that it is possible to configure an endoscopic surgery system having high reliability.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on any type of mobile object such as a car, an electric car, a hybrid electric car, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, a robot May be
  • FIG. 18 is a block diagram showing a schematic configuration example of a vehicle control system which is an example of a moving object control system to which the technology according to the present disclosure can be applied.
  • Vehicle control system 12000 includes a plurality of electronic control units connected via communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an external information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are illustrated as a functional configuration of the integrated control unit 12050.
  • the driveline control unit 12010 controls the operation of devices related to the driveline of the vehicle according to various programs.
  • the drive system control unit 12010 includes a drive force generation device for generating a drive force of a vehicle such as an internal combustion engine or a drive motor, a drive force transmission mechanism for transmitting the drive force to the wheels, and a steering angle of the vehicle. It functions as a control mechanism such as a steering mechanism that adjusts and a braking device that generates a braking force of the vehicle.
  • Body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device of various lamps such as a headlamp, a back lamp, a brake lamp, a blinker or a fog lamp.
  • the body system control unit 12020 may receive radio waves or signals of various switches transmitted from a portable device substituting a key.
  • Body system control unit 12020 receives the input of these radio waves or signals, and controls a door lock device, a power window device, a lamp and the like of the vehicle.
  • Outside vehicle information detection unit 12030 detects information outside the vehicle equipped with vehicle control system 12000.
  • an imaging unit 12031 is connected to the external information detection unit 12030.
  • the out-of-vehicle information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle, and receives the captured image.
  • the external information detection unit 12030 may perform object detection processing or distance detection processing of a person, a vehicle, an obstacle, a sign, characters on a road surface, or the like based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared light.
  • In-vehicle information detection unit 12040 detects in-vehicle information.
  • a driver state detection unit 12041 that detects a state of a driver is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera for imaging the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver does not go to sleep.
  • the microcomputer 12051 calculates a control target value of the driving force generation device, the steering mechanism or the braking device based on the information inside and outside the vehicle acquired by the outside information detecting unit 12030 or the in-vehicle information detecting unit 12040, and a drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 controls the driving force generating device, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the outside information detecting unit 12030 or the in-vehicle information detecting unit 12040 so that the driver can Coordinated control can be performed for the purpose of automatic driving that travels autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the external information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and image to an output device capable of visually or aurally notifying information to a passenger or the outside of a vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as the output device.
  • the display unit 12062 may include, for example, at least one of an on-board display and a head-up display.
  • FIG. 19 is a diagram illustrating an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 includes imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, on the front nose of the vehicle 12100, a side mirror, a rear bumper, a back door, an upper portion of a windshield of a vehicle interior, and the like.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle cabin mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 included in the side mirror mainly acquire an image of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100. Images in the front acquired by the imaging units 12101 and 12105 are mainly used to detect a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 19 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors
  • the imaging range 12114 indicates The imaging range of the imaging part 12104 provided in the rear bumper or the back door is shown. For example, by overlaying the image data captured by the imaging units 12101 to 12104, a bird's eye view of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging devices, or an imaging device having pixels for phase difference detection.
  • the microcomputer 12051 measures the distance to each three-dimensional object in the imaging ranges 12111 to 12114, and the temporal change of this distance (relative velocity with respect to the vehicle 12100). In particular, it is possible to extract a three-dimensional object traveling at a predetermined speed (for example, 0 km / h or more) in substantially the same direction as the vehicle 12100 as a leading vehicle, in particular by finding the it can. Further, the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. As described above, it is possible to perform coordinated control for the purpose of automatic driving or the like that travels autonomously without depending on the driver's operation.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • the microcomputer 12051 converts three-dimensional object data relating to three-dimensional objects into two-dimensional vehicles such as two-wheeled vehicles, ordinary vehicles, large vehicles, It can be classified, extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 identifies obstacles around the vehicle 12100 into obstacles visible to the driver of the vehicle 12100 and obstacles difficult to see.
  • the microcomputer 12051 determines the collision risk indicating the degree of risk of collision with each obstacle, and when the collision risk is a setting value or more and there is a possibility of a collision, through the audio speaker 12061 or the display unit 12062 By outputting an alarm to the driver or performing forcible deceleration or avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared light.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the images captured by the imaging units 12101 to 12104.
  • pedestrian recognition is, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as an infrared camera, and pattern matching processing on a series of feature points indicating the outline of an object to determine whether it is a pedestrian or not
  • the procedure is to determine
  • the audio image output unit 12052 generates a square outline for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to display a superimposed image. Further, the audio image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the example of the vehicle control system to which the technology according to the present disclosure can be applied has been described above.
  • the technology according to the present disclosure may be applied to the imaging unit 12031 and the like among the configurations described above.
  • the semiconductor device 10 in FIG. 1 can be applied to the imaging units 12031 and 12101 to 12105.
  • the connection strength in the solder connection can be improved, so it is possible to configure a vehicle control system having high reliability.
  • the present technology can also be configured as follows.
  • a pad provided with a recess on the surface to make a solder connection, A diffusion layer which is disposed in the recess and made of metal remaining on the surface of the pad while being diffused in the solder during the solder connection;
  • a semiconductor device comprising: a dissolution layer disposed adjacent to the diffusion layer and made of a metal which is diffused and dissolved in the solder at the time of the solder connection.
  • It further comprises a diffusion preventing layer which is disposed between the pad and the diffusion layer to prevent diffusion of the pad into the solder at the time of the solder connection, The semiconductor device according to (1), wherein the diffusion layer remains on the surface of the diffusion prevention layer during the soldering.
  • a recess forming step of forming a recess on the surface of the pad to be soldered Forming a diffusion layer made of a metal remaining on the surface of the pad while diffusing in the solder at the time of the solder connection, in the formed recess, Forming a dissolution layer formed of a metal which is diffused and dissolved in the solder at the time of the solder connection, and forming a dissolution layer adjacent to the formed diffusion layer.
  • DESCRIPTION OF SYMBOLS 10 semiconductor device 100 pixel chip 101 opening part 110 pixel array part 111, 213 semiconductor substrate 121, 141 insulating layer 122, 142, 143 wiring layer 131-133, 231 pad 134 recessed part 136 diffusion layer 137 melting layer 138 diffusion prevention layer 200 signal Processing chip 201, 202 Solder bump 10402, 12031, 12101 to 12105 Imaging unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

パッドが小型化した場合においても半田接続強度を向上させる。 半導体装置は、パッドと拡散層と溶解層とを具備する。その半導体装置が具備するパッドは、表面に凹部を備え、半田接続を行う。その半導体装置が具備する拡散層は、その凹部に配置されてその半田接続の際に半田内に拡散しながらそのパッドの表面に残留する金属により構成される。その半導体装置が具備する溶解層は、その拡散層に隣接して配置されてその半田接続の際にその半田内に拡散して溶解する金属により構成される。

Description

半導体装置および半導体装置の製造方法
　本技術は、半導体装置および半導体装置の製造方法に関する。詳しくは、半田接続を行うパッドを備える半導体装置および半導体装置の製造方法に関する。
　従来、複数の半導体チップが積層されて実装された半導体装置が使用されている。例えば、第１の半導体チップの上に第２の半導体チップが実装された半導体装置が使用されている。この半導体装置において、第１の半導体チップと第２の半導体チップとの間は錫（Ｓｎ）系の半田により電気的に接続される。第２の半導体チップの裏面には半田によるマイクロバンプが形成されている。一方、第１の半導体チップの表面には、第２の半導体チップのマイクロバンプと嵌合する凹部形状のバンプパッドが形成される。バンプパッドの底部には、アルミニウム（Ａｌ）のパッドの上に第１金属層（バリアメタル）、コバルト（Ｃｏ）による第２金属層および銅（Ｃｕ）による第３金属層が順に積層された金属が配置される。マイクロバンプおよびバンプパッドが対向する位置に第１および第２の半導体チップを位置合わせしてリフロー半田付けを行うことにより、マイクロバンプとバンプパッドに配置された金属とが接合する。これにより、第１の半導体チップの上に第２の半導体チップが実装される（例えば、特許文献１参照。）。
特開２０１７－０７９２８１号公報
　上述の従来技術では、実装後の半田接続部の強度が低いという問題がある。近年における半導体チップの小型化や信号線の増加に伴う接続部の増加等に応じて、半導体チップ上に形成されるパッドは小型化されている。このようにパッドが小型化した場合には、半田接続部が縮小されるため、上述の従来技術では半田接続部の強度が低下するという問題がある。
　本技術は、上述した問題点に鑑みてなされたものであり、パッドが小型化した場合においても半田接続強度を向上させることを目的としている。
　本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、表面に凹部を備え、半田接続を行うパッドと、上記凹部に配置されて上記半田接続の際に半田内に拡散しながら上記パッドの表面に残留する金属により構成される拡散層と、上記拡散層に隣接して配置されて上記半田接続の際に上記半田内に拡散して溶解する金属により構成される溶解層とを具備する半導体装置である。これにより、半田接続の際にパッドの凹部における溶解層が半田内に溶解した後においてもパッドおよび半田の間に拡散層が残留するという作用をもたらす。ここで、拡散には、半田内への侵出および半田との間の合金の形成が該当する。パッドと半田との接触を防止しながらパッドの凹部における溶解層と半田との置換えが行われ、パッドの凹部への半田の導入が想定される。
　また、この第１の側面において、上記パッドおよび上記拡散層の間に配置されて上記半田接続の際に上記パッドの上記半田内への拡散を防止する金属により構成される拡散防止層をさらに具備し、上記拡散層は、上記半田付けの際に上記拡散防止層の表面に残留してもよい。これにより、半田接続の際の半田内へのパッドの拡散が防止されるという作用をもたらす。
　また、この第１の側面において、上記パッドは、線形状に構成された複数の上記凹部を備えてもよい。これにより、パッドの凹部が複数の溝により構成されるという作用をもたらす。半田接続における接合面積の増加が想定される。
　また、この第１の側面において、上記パッドは、アルミニウムにより構成されてもよい。これにより、アルミニウムにより構成されたパッドにより半田接続が行われるという作用をもたらす。
　また、この第１の側面において、上記パッドは、銅により構成されてもよい。これにより、銅により構成されたパッドにより半田接続が行われるという作用をもたらす。
　また、この第１の側面において、上記拡散層は、コバルトにより構成されてもよい。これにより、コバルトにより構成された拡散層が半田接続の際に半田内に拡散しながらパッドの表面に残留するという作用をもたらす。
　また、この第１の側面において、上記溶解層は、上記拡散層に隣接する面とは異なる面が平坦な面形状に構成されてもよい。これにより、半田接続の際に半田と接触する面が平坦化されるという作用をもたらす。半田と溶解層との均一な接触が想定される。
　また、本技術の第２の側面は、半田接続を行うパッドの表面に凹部を形成する凹部形成工程と、上記半田接続の際に半田内に拡散しながら上記パッドの表面に残留する金属により構成される拡散層を上記形成された凹部に形成する拡散層形成工程と、上記半田接続の際に上記半田内に拡散して溶解する金属により構成される溶解層を上記形成された拡散層に隣接して形成する溶解層形成工程とを具備する半導体装置の製造方法である。半田接続の際にパッドの凹部における溶解層が半田内に溶解するとともにパッドおよび半田の間に拡散層が残留する半導体装置が製造されるという作用をもたらす。パッドと半田との接触を防止しながらパッドの凹部における溶解層と半田との置換えが行われ、凹部への半田の導入が想定される。
　本技術に係る半導体装置は、半田接続における接続強度を向上させるという優れた効果を奏する。
本技術の第１の実施の形態に係る半導体装置の構成例を示す図である。 本技術の第１の実施の形態に係る半導体装置の構成例を示す図である。 本技術の第１の実施の形態に係るパッドの構成例を示す図である。 本技術の第１の実施の形態に係るパッドの構成例を示す図である。 本技術の第１の実施の形態に係る半田接続の一例を示す図である。 本技術の第１の実施の形態に係るパッドの製造方法の一例を示す図である。 本技術の第１の実施の形態に係るパッドの製造方法の一例を示す図である。 本技術の第１の実施の形態に係るパッドの製造方法の他の例を示す図である。 本技術の第２の実施の形態に係るパッドの構成例を示す図である。 本技術の第２の実施の形態に係るパッドの製造方法の一例を示す図である。 本技術の第２の実施の形態に係るパッドの製造方法の一例を示す図である。 本技術の第２の実施の形態に係るパッドの製造方法の一例を示す図である。 本技術の第３の実施の形態に係るパッドの構成例を示す図である。 本技術の実施の形態の変形例に係るパッドの構成例を示す図である。 本技術を適用し得る撮像装置の構成例を示す断面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　次に、図面を参照して、本技術を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。また、以下の順序で実施の形態の説明を行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　４．変形例
　５．撮像装置への応用例
　６．内視鏡手術システムへの応用例
　７．移動体への応用例
　＜１．第１の実施の形態＞
　［半導体装置の構成］
　図１は、本技術の第１の実施の形態に係る半導体装置の構成例を示す図である。同図は、半導体装置１０の構成例を表した図である。この半導体装置１０は、被写体からの光を画像信号に変換する撮像機能を有する撮像装置である。この撮像装置を例に挙げて本技術の第１の実施の形態に係る半導体装置を説明する。半導体装置１０は、画素チップ１００と、信号処理チップ２００とを備える。
　画素チップ１００は、照射された光に応じた画像信号を生成する画素が２次元格子状に配置された半導体チップである。これらの画素は、同図の画素アレイ部１１０に配置される。画素アレイ部１１０に撮像レンズを介して被写体からの光を集光すると、画素毎に被写体に応じた画像信号が生成されて出力される。画素は、照射された光に応じた電荷を生成する光電変換部と光電変換部により生成された電荷に基づいて画像信号を生成する画素回路とを備える。
　信号処理チップ２００は、画素チップ１００の画素により生成された画像信号を処理する半導体チップである。この信号処理チップ２００は、例えば、画素により生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換を信号処理として行う。その後、１画面分の画像信号であるフレーム毎にデジタルの画像信号を出力する。また、信号処理チップ２００は、半導体装置１０の外部から入力された制御信号に基づいて画素における画像信号の生成を制御する画素制御信号を生成し、画素チップ１００に供給する。
　この信号処理チップ２００は、画素チップ１００における画素アレイ部１１０が配置された面の対向する辺に沿って１つずつ配置される。具体的には、信号処理チップ２００は、画素チップ１００上に半田接続により実装される。上述の制御信号は、半導体装置１０の外部の画像処理装置等から画素チップ１００に一旦入力され、半田接続を介して信号処理チップ２００に伝達される。信号処理チップ２００において制御信号に基づく画素制御信号が生成され、再度半田接続を介して画素チップ１００に伝達され、画素アレイ部１１０の各画素に入力される。一方、画素アレイ部１１０の画素により生成された画像信号は、半田接続を介して信号処理チップ２００に伝達される。この伝達された画像信号は、信号処理チップ２００において信号処理され、再度半田接続を介して画素チップ１００に伝達されて画素チップ１００から半導体装置１０の外部の画像処理装置に出力される。
　［半導体装置の構成］
　図２は、本技術の第１の実施の形態に係る半導体装置の構成例を示す図である。同図は、半導体装置１０の構成例を模式的に表した断面図である。同図の画素チップ１００は、半導体基板１１１と、絶縁層１２１および１４１と、配線層１２２、１４２および１４３と、パッド１３１乃至１３３と、平坦化膜１５１と、カラーフィルタ１５２と、オンチップレンズ１５３と、支持基板１１３とを備える。
　半導体基板１１１は、画素アレイ部１１０の画素の光電変換部および画素回路の半導体部分が形成される半導体基板である。同図においては、光電変換部を例として記載した。同図の領域１１２は、半導体基板１１１の拡散領域に形成される半導体領域であり、光電変換部として動作するフォトダイオードが形成される領域である。オンチップレンズ１５３は、被写体からの光を上述の光電変換部に集光するレンズである。カラーフィルタ１５２は、オンチップレンズ１５３により集光された光のうち所定の波長の光を透過させる光学的なフィルタである。平坦化膜１５１は、カラーフィルタ１５２の膜厚を均一にするためにカラーフィルタ１５２が形成される面を平坦化するものである。同図の画素チップ１００は、オンチップレンズ１５３等が半導体基板１１１の裏面に配置される裏面照射型の撮像素子に該当する。画像信号は、半導体基板１１１の裏面から照射された光に基づいて画素において生成され、半導体基板１１１の表面に配置された配線層１２２により伝達される。なお、支持基板１１３は、絶縁層１２１および配線層１２２が形成された半導体基板１１１の表面に配置され、半導体基板１１１の裏面側の加工やカラーフィルタ１５２等を形成する際に半導体基板１１１を支持する基板である。
　配線層１２２、１４２および１４３は、画像信号や画素制御信号等を伝達する配線である。また、絶縁層１２１および１４１は、配線層１２２等を絶縁するものである。配線層１２２および絶縁層１２１は半導体基板１１１の表面側に配置され、配線層１４２および１４３ならびに絶縁層１４１は半導体基板１１１の裏面側に配置される。また、配線層１２２等は多層配線にすることができる。同図は、配線層１２２が３層に構成される例を表したものである。異なる層に形成された配線層１２２同士は、ビアプラグ１２３により接続することができる。なお、配線層１２２および１４２の間は、ビアプラグ１２４により接続される。このビアプラグ１２４は、半導体基板１１１を貫通して形成されたビアプラグであり、シリコン貫通ビア（ＴＳＶ：Through Silicon Via）と称される。配線層１２２等は、例えば、Ｃｕ等の金属により構成することができる。絶縁層１２１および１４１は、例えば、酸化シリコン（ＳｉＯ２）等の絶縁物により構成することができる。
　パッド１３１乃至１３３は、画素チップ１００の外部の回路との間において信号の伝達を行うものである。具体的には、パッド１３１および１３２は信号処理チップ２００との間において信号の伝達を行う。同図に表したように、パッド１３１および１３２は、後述する半田バンプ２０１および２０２により半田接続される。一方、パッド１３３は、画素チップ１００の外部に配置されたリードフレーム等の間において信号の伝達を行う。同図に表したように、パッド１３３においては、ボンディングワイヤ１０９を介して信号が伝達される。パッド１３１乃至１３３は、絶縁層１４１に形成された開口部１０１乃至１０３を介して半田接続等が行われる。これらパッド１３１乃至１３３は、例えば、Ａｌ等の金属により構成することができる。なお、後述するように、パッド１３１および１３２の表面には凹部１３４が形成され、半田接続における下地金属（拡散層１３６および溶解層１３７）が積層される。
　信号処理チップ２００は、半導体基板２１３と、パッド２３１および２３２と、絶縁層２４１と、半田バンプ２０１および２０２とを備える。パッド２３１および２３２には、半田バンプ２０１および２０２がそれぞれ形成される。
　半田バンプ２０１および２０２は、半田により構成されたバンプである。信号処理チップ２００が画素チップ１００上に実装される際に半田バンプ２０１および２０２が画素チップ１００のパッド１３１および１３２とそれぞれ半田接続される。この半田バンプ２０１および２０２には、例えば、Ｓｎ系の半田を使用することができる。ここでＳｎ系の半田には、Ｓｎに銀（Ａｇ）、ビスマス（Ｂｉ）、Ｃｕおよびインジウム（Ｉｎ）等が添加された半田が該当する。具体的には、ＳｎＡｇ系、ＳｎＢｉ系、ＳｎＣｕ系、ＳｎＩｎ系およびＳｎＡｇＣｕ系の半田が該当する。半田接続は、半田バンプ２０１および２０２とパッド１３１および１３２とを位置合わせしながら画素チップ１００に信号処理チップ２００を対向して配置し、リフロー半田付けを行うことにより行うことができる。なお、信号処理チップ２００における半導体基板や配線層等については記載を省略した。
　同図において、画像信号を例に挙げて信号の伝達経路を説明する。画素アレイ部１１０において生成された画像信号は、配線層１２２、ビアプラグ１２４、配線層１４２、パッド１３１、半田バンプ２０１およびパッド２３１を経由して信号処理チップ２００の処理回路に伝達される。その後、信号処理チップ２００の処理回路により処理された画像信号は、パッド２３２、半田バンプ２０２、パッド１３２、配線層１４３、パッド１３３およびボンディングワイヤ１０９を経由して画素チップ１００の外部に出力される。
　［パッド部の構成］
　図３は、本技術の第１の実施の形態に係るパッドの構成例を示す図である。同図は、パッド１３１の構成を表す上面図である。パッド１３１を例に挙げてパッドの構成を説明する。同図におけるａは、図２において説明した絶縁層１４１に形成された開口部１０１におけるパッド１３１の表面の構成を表す。なお、同図の開口部１０１は八角形の形状に構成され、この開口部において半田接続が行われる。このため、開口部１０１の形状は、半田接続に係るパッド１３１の形状に該当することとなる。
　パッド１３１の表面には凹部が形成される。同図の破線により記載された矩形は、パッド１３１の凹部の境界１３５を表す矩形である。同図におけるｂは、同図におけるａのパッド１３１を拡大して表した図であり、同図におけるａの領域３０１を表した図である。同図におけるｂにおいて、境界１３５の外側の領域がパッド１３１の凹部１３４を表す。同図は、線形状に構成された複数の凹部が配置される例を表したものである。すなわち、同図の凹部１３４は、複数の線形状の凹部が縦および横に配置され、網目状に形成された例を表している。
　図４は、本技術の第１の実施の形態に係るパッドの構成例を示す図である。同図は、パッド１３１の構成を表す断面図であり、図３におけるｂのＡ－Ａ’線に沿う断面を表した図である。同図に表したようにパッド１３１の表面には、凹部１３４が形成される。また、この凹部１３４を含むパッド１３１に隣接して拡散層１３６および溶解層１３７が順に配置される。すなわち、これら拡散層１３６および溶解層１３７は、凹部１３４に配置される。半田接続の際には、溶解層１３７に溶融した半田バンプ２０１が接することとなる。なお、凹部１３４の幅および深さは、例えば、数百ｎｍ乃至数μｍにすることができる。
　拡散層１３６および溶解層１３７は、何れも半田バンプ２０１との半田接続の際に半田バンプ２０１内に拡散する金属により構成することができる。溶解層１３７は、半田接続の際、半田バンプ２０１に拡散して溶解する。すなわち、溶解層１３７は、半田バンプ２０１内に広く拡散し、半田接続後にはパッド１３１の表面から略消失する。一方、拡散層１３６は、溶解層１３７と比較して半田バンプ２０１への拡散量が少なく、半田接続の後においてもパッド１３１の表面に残留する。
　図２において前述したように、パッド１３１はＡｌにより構成することができる。このＡｌは半田接続の際に半田バンプ２０１等を構成する半田内に拡散するため、半田接続後にパッド１３１が減肉し、半田接続における強度が低下する。このため、半田接続後においてもパッド１３１の表面に残留する拡散層１３６をパッド１３１と半田接続の際の溶融半田との間に配置することにより、パッド１３１および溶融半田の接触を防ぎ、半田バンプ２０１内へのパッド１３１の拡散を防止することができる。また、拡散層１３６は、半田バンプ２０１に少量拡散して合金を形成するため、半田バンプ２０１等との密着強度を向上させることができる。
　これに対し溶解層１３７は、上述のように半田接続の際、半田との間で合金を形成しながら拡散して消失する。このため、同図に表した溶解層１３７の領域が溶融半田により置き換えられた状態となる。このような場合であっても、上述の拡散層１３６の作用により、パッド１３１と溶融半田との接触が防止される。半田接続後には、パッド１３１の表面に形成された凹部１３４に半田バンプ２０１を構成する半田が配置された状態となる。すなわち、溶解層１３７により凹部１３４に半田バンプ２０１等を構成する半田が導入された状態になる。半田バンプ２０１等とパッド１３１との接合面積が増加するため半田接続の強度を向上させることができる。また、半田接続部には凹部１３４が存在するため水平方向の応力に対する強度を向上させることもできる。
　また、同図に表したように、溶解層１３７の表面を平坦な面に構成することにより、半田付けにおける強度を向上させることができる。溶融半田と溶解層１３７とが均一に接触し、溶融した半田バンプ２０１および２０２と溶解層１３７との界面におけるボイドの発生を防止することができるためである。
　溶解層１３７には、例えば、Ｃｕやニッケル（Ｎｉ）を使用することができる。また、拡散層１３６には、例えば、Ｃｏ、金（Ａｕ）および白金（Ｐｔ）を使用することができる。このうち、Ｃｏは、Ｓｎ系の半田に対する拡散が少ないため拡散層１３６に適用すると拡散層１３６の膜厚を薄くすることができる。このため、ウェハープロセスにより形成することが可能となる。さらに、溶解層１３７としてＣｕを採用することにより、溶解層１３７においても、ウェハープロセスにより形成することが可能となる。なお、Ｎｉは、拡散層１３６に適用することもできる。この際には、溶解層１３７としてＣｕを採用する。
　［半田接続］
　図５は、本技術の第１の実施の形態に係る半田接続の一例を示す図である。同図におけるａは、半田接続の様子を説明する図である。同図におけるａの白抜きの矢印により表したように半田バンプ２０１がパッド１３１の表面に位置合わせされて接触し、リフロー半田付けが行われる。同図におけるｂは、半田付けの初期における接合部の様子を表した図であり、リフロー半田付けにより溶融した半田バンプ２０１が溶解層１３７に接触した状態を表した図である。溶融した半田バンプ２０１と溶解層１３７とが接触して溶解層１３７が半田バンプ２０１内に拡散し、半田バンプ２０１および溶解層１３７の界面に合金層２０３が形成される。この合金層２０３は、溶解層１３７の拡散に伴い成長する。同時に、溶解層１３７は徐々に消失する。半田接続後には、凹部１３４に配置されていた拡散層１３６が半田または合金層２０３と置き換わる。同図におけるｃは、半田接続後の接合部の様子を表す図であり、凹部１３４に合金層２０３が導入された状態を表す図である。
　なお、信号処理チップ２００のパッド２３１においても下地金属として金属層２３６が配置される。この金属層２３６の上に半田の層を形成し、リフロー炉等により半田の層を溶融させた後に冷却することにより、半球形状の半田バンプ２０１を形成することができる。金属層２３６には、Ｎｉを使用することができる。Ｎｉは、上述のＣｏと比較して半田中への拡散量が多いという性質がある。このため、Ｎｉによる金属層２３６の膜厚を増加させることにより、半田接続後にパッド２３１の表面に残留させることができる。しかし、金属層２３６による凹凸が信号処理チップ２００の表面に生じるため、画素チップ１００のようにカラーフィルタ１５２等を形成する工程を有する半導体装置には適用できないという問題がある。
　［パッド部の製造方法］
　図６および７は、本技術の第１の実施の形態に係るパッドの製造方法の一例を示す図である。図６および７を用いてパッド１３１の製造工程を説明する。表面に絶縁層１２１、配線層１２２および支持基板１１３が配置され、裏面に絶縁層１４１、配線層１４２およびパッド１３１が配置された半導体基板１１１において、絶縁層１４１の表面にレジスト３１１を形成する。このレジスト３１１は、フォトリソグラフィにより開口部１０１の形状に形成される（図６におけるａ）。次に、絶縁層１４１に対してドライエッチングを行い、エッチング後にレジスト３１１除去をする。これにより、絶縁層１４１に開口部１０１が形成される（図６におけるｂ）。次に、凹部１３４の形状を有するレジスト３１２を形成する（図６におけるｃ）。次に、パッド１３１に対するドライエッチングおよびレジスト３１２の除去を順に行う。これにより、パッド１３１の表面に凹部１３４が形成される（図６におけるｄ）。当該工程は、請求の範囲に記載の凹部形成工程に該当する。
　次に、拡散層１３６を構成する金属膜３１３を成膜する（図７におけるｅ）。この金属膜３１３の成膜は、スパッタリングにより行うことができる。当該工程は、請求の範囲に記載の拡散層形成工程に該当する。次に、溶解層１３７を構成する金属膜３１４を成膜する（図７におけるｆ）。この金属膜３１４は、スパッタリングによりシード層を形成し、電解めっきを行うことにより成膜することができる。当該工程は、請求の範囲に記載の溶解層形成工程に該当する。最後に、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）を行い、溶解層１３７の表面を平坦化するとともに開口部１０１以外の領域に配置された拡散層１３６および溶解層１３７を除去する（図７におけるｇ）。これにより、凹部１３４に拡散層１３６および溶解層１３７が配置されたパッド１３１を製造することができる。また、拡散層１３６および溶解層１３７をウェハープロセスにより形成することができる。
　［パッド部の他の製造方法］
　図８は、本技術の第１の実施の形態に係るパッドの製造方法の他の例を示す図である。同図の半導体基板１１１は、配線層１４２が凹部１３４と同様な形状に構成される点で上述の半導体基板１１１と異なる。図６において説明した製造方法と同様に絶縁層１４１に開口部１０１を形成し（図８におけるａ）、レジスト３１２を形成する（図８におけるｂ）。次に、図６におけるｄと同様にドライエッチングを行う（図８におけるｃ）。この際、配線層１４２をドライエッチングにおけるストッパ層として使用する。これにより、ドライエッチング条件の設定を簡略化することができる。
　以上説明したように、本技術の第１の実施の形態の半導体装置１０は、パッド１３１に凹部１３４を形成し、この凹部１３４に拡散層１３６および溶解層１３７を配置することにより、半田接続強度を向上させることができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態の半導体装置１０は、Ａｌにより構成されたパッド１３１を使用していた。これに対し、本技術の第２の実施の形態の半導体装置１０は、Ｃｕにより構成されたパッド１３１を使用する点で、第１の実施の形態と異なる。
　［パッド部の構成］
　図９は、本技術の第２の実施の形態に係るパッドの構成例を示す図である。同図は、パッド１３１の構成を表す断面図である。同図のパッド１３１は、以下の点において図４において説明したパッド１３１と異なる。同図のパッド１３１は、配線層１４２と同様にＣｕにより構成される。また、同図の配線層１４２は、パッド１３１の凹部１３４と同じ形状、具体的には、網目状に構成される。
　［パッド部の製造方法］
　図１０乃至１２は、本技術の第２の実施の形態に係るパッドの製造方法の一例を示す図である。図１０乃至１２は、配線層１４２およびパッド１３１の製造工程を表した図である。まず、絶縁層１４１の内部に配線層１４２形成する。これは、例えば、絶縁層１４１の上に配線層１４２の材料となる金属膜（Ｃｕ）をめっきにより成膜してパターニングを行い、絶縁層１４１をさらに積層することにより行うことができる（図１０におけるａ）。次に、絶縁層１４１の上にレジスト３１６を形成する。このレジスト３１６は、凹部１３４とは逆のパターンの形状に構成する（図１０におけるｂ）。次に、ドライエッチングにより絶縁層１４１をエッチングする（図１０におけるｃ）。次に、Ｃｕにより構成される金属膜３１７をめっきにより成膜する（図１０におけるｄ）。次に、表面をＣＭＰにより研削し、パッド１３１を形成する（図１１におけるｅ）。
　次に、絶縁層１４１を形成し（図１１におけるｆ）、開口部１０１と同じ形状のレジスト３１８を形成する（図１１におけるｇ）。次に、ドライエッチングを行い、パッド１３１に凹部１３４を形成する（図１２におけるｈ）。次に、拡散層１３６および溶解層１３７をスパッタリングにより順に成膜する（図１２におけるｉ）。最後に、ＣＭＰによる研削を行い、溶解層１３７の表面を平坦化するとともに開口部１０１以外の領域に配置された拡散層１３６および溶解層１３７を除去する（図１２におけるｊ）。これにより、Ｃｕにより構成されたパッド１３１を製造することができる。このように、パッド１３１を配線層１４２と同様のめっき法により形成することができる。
　これ以外の半導体装置１０の構成は本技術の第１の実施の形態において説明した半導体装置１０の構成と同様であるため、説明を省略する。
　以上説明したように、本技術の第２の実施の形態の半導体装置１０では、Ｃｕによりパッド１３１を構成するとともに配線層１４２と同じ製造方法による形成する。これより、パッド１３１および配線層１４２を共通の製法により形成することができ、製造工程を簡略化することができる。
　＜３．第３の実施の形態＞
　上述の第１の実施の形態の半導体装置１０は、半田接続の際の下地金属として２つの金属層（拡散層１３６および溶解層１３７）を使用していた。これに対し、本技術の第３の実施の形態の半導体装置１０は、第３の金属層をさらに備える点で、第１の実施の形態と異なる。
　［パッド部の構成］
　図１３は、本技術の第３の実施の形態に係るパッドの構成例を示す図である。同図は、パッド１３１の構成例を表す断面図である。同図のパッド１３１は、凹部１３４の表面に拡散防止層１３８が配置される点で、図４において説明したパッド１３１と異なる。
　拡散防止層１３８は、パッド１３１および拡散層１３６の間に配置され、パッド１３１の半田バンプ２０１および２０２への拡散を防止するものである。この拡散防止層１３８は、半田接続の際に溶融した半田バンプ２０１等との間において拡散を生じない金属により構成される。このため、半田接続の際に半田および半田と拡散層１３６を構成する金属との合金とパッド１３１との接触を防止し、溶融した半田等からパッド１３１を保護することができる。また、拡散防止層１３８をパッド１３１および拡散層１３６の間に配置することにより、パッド１３１と下地金属との密着強度を向上させることができる。この拡散防止層１３８には、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）および窒化タンタル（ＴａＮ）を使用することができる。
　またＴｉとＴｉＮをパッド１３１の表面に順に積層し、拡散防止層１３８を構成すると好適である。Ｔｉはパッド１３１を構成するＡｌ等との密着強度が比較的高い。一方、Ｔｉは、表面に酸化膜が形成され易いため、拡散層１３６との間の密着強度が比較的低くなる。これに対し、ＴｉＮは化学的に安定であるため、Ｔｉ層とＴｉＮ層とをスパッタリングにより連続して形成することにより、パッド１３１および拡散防止層１３８の間ならびに拡散防止層１３８および拡散層１３６の間の密着強度を向上させることができる。なお、ＴａおよびＴａＮについても同様にパッド１３１の表面に順に積層し、Ｔａ＋ＴａＮの構成にすることができる。
　これ以外の半導体装置１０の構成は本技術の第１の実施の形態において説明した半導体装置１０の構成と同様であるため、説明を省略する。
　以上説明したように、本技術の第３の実施の形態の半導体装置１０は、拡散防止層１３８をパッド１３１および拡散層１３６の間に配置することにより、パッド１３１を保護しながらパッド１３１と下地金属との間の密着強度を向上させることができる。
　＜４．変形例＞
　上述の第１の実施の形態の半導体装置１０は、パッド１３１に網目状の凹部１３４を形成していたが他の形状の凹部１３４を形成することもできる。
　［パッド部の構成］
　図１４は、本技術の実施の形態の変形例に係るパッドの構成例を示す図である。同図におけるａおよびｂはパッド１３１の構成例を表す上面図であり、同図におけるｃおよびｄはパッド１３１の構成例を表す断面図である。
　同図おけるａのパッド１３１は、円形状の凹部１３４を備える。また、この凹部１３４は、同心円形状に構成される。また、同図におけるｂのパッド１３１は、開口部１０１と同じ形状の八角形に構成された凹部１３４の例を表した図である。このように、凹部１３４の形状を簡略化することにより、パッド１３１の製造を簡略化することができる。
　同図におけるｃおよびｄのパッド１３１は、断面がテーパ形状に構成される。同図におけるｃのパッド１３１は、断面が順テーパの形状に構成される。このため、パッド１３１の形成を容易に行うことができる。一方、同図におけるｄのパッド１３１は、断面が逆テーパの形状に構成される。半田接続後の半田バンプ２０１および２０２の剥離を抑制し、強度を向上させることができる。
　＜５．撮像装置への応用例＞
　本技術は、様々な半導体装置に応用することができる。例えば、上述した撮像装置に応用することができる。本技術を適用した撮像装置の詳細な構成について説明する。
　図１５は、本技術を適用し得る撮像装置の構成例を示す断面図である。同図は、図１ｂにおいて説明した撮像装置（半導体装置１０）の画素アレイ部１１０の詳細な構成例を表した図である。
　固体撮像装置では、ＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３、ＣＦ（カラーフィルタ）２００１２、マイクロレンズ２００１１が設けられており、各部を順次介して入射した入射光２０００１を、受光面２００１７で受光して光電変換が行われる。
　例えば、ＰＤ２００１９は、ｎ型半導体領域２００２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ２００１９においては、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６、２００４１の内部に設けられている。ｎ型半導体領域２００２０の、半導体基板２００１８の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ（Hole-Accumulation Diode）構造になっており、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域２００１６、２００４１が形成されている。
　半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域に、ＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように格子状に形成されており、ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
　各ＰＤ２００１９では、アノードが接地されており、固体撮像装置において、ＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ　ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
　配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４、ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
　配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において、配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１としては、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層２００５２を介して積層されている。
　配線層２００５０の、ＰＤ２００１９が設けられている側に対して反対側の面には、支持基板２００６１が設けられている。例えば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板２００６１として設けられている。
　遮光膜２００１４は、半導体基板２００１８の裏面（図では上面）の側に設けられている。
　遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の裏面へ向かう入射光２０００１の一部を、遮光するように構成されている。
　遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
　つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
　遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。
　遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
　画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
　固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
　具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
　ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
　固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
　本技術は、以上のような撮像装置に適用することができる。
　＜６．内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図１６は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　１０では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図１７は、図１６に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、カメラヘッド１１１０２の撮像部１１４０２に適用され得る。具体的には、図１の半導体装置１０は、撮像部１０４０２に適用することができる。撮像部１０４０２に本開示に係る技術を適用することにより、半田接続における接続強度を向上させることができるため、高い信頼性を有する内視鏡手術システムを構成することが可能になる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
　＜７．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１９は、撮像部１２０３１の設置位置の例を示す図である。
　図１９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２、１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２、１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１乃至１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には、図１の半導体装置１０は、撮像部１２０３１および１２１０１ないし１２１０５に適用することができる。撮像部１２０３１等に本開示に係る技術を適用することにより、半田接続における接続強度を向上させることができるため、高い信頼性を有する車両制御システムを構成することが可能になる。
　最後に、上述した各実施の形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
　なお、本技術は以下のような構成もとることができる。
（１）表面に凹部を備え、半田接続を行うパッドと、
　前記凹部に配置されて前記半田接続の際に半田内に拡散しながら前記パッドの表面に残留する金属により構成される拡散層と、
　前記拡散層に隣接して配置されて前記半田接続の際に前記半田内に拡散して溶解する金属により構成される溶解層と
を具備する半導体装置。
（２）前記パッドおよび前記拡散層の間に配置されて前記半田接続の際に前記パッドの前記半田内への拡散を防止する金属により構成される拡散防止層をさらに具備し、
　前記拡散層は、前記半田付けの際に前記拡散防止層の表面に残留する
前記（１）に記載の半導体装置。
（３）前記パッドは、線形状に構成された複数の前記凹部を備える前記（１）または（２）に記載の半導体装置。
（４）前記パッドは、アルミニウムにより構成される前記（１）から（３）のいずれかに記載の半導体装置。
（５）前記パッドは、銅により構成される前記（１）から（３）のいずれかに記載の半導体装置。
（６）前記拡散層は、コバルトにより構成される前記（１）から（５）のいずれかに記載の半導体装置。
（７）前記溶解層は、前記拡散層に隣接する面とは異なる面が平坦な面形状に構成される前記（１）から（６）のいずれかに記載の半導体装置。
（８）半田接続を行うパッドの表面に凹部を形成する凹部形成工程と、
　前記半田接続の際に半田内に拡散しながら前記パッドの表面に残留する金属により構成される拡散層を前記形成された凹部に形成する拡散層形成工程と、
　前記半田接続の際に前記半田内に拡散して溶解する金属により構成される溶解層を前記形成された拡散層に隣接して形成する溶解層形成工程と
を具備する半導体装置の製造方法。
　１０　半導体装置
　１００　画素チップ
　１０１　開口部
　１１０　画素アレイ部
　１１１、２１３　半導体基板
　１２１、１４１　絶縁層
　１２２、１４２、１４３　配線層
　１３１～１３３、２３１　パッド
　１３４　凹部
　１３６　拡散層
　１３７　溶解層
　１３８　拡散防止層
　２００　信号処理チップ
　２０１、２０２　半田バンプ
　１０４０２、１２０３１、１２１０１～１２１０５　撮像部
 

Claims (8)

  1. 　表面に凹部を備え、半田接続を行うパッドと、
    　前記凹部に配置されて前記半田接続の際に半田内に拡散しながら前記パッドの表面に残留する金属により構成される拡散層と、
    　前記拡散層に隣接して配置されて前記半田接続の際に前記半田内に拡散して溶解する金属により構成される溶解層と
    を具備する半導体装置。
  2. 　前記パッドおよび前記拡散層の間に配置されて前記半田接続の際に前記パッドの前記半田内への拡散を防止する金属により構成される拡散防止層をさらに具備し、
    　前記拡散層は、前記半田付けの際に前記拡散防止層の表面に残留する
    請求項１記載の半導体装置。
  3. 　前記パッドは、線形状に構成された複数の前記凹部を備える請求項１記載の半導体装置。
  4. 　前記パッドは、アルミニウムにより構成される請求項１記載の半導体装置。
  5. 　前記パッドは、銅により構成される請求項１記載の半導体装置。
  6. 　前記拡散層は、コバルトにより構成される請求項１記載の半導体装置。
  7. 　前記溶解層は、前記拡散層に隣接する面とは異なる面が平坦な面形状に構成される請求項１記載の半導体装置。
  8. 　半田接続を行うパッドの表面に凹部を形成する凹部形成工程と、
    　前記半田接続の際に半田内に拡散しながら前記パッドの表面に残留する金属により構成される拡散層を前記形成された凹部に形成する拡散層形成工程と、
    　前記半田接続の際に前記半田内に拡散して溶解する金属により構成される溶解層を前記形成された拡散層に隣接して形成する溶解層形成工程と
    を具備する半導体装置の製造方法。
     
PCT/JP2018/039008 2017-11-28 2018-10-19 半導体装置および半導体装置の製造方法 WO2019107002A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020237028518A KR20230128399A (ko) 2017-11-28 2018-10-19 반도체 장치 및 반도체 장치의 제조 방법
KR1020207012918A KR102572367B1 (ko) 2017-11-28 2018-10-19 반도체 장치 및 반도체 장치의 제조 방법
US16/765,332 US11183472B2 (en) 2017-11-28 2018-10-19 Semiconductor device and manufacturing method of semiconductor device for improving solder connection strength
CN201880072281.8A CN111316409B (zh) 2017-11-28 2018-10-19 半导体装置和半导体装置的制造方法
US17/499,166 US11784147B2 (en) 2017-11-28 2021-10-12 Semiconductor device and manufacturing method of semiconductor device
US18/469,469 US20240006355A1 (en) 2017-11-28 2023-09-18 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-227414 2017-11-28
JP2017227414 2017-11-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/765,332 A-371-Of-International US11183472B2 (en) 2017-11-28 2018-10-19 Semiconductor device and manufacturing method of semiconductor device for improving solder connection strength
US17/499,166 Continuation US11784147B2 (en) 2017-11-28 2021-10-12 Semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
WO2019107002A1 true WO2019107002A1 (ja) 2019-06-06

Family

ID=66664890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/039008 WO2019107002A1 (ja) 2017-11-28 2018-10-19 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (3) US11183472B2 (ja)
KR (2) KR20230128399A (ja)
CN (1) CN111316409B (ja)
WO (1) WO2019107002A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111316409B (zh) * 2017-11-28 2024-08-13 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法
US11335570B2 (en) * 2018-12-19 2022-05-17 Texas Instruments Incorporated Multirow gull-wing package for microelectronic devices
US20230420423A1 (en) * 2020-10-06 2023-12-28 Lg Electronics Inc. Backlight unit, display device comprising same, and method for manufacturing display device
CN117936498A (zh) * 2022-10-17 2024-04-26 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054670A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2017079281A (ja) * 2015-10-21 2017-04-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
JP4503462B2 (ja) * 2005-02-17 2010-07-14 株式会社フジクラ 半導体装置の製造方法
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
JP5350022B2 (ja) * 2009-03-04 2013-11-27 パナソニック株式会社 半導体装置、及び該半導体装置を備えた実装体
CN101533832A (zh) * 2009-04-14 2009-09-16 李刚 微机电系统器件与集成电路的集成芯片及集成方法
JP2012151351A (ja) * 2011-01-20 2012-08-09 Kyocera Corp 配線基板およびはんだバンプ付き配線基板ならびに半導体装置
US8723313B2 (en) * 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
KR101960686B1 (ko) * 2012-08-10 2019-03-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN102931164B (zh) * 2012-11-08 2015-12-09 南通富士通微电子股份有限公司 半导体器件的封装件
JP6127293B2 (ja) * 2013-03-29 2017-05-17 新電元工業株式会社 リードフレーム、半導体装置及びその製造方法
JP6210777B2 (ja) * 2013-07-26 2017-10-11 新光電気工業株式会社 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US9559069B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, integrated circuit structure using the same, and manufacturing method thereof
US9960135B2 (en) * 2015-03-23 2018-05-01 Texas Instruments Incorporated Metal bond pad with cobalt interconnect layer and solder thereon
JP2017183571A (ja) * 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111316409B (zh) * 2017-11-28 2024-08-13 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法
US10833034B2 (en) * 2018-07-26 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054670A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2017079281A (ja) * 2015-10-21 2017-04-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法

Also Published As

Publication number Publication date
US11183472B2 (en) 2021-11-23
US11784147B2 (en) 2023-10-10
KR20200093531A (ko) 2020-08-05
US20220139853A1 (en) 2022-05-05
KR20230128399A (ko) 2023-09-04
KR102572367B1 (ko) 2023-08-30
US20200357759A1 (en) 2020-11-12
CN111316409A (zh) 2020-06-19
CN111316409B (zh) 2024-08-13
US20240006355A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
KR102625900B1 (ko) 반도체 소자 및 그 제조 방법 및 전자 기기
JP7037547B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW201909440A (zh) 固體攝像裝置
US20230052040A1 (en) Semiconductor device, imaging device, and manufacturing apparatus
WO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
KR20190077357A (ko) 고체 촬상 소자 및 제조 방법, 및 전자기기
WO2020246323A1 (ja) 撮像装置
JPWO2020080124A1 (ja) 半導体素子およびその製造方法
WO2019146249A1 (ja) 撮像素子および撮像装置
WO2019138749A1 (ja) 半導体素子、実装基板、半導体装置および半導体装置の製造方法
WO2024024573A1 (ja) 撮像装置及び電子機器
WO2024157747A1 (ja) 固体撮像装置
WO2024101203A1 (ja) 光検出装置及び積層基板
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
EP4307373A1 (en) Semiconductor device and imaging device
WO2022004088A1 (ja) 半導体装置およびその製造方法
JP2019096634A (ja) 半導体素子、半導体装置および半導体素子の製造方法
WO2020116040A1 (ja) 半導体装置及び電子機器
WO2020116088A1 (ja) 半導体装置および撮像装置
TW202029849A (zh) 半導體裝置及電子裝置
CN112136215A (zh) 摄像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18884364

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18884364

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP