JP4503462B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4503462B2
JP4503462B2 JP2005040429A JP2005040429A JP4503462B2 JP 4503462 B2 JP4503462 B2 JP 4503462B2 JP 2005040429 A JP2005040429 A JP 2005040429A JP 2005040429 A JP2005040429 A JP 2005040429A JP 4503462 B2 JP4503462 B2 JP 4503462B2
Authority
JP
Japan
Prior art keywords
resin
solder
layer
bump
rewiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005040429A
Other languages
English (en)
Other versions
JP2006228940A (ja
Inventor
浩次 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005040429A priority Critical patent/JP4503462B2/ja
Publication of JP2006228940A publication Critical patent/JP2006228940A/ja
Application granted granted Critical
Publication of JP4503462B2 publication Critical patent/JP4503462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法に関し、特に詳しくは、配線基板(インタポーザ)を使用しないウエハレベル(WL)のCSP(Chip Size/Scale Package)等の半導体装置に好適に用いられ、はんだバンプと再配線層との接合界面近傍におけるボイドを無くすことで、このボイドに起因するはんだバンプの割れやクラック等の不具合を防止し、その結果、はんだバンプと電極との間のボイドに起因する基板実装後の信頼性への影響を無くすことができ、よって、デバイスとしての信頼性を高めることが可能な技術に関するものである。
従来の半導体パッケージでは、例えば、一主面に集積回路が形成されたシリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ(Dual Inline Package)やクァド・フラット・パッケージ(Quad Flat Package)では、樹脂パッケージの側面部や周辺部に、外方に突出する金属リードを配置した周辺端子配置型が主流であった。
これに対し、近年急速に普及している半導体パッケージとして、金属リードが突出しないチップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)が提案され、実用に供されている。
このCSPは、いわゆるボールグリッドアレイ(BGA)技術を採用することで、パッケージの平坦な表面に複数個の電極をロの字状あるいは格子状に配置した構造(BGA構造)のリードレス半導体パッケージであり、電極端子数が同じでもパッケージの占有面積を狭くすることができ、したがって、従来のデュアル・インライン・パッケージ等より狭い面積で電子回路基板に高密度実装することを可能としたものである。
ボールグリッドアレイ(BGA)タイプの半導体パッケージでは、パッケージの占有面積が半導体チップの占有面積にほぼ等しい、いわゆるCSP構造と称される構造が上述したBGA構造と共に開発され、電子機器の小型・軽量化に大きく貢献している。
このCSP構造は、複数の集積回路が一主面に形成されたシリコンウエハを、ダイシングソー等により切断して個々のシリコンチップとし、これらのシリコンチップに個別にパッケージを施したものである。
これに対し、一般的に「ウエハレベル(WL)CSP」と称される半導体パッケージがある(例えば、特許文献1、2参照)。
このWLCSPは、シリコンウエハ上に絶縁層、再配線層、封止層等を形成し、再配線層上にはんだバンプを形成し、その後、このシリコンウエハを所定のチップ寸法に切断することにより、パッケージ構造のシリコンチップとしたもので、この製造方法の特徴は、パッケージを構成する材料を全てシリコンウエハ上にて加工する点にある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等は、全てシリコンウエハをハンドリングすることで形成される。この点は、例えば、はんだバンプを形成する工程においても同様である。
従来のWLCSPの製造工程では、シリコンウエハの表面上の複数の電極形成位置各々にはんだ材料を必要量付着させ、その後のリフロー工程により、このはんだ材料を略球状のはんだバンプとする。
リフロー工程では、はんだ材料をはんだ融点以上の温度にて加熱溶融させ、次いで、この溶融したはんだをはんだ融点以下の温度まで冷却して凝固させることにより、その形状が球状に近いはんだバンプを得ることができる。
図7は、従来のWLCSPのバンプ部を示す断面図であり、図において、1はシリコンウエハ等の半導体ウエハ、2は半導体ウエハ1上に形成されたアルミニウム等からなる金属パッド(電極)、3は金属パッド2上に形成された略球形状のはんだバンプである。
このはんだバンプ3は、半導体ウエハ1上の所定位置に、はんだ材料を付着させ、その後、このはんだ材料をはんだ溶融温度以上に加熱するリフロー工程を経て形成される。
半導体ウエハ1上にはんだ材料を付着させる方法としては、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等がある。
これらの方法のいずれにおいても、ウエハ全面の電極形成位置に形成されたはんだと濡れ性の良好な表面性状を有する金属パッド2上に、所定の面積および高さを有するはんだ材料を形成することができる。
その後、リフロー工程により、このはんだ材料をはんだ溶融温度(融点)以上に加熱し、溶融させる。
このはんだ材料としては、はんだ成分を含有するめっき層、予め所定のバンプ形状に近い形状に分粒されたはんだボール、微細なはんだ粒子をフラックス成分と共に混合したはんだペースト、真空蒸着法により成膜されたはんだ蒸着膜、のいずれも用いることができる。
いずれの場合においても、はんだ材料は、はんだ溶融温度以上の温度に到達すると、溶融し、その表面張力により全体形状が変形する。その形状は下地の金属パッド2周縁における金属の濡れ性、はんだの表面張力、はんだ自体の重さによる変形等により、形状が決定される。
溶融したはんだは、リフロー工程の後半において、はんだ融点以下の温度まで冷却され、凝固する。これにより、球状に近い形状のはんだ塊、いわゆるはんだバンプが得られる。
このリフロー工程としては、大別して次の様な二種類の方法がある。
第1の方法は、図8に示すように、内蔵されたヒータにより表面の温度分布が均一になるように加熱可能なホットプレート5を用い、このホットプレート5の上に半導体ウエハ1を載置し、ホットプレート5の表面温度を可変させて半導体ウエハ1の表面温度をコントロールすることで金属パッド2上のはんだ6を溶融させ、この金属パッド2上に略球形状のはんだバンプ3を形成する方法である。
第2の方法は、図9に示すベルト搬送方式のリフロー炉11を用いて半導体ウエハ1の金属パッド上に略球形状のはんだバンプ3を形成する方法である。
リフロー炉11は、長尺の炉体12の中央部に長手方向に貫通する搬送路13が形成され、この搬送路13には、半導体ウエハ1が載置されるボート14を搬送するためのベルトコンベア(あるいはチェーン等)15が配設されている。このリフロー炉11は、搬送路13の入口(図中左側)から搬送方向に沿って所定の温度勾配で温度が上昇し、かつ、その最高温度領域がはんだの融点(mp)より10〜20℃程度高い温度領域となる様に設定されている。
このリフロー炉11内に搬入された半導体ウエハ1は、ベルトコンベア15により搬送路13内を移動する間にヒータ14により徐々に加熱され、最高温度領域に到達すると半導体ウエハ1の表面温度がはんだの融点以上の温度に加熱されて金属パッド上のはんだ6が溶融し、その後の冷却過程を経て金属パッド上に略球形状のはんだバンプ3が形成される。
特開2003−124244号公報 国際公開第00/77843号パンフレット
ところで、従来のリフロー工程により作製されたはんだバンプでは、はんだリフロー工程後の凝固したはんだバンプ内部の金属パッドに近い部分にバンプより小さいボイド(空隙)が複数個形成されることがある。この様なボイドが形成された場合、金属パッドとはんだバンプとの接合界面付近に、このボイドに起因するクラックが発生し易くなり、その結果、はんだバンプと金属パッドとの間の接合強度が低下してしまい、はんだバンプの品質が低下するという問題点があった。
図10は、内部にボイドが形成されたはんだバンプの一例を示す断面図であり、はんだバンプ3と金属パッド2との接合界面近傍にボイド17が集中して形成された例である。
このボイド17は、はんだバンプ3が比較的小さい場合には殆ど認められないものであるが、CSPのように比較的大きなはんだバンプ3を形成する場合に発生し易くなる。
特に、WLCSPのバンプ形成時にはんだバンプ3と金属パッド2との接合界面付近に発生するボイドは、その後、他の部品と共に電子機器の基板に実装されて再度リフロー工程が施された場合においても、リフロー工程時にそのまま残ってしまい、リフロー工程を再度施してもはんだバンプ3と金属パッド2との接合界面付近のボイドを減少させることは難しいという問題点があった。
はんだバンプ3と金属パッド2との接合界面付近にボイドが発生する原因としては、リフロー時に、溶融状態のはんだ融液内に元々共存している、例えば、はんだ間の空隙に存在する空気等の気体、はんだペースト中のフラックス成分が加熱・分解することにより発生する気体等が外部に放散される前に、はんだが凝固してしまい、これらの気体がはんだバンプ内の金属パッド2との接合界面付近に閉じ込められてしまう等が挙げられる。
特に、CSPの様に、従来の半導体パッケージよりも大きなバンプを必要とする半導体装置においては、その下地層となる金属パッドが相対的に大きくなる。したがって、はんだ溶融時にはんだ内部に生じた気体は、金属パッドが相対的に大きくなった分、溶融はんだの表面に移動するまでの距離が長くなり、その結果、内部に発生した気体がはんだバンプ内の金属パッド2との接合界面付近にそのまま取り残されてしまい、はんだが凝固した際にボイドとなって残ってしまうこととなる。
また、はんだバンプを電極や配線等の導電体と接合した場合、その接合部に応力が集中し易く、その結果、接合部近傍に応力に起因する割れやクラック等が発生し易くなるという問題点があった。例えば、図11に示す様なはんだバンプと導電体とを接合した構造の場合、絶縁樹脂基板21の表面に形成された電極22と、絶縁樹脂基板23の表面の枠24内に形成された電極25とを、はんだバンプ26を用いて接合しているために、はんだバンプ26のくびれ部26aに応力が加わると、はんだバンプ26中にクラック27が外側から内側に向かって発生する傾向があった。
この場合、はんだバンプ26の内部、特に電極22、25との接合界面近傍にボイドが存在すると、発生したクラック27の進行を促すことになる。この様なクラックは断線不良を招き、ひいてははんだバンプ26の崩壊を招く虞があることから、半導体装置の信頼性を著しく低下させる一因になっている。
本発明は、上記の事情に鑑みてなされたものであって、はんだバンプと再配線層との接合界面近傍におけるクラックを発生または成長させる虞のあるボイドの影響を少なくすることにより、このボイドに起因するはんだバンプの割れやクラック等の不具合を防止し、デバイスとしての信頼性を高めることが可能な半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次の様な半導体装置の製造方法を提供した。
すなわち、請求項1記載の半導体装置の製造方法は、電極を含む半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、前記樹脂層を選択除去することで、突起状樹脂と、該突起状の樹脂の上面に該突起状樹脂の高さと略等しい深さを有する凹部とを同時に形成する突起状樹脂形成工程と、この凹部上に一端部が前記電極に電気的に接続される再配線層を形成する再配線層形成工程と、この凹部上の再配線層上にはんだバンプを形成するはんだバンプ形成工程とを備えてなることを特徴とする。
請求項2記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記突起状樹脂は、ネガ型感光性樹脂またはポジ型感光性樹脂からなることを特徴とする。
請求項3記載の半導体装置の製造方法は、請求項1または2記載の半導体装置の製造方法において、前記再配線層形成工程の後に、前記半導体基板及び前記突起状樹脂を、前記凹部上の再配線層を除き絶縁性の樹脂層により封止する樹脂封止工程を有することを特徴とする。
さらに、本発明により作製された半導体装置を電子機器に搭載させてもよい。
本発明の請求項1記載の半導体装置によれば、一主面に電極が形成された半導体基板と、この電極を含む半導体基板上の所定位置に形成されかつ上面に凹部が形成された絶縁性の突起状樹脂と、前記凹部に形成され一端部が前記電極に電気的に接続された再配線層と、この再配線層上に搭載されたはんだバンプとを備え、前記凹部の深さを前記突起状樹脂の高さの50%以上としたので、はんだバンプと再配線層との接合界面近傍におけるクラックを発生または成長させる虞のあるボイドの影響を少なくすることができ、このボイドに起因するはんだバンプの割れやクラック等の不具合を防止することができ、デバイスとしての信頼性を高めることができる。
また、ボイドに起因するはんだバンプの割れやクラック等の不具合を防止するので、製造工程における製造歩留まりを向上させることができ、半導体装置の低価格化を図ることができる。
本発明の請求項4記載の電子機器によれば、本発明の半導体装置を備えたので、はんだバンプと電極との接合界面近傍のボイドに起因する電子機器の製造工程における工程不良の発生頻度を低減させることができ、電子機器の品質を向上させることができ、その製造コストの削減を図ることができる。したがって、電子機器の使用時における信頼性を向上させることができ、電子機器の低価格化を図ることができる。
本発明の請求項5記載の半導体装置の製造方法によれば、電極を含む半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、前記樹脂層を選択除去して突起状樹脂を形成すると同時に該突起状樹脂にその高さと略等しい深さを有する凹部を形成する突起状樹脂形成工程とを有するので、突起状樹脂の上面に該突起状樹脂の高さと略等しい深さを有する凹部を容易かつ低コストで形成することができる。
その後、この凹部上に一端部が前記電極に電気的に接続される再配線層を形成する再配線層形成工程と、この凹部上の再配線層上にはんだバンプを搭載するはんだバンプ搭載工程とを有するので、ボイドの影響が少ない半導体装置を容易にかつ低コストにて製造することができる。
本発明の半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法の一実施形態について説明する。なお、本実施形態は、本発明の趣旨をより理解し易いように具体的に説明したものであり、本発明は、本実施形態に限定されない。
図1は、本発明の一実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)のバンプ部を示す断面図であり、図において、31はシリコンウエハ等の半導体ウエハ1の表面(一主面上)に形成された電極、32は絶縁樹脂層、33は絶縁性の樹脂ポスト(突起状樹脂)、34は樹脂ポスト33の上面に形成された凹部、35は再配線層、36は再配線層35上に形成されたはんだバンプ、37は封止樹脂層である。
電極31は、半導体ウエハ1上に形成されたIC等の集積回路に電気的に接続される電極である。この電極31は、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属により構成されている。
絶縁樹脂層32は、電極31の上面を除く半導体ウエハ1の表面全面に形成された絶縁性の樹脂層であり、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは5〜50μm程度である。
樹脂ポスト33は、絶縁樹脂層32上の所定位置に形成された略円錐台状の絶縁性の樹脂で、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等、感光性を有する絶縁性樹脂により構成されている。この樹脂ポスト33の形状は、例えば、高さが10〜100μm、直径が50〜500μmである。
凹部34は、樹脂ポスト33の上面に形成された断面円形状かつ縦長(すなわち、円筒形状)の凹部で、この凹部34の深さDは、樹脂ポスト33の高さHの50%以上とされている。
この凹部34の深さDの具体的な数値は、例えば、樹脂ポスト33の高さが10〜100μmの場合、この凹部34の深さDは5〜100μm、内径Lは3〜80μmである。
再配線層35は、はんだバンプを搭載するために樹脂ポスト33の上面および凹部34上に形成された第1の再配線層38と、この第1の再配線層38の一端から外方へ延びその一端部が電極31に電気的に接続される第2の再配線層39とにより構成されている。
これら第1及び第2の再配線層38、39は、例えば、銅、クロム、アルミニウム、チタン、金、チタン−タングステン合金等が好適に用いられ、その厚みは2〜40μmが好ましく、さらに好ましくは5〜20μmである。
はんだバンプ36は、ボイドの数が極めて少ない高密度のハンダボールにより構成され、単位体積当たりのボイドの数は70〜700個/mm程度である。
このはんだバンプ36は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
封止樹脂層37は、電極31、絶縁樹脂層32及び第2の再配線層39を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは5〜50μm程度である。
次に、このWLCSPの製造方法について説明する。
まず、図2(a)に示すように、半導体ウエハ1上に、真空蒸着法やスパッタ法等により、例えば、アルミニウム、銅、クロム、チタン、金、チタン−タングステン合金等の導電性を有する金属膜を成膜し、次いで、この金属膜をパターニングし、半導体ウエハ1上の所定位置に所定の形状の電極31を形成する。
次いで、スピンコート法、キャスティング法、ディスペンス法等により、電極31の上面を除く半導体ウエハ1全面にポリイミド系樹脂等の絶縁性の液状樹脂を塗布し、その後、この液状樹脂を電極部が開口するように露光、現像、硬化させ、電極31の上面に開口32aを有する厚みが5〜50μm程度の絶縁樹脂層32を形成する。
この絶縁樹脂層32は、スクリーン印刷法によっても形成することができる。また、ポリイミド系樹脂シート等の樹脂シートを貼り付けることによっても形成することができる。
次いで、図2(b)に示すように、フォトリソグラフィ技術を用いて絶縁樹脂層32上に、樹脂ポスト33および凹部34を形成する。ここでは、ネガ型感光樹脂を用いて樹脂ポスト33および凹部34を同時に形成する。
まず、スピンコート法、キャスティング法、ディスペンス法等により、電極31及び絶縁樹脂層32の全面に、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等からなるネガ型感光樹脂を塗布・乾燥してネガ型感光樹脂層41とする。
次いで、このネガ型感光樹脂層41の樹脂ポスト33および凹部34に対応する位置に開口42aが形成されたフォトマスク42を用いて、このネガ型感光樹脂層41に紫外線(UV)43を露光し、その後ネガ型感光樹脂層41を現像する。
その結果、図2(c)に示すように、絶縁樹脂層32上の所定位置に樹脂ポスト33および凹部34が同時に形成されることとなる。
この樹脂ポスト33は、ポジ型感光樹脂を用いても形成することができる。
まず、図3(d)に示すように、スピンコート法、キャスティング法、ディスペンス法等により、電極31及び絶縁樹脂層32の全面に、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等からなるポジ型感光樹脂を塗布・乾燥してポジ型感光樹脂層51とする。次いで、このポジ型感光樹脂層51の樹脂ポスト33および凹部34に対応する位置を覆うマスク52を用いて、このポジ型感光樹脂層51に紫外線(UV)53を露光する。
次いで、図3(e)に示すように、樹脂ポスト33に対応する位置のうち凹部34に対応する位置以外を覆うマスク54を用いて、このポジ型感光樹脂層51に紫外線(UV)55を露光する。
ここで、凹部34の深さと樹脂ポスト33の高さが異なる場合には、紫外線(UV)55の光強度を、紫外線(UV)53の光強度の1/10以上かつ等倍未満とする。なお、凹部34の深さと樹脂ポスト33の高さが等しい場合には、一度の露光で形成可能である。これらの露光の後、ポジ型感光樹脂層51を現像する。
これにより、ネガ型感光樹脂を用いた場合と同様、図2(c)に示す様に、絶縁樹脂層32上の所定位置に樹脂ポスト33および凹部34が形成されることとなる。
次いで、図4(f)に示すように、電極31、絶縁樹脂層32、樹脂ポスト33および凹部34が形成された半導体ウエハ1上に、真空蒸着法やスパッタ法等によりめっき層の種となる、下地の絶縁樹脂層32や樹脂ポスト33との密着性を確保するための厚み10〜100nmの密着層61aと、めっき工程により再配線層25を形成する際に給電に使用する厚み100〜500nmの給電層61bとの2層構造のシード層61を形成する。
この密着層61aに用いられる金属としては、クロムの他、ニッケル、チタン、チタン−タングステン合金等が用いられる。また、給電層61bには、銅の他、クロム、アルミニウム、チタン、チタン−タングステン合金、金等が用いられる。
次いで、図4(g)に示すように、シード層61上にレジスト62を形成する。このレジスト62には、後述するめっき工程により再配線層35を形成するための開口62aが形成されている。このレジスト62の厚み(t)は、次工程のめっき工程により形成する再配線層35の厚みよりも厚くする。
次いで、図4(h)に示すように、電解めっき法、無電解めっき法のいずれかの方法により、露出されているシード層61上に、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等の導電性金属からなる再配線層35を形成する。この再配線層35は、第1の再配線層38と第2の再配線層39とにより構成される。
次いで、レジスト62を剥離する。この場合、再配線層35を除く領域にはシード層61が残っているので、このシード層61をエッチング除去することにより、図5(i)に示すように、絶縁樹脂層32を露出させる。
次いで、再配線層35のうち第2の再配線層39を保護する目的のために、この第2の再配線層39上に、厚みが5〜50μm程度の封止樹脂層37を形成する。
この封止樹脂層37は、スピンコート法、キャスティング法、ディスペンス法等の塗膜形成法を用い、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の感光性の液状樹脂を塗布・乾燥したもので、フォトリソグラフィー技術を用いてパターンニングすることができる。
ここでは、再配線層35全体を覆う様に封止樹脂層を形成した後、この封止樹脂層をマスクを用いて露光・現像することにより、再配線層35のうち第2の再配線層39を覆う一方、はんだバンプを搭載する第1の再配線層38を露出させる。
この封止樹脂層37は、スクリーン印刷法によっても形成することができる。
次いで、はんだペースト印刷法により、凹部34内および露出された第1の再配線層38上にはんだペースト63aを埋め込み、さらに、このはんだペースト63a上にはんだペースト63bを塗布する。これにより、凹部34内および露出された第1の再配線層38上にはんだペースト63が形成される。
このはんだペースト63のはんだ成分としては、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
このはんだペースト63は、はんだペースト印刷法の他、電解はんだめっき法、はんだボール搭載法、はんだペーストディスペンス法、はんだ蒸着法等によっても形成することができる。
はんだペースト印刷法においては、印刷時の圧力や速度、はんだペーストの量等の諸条件を適当に選択することにより、一回の印刷工程ではんだペーストの塗布が可能である。
次いで、リフロー炉等を用いて、はんだペースト63を溶融させ、図5(j)に示す様に、第1の再配線層38上にはんだバンプ36を形成する。
これにより、このはんだバンプ36をリフローした場合、製造過程において発生するボイド65は、樹脂ポスト33の凹部34の底部に偏在することとなり、はんだバンプ36の球面には生じ難くなる。
この様にしてはんだバンプ36を形成することにより、このWLCSPを基板上に実装した際においても、ボイドに起因するはんだバンプ36のクラックや割れを防止することができる。
以上により、はんだバンプ36と第1の再配線層38との接合部の露出面にボイドに起因するクラックや割れが生じ難く、しかも、接合強度が高いはんだバンプ36を形成することができる。したがって、このはんだバンプ36をWLCSPに適用すれば、クラックや割れが生じ難く、しかも、接合強度が高いはんだバンプを有するWLCSPを容易かつ低コストで作製することができる。
次に、このWLCSPの評価を行った。
(1)BLR試験
本実施形態のWLCSPと従来のWLCSPとを、回路基板上に実装したのち、BLR試験を実施した。
このBLR試験は、これらのWLCSPが実装された回路基板を、−40℃の低温中に30分放置した後、125℃の高温中に30分放置するという温度サイクルを1サイクルとする試験を繰り返し行い、電気抵抗の増加等の異常が発生した時点における試験回数(サイクル数)を処理回数とした。
このBLR試験の結果、本実施形態のWLCSPでは、処理回数が1500回を超えても、電気抵抗の増加等の異常は発生せず、信頼性が高いことが分かった。
一方、従来のWLCSPでは、処理回数の平均値が1200回で電気抵抗の増加等の異常が認められた。
(2)バンプシアテスト
本実施形態のはんだバンプおよび従来のはんだバンプそれぞれの接合強度をバンプシアテストにより評価した。
ここでは、シェアツールによりはんだボールを水平方向に押し、ボールが破断(剪断)したときの荷重値を測定した。
このバンプシアテストの結果、本実施形態のはんだバンプでは、バンプ内破壊値が平均で290gf程度であったのに対し、従来のはんだバンプでは、バンプ内破壊値が平均で250gf程度であった。したがって、本実施形態のはんだバンプは、従来のはんだバンプに対して接合強度が高く、バンプ内破壊がし難くなっていることが分かった。
本実施形態のWLCSPによれば、絶縁性の樹脂ポスト33の上面に、深さDが樹脂ポスト33の高さHと略一致する凹部34を形成したので、はんだバンプ36と第1の再配線層38との接合部におけるボイドを減少させることができ、このボイドに起因するはんだバンプ36の割れやクラック等の不具合を防止することができる。
本実施形態のWLCSPの製造方法によれば、ネガ型感光樹脂またはポジ型感光樹脂を用いて絶縁樹脂層32上の所定位置に樹脂ポスト33および凹部34を形成するので、樹脂ポスト33および凹部34を容易かつ低コストで形成することができる。
その後、この凹部34上に再配線層38を形成し、この凹部34上の再配線層38上にはんだバンプ36を搭載するので、製造過程において発生するボイド65は主に樹脂ポスト33の凹部34の底部に発生することとなり、はんだバンプ36の表面におけるボイドの発生を抑制することができる。したがって、はんだバンプ36と第1の再配線層38との接合部、すなわちはんだバンプ36と電極31との間のクラックや割れを防止することができ、はんだバンプ36と電極31との間のボイドの数が極めて少ないWLCSPを容易にかつ低コストにて製造することができる。
本発明の半導体装置では、はんだバンプと電極との接合界面のボイドを減少させることができ、このボイドに起因するはんだバンプの割れやクラック等の不具合を防止することができるので、WLCSP等のチップサイズの半導体装置はもちろんのこと、さらに狭ピッチ化された高密度のチップサイズの半導体装置に対しても適用可能であり、その効果は非常に大きなものである。
本発明の一実施形態のWLCSPのバンプ部を示す断面図である。 本発明の一実施形態のWLCSPの製造方法を示す過程図である。 本発明の一実施形態のWLCSPの製造方法を示す過程図である。 本発明の一実施形態のWLCSPの製造方法を示す過程図である。 本発明の一実施形態のWLCSPの製造方法を示す過程図である。 本発明の一実施形態のWLCSPのはんだバンプ内におけるボイドの発生位置を示す模式図である。 従来のWLCSPのバンプ部の一例を示す断面図である。 従来のWLCSPのリフロー工程に用いられるホットプレートを示す側面図である。 従来のWLCSPのリフロー工程に用いられるベルト搬送方式のリフロー炉を示す断面図である。 従来のバンプ部の不具合の例を示す断面図である。 従来のバンプ部の不具合の他の例を示す側面図である。
符号の説明
1…半導体ウエハ、31…電極、32…絶縁樹脂層、33…絶縁性の樹脂ポスト(突起状樹脂)、34…凹部、35…再配線層、36…はんだバンプ、37…封止樹脂層、38…第1の再配線層、39…第2の再配線層、41…ネガ型感光樹脂層、42…フォトマスク、43…紫外線(UV)、51…ポジ型感光樹脂層、52、54…マスク、53、55…紫外線(UV)、61…シード層、62…レジスト、63…はんだペースト、65…ボイド。

Claims (3)

  1. 電極を含む半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、
    前記樹脂層を選択除去することで、突起状樹脂と、該突起状の樹脂の上面に該突起状樹脂の高さと略等しい深さを有する凹部とを同時に形成する突起状樹脂形成工程と、
    この凹部上に一端部が前記電極に電気的に接続される再配線層を形成する再配線層形成工程と、この凹部上の再配線層上にはんだバンプを形成するはんだバンプ形成工程とを備えてなることを特徴とする半導体装置の製造方法。
  2. 前記突起状樹脂は、ネガ型感光性樹脂またはポジ型感光性樹脂からなることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記再配線層形成工程の後に、前記半導体基板及び前記突起状樹脂を、前記凹部上の再配線層を除き絶縁性の樹脂層により封止する樹脂封止工程を有することを特徴とする請求項1または2記載の半導体装置の製造方法。
JP2005040429A 2005-02-17 2005-02-17 半導体装置の製造方法 Expired - Fee Related JP4503462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005040429A JP4503462B2 (ja) 2005-02-17 2005-02-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005040429A JP4503462B2 (ja) 2005-02-17 2005-02-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006228940A JP2006228940A (ja) 2006-08-31
JP4503462B2 true JP4503462B2 (ja) 2010-07-14

Family

ID=36990043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005040429A Expired - Fee Related JP4503462B2 (ja) 2005-02-17 2005-02-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4503462B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP5264333B2 (ja) * 2008-07-09 2013-08-14 株式会社フジクラ 貫通配線基板
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
TWI607535B (zh) * 2016-11-23 2017-12-01 南茂科技股份有限公司 重配置線路結構及其製作方法
KR102572367B1 (ko) * 2017-11-28 2023-08-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280484A (ja) * 2001-03-19 2002-09-27 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP2004193456A (ja) * 2002-12-13 2004-07-08 Fujikura Ltd 半導体装置の製造方法
JP2004311842A (ja) * 2003-04-09 2004-11-04 Sharp Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280484A (ja) * 2001-03-19 2002-09-27 Fujikura Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP2004193456A (ja) * 2002-12-13 2004-07-08 Fujikura Ltd 半導体装置の製造方法
JP2004311842A (ja) * 2003-04-09 2004-11-04 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2006228940A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
KR102492796B1 (ko) 반도체 패키지
TWI496259B (zh) 封裝裝置及其製造方法
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
KR20170123299A (ko) 반도체 패키징 방법 및 전자 디바이스
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
US20070269930A1 (en) Methodology to control underfill fillet size, flow-out and bleed in flip chips (FC), chip scale packages (CSP) and ball grid arrays (BGA)
JP6547745B2 (ja) 半導体装置およびその製造方法
JP6458801B2 (ja) 半導体装置およびその製造方法
KR20070046756A (ko) 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치
JP4503462B2 (ja) 半導体装置の製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP6544354B2 (ja) 半導体装置の製造方法
TWI478312B (zh) 堆疊封裝結構
JP4741201B2 (ja) 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
KR100884192B1 (ko) 반도체 패키지의 제조 방법
JPH01161850A (ja) 半導体装置の製造方法
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP2006202882A (ja) 半導体装置およびその製造方法
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置
TWI766761B (zh) 電子封裝件及其製法
JP2012195418A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees