KR20070046756A - 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 - Google Patents

기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20070046756A
KR20070046756A KR1020060106196A KR20060106196A KR20070046756A KR 20070046756 A KR20070046756 A KR 20070046756A KR 1020060106196 A KR1020060106196 A KR 1020060106196A KR 20060106196 A KR20060106196 A KR 20060106196A KR 20070046756 A KR20070046756 A KR 20070046756A
Authority
KR
South Korea
Prior art keywords
metal powder
bump
substrate
melting
melting point
Prior art date
Application number
KR1020060106196A
Other languages
English (en)
Other versions
KR101279234B1 (ko
Inventor
헤이 밍 시우
온 록 차우
고 아미 라이
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070046756A publication Critical patent/KR20070046756A/ko
Application granted granted Critical
Publication of KR101279234B1 publication Critical patent/KR101279234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

기판 상에 다층 범프를 형성하기 위한 방법은 기판 상에 제1 금속 분말(powder)을 피착하는 단계 및 제1 금속 분말의 일부를 선택적으로 용융시키고 리플로우(reflow)시켜 제1 범프를 형성하는 단계를 포함한다. 그 다음 제2 금속 분말이 제1 범프 상에 피착되고, 용융되어 제1 범프 상에 제2 범프를 형성한다. 기판 상에 마스킹판이 위치되어 금속 분말의 용융될 부분을 선택하고 조사 빔을 통해 이 금속 분말을 용융시킨다. 임의의 습식 화학 약품을 필요로 하지 않고도 다층 범프가 형성된다.
다층 범프, 금속 분말, 마스킹판, 용융점, 땜납

Description

기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치{METHOD FOR FORMING MULTI-LAYER BUMPS ON A SUBSTRATE}
도 1은 본 발명의 일 실시예에 따른 반도체 웨이퍼의 확대된 단면도.
도 2는 본 발명의 실시예에 따른 제1 금속 분말을 포함하는 도 1의 반도체 웨이퍼의 확대된 단면도.
도 3은 본 발명의 실시예에 따른 제1 금속 분말로의 제1 조사 시 도 2의 반도체 웨이퍼의 확대된 단면도.
도 4는 본 발명의 실시예에 따른 제1 범프 상에 제2 금속 분말을 포함하는 도 3의 반도체 웨이퍼의 확대된 단면도.
도 5는 본 발명의 실시예에 따른 제2 금속 분말로의 제2 조사 시의 도 4의 반도체 웨이퍼의 확대된 단면도.
도 6은 본 발명의 실시예에 따른 반도체 웨이퍼의 본드 패드 상에 형성된 복수의 2중-층 금속 범프의 확대된 단면도.
<도면의 주요 부분에 대한 부호의 설명>
108: 본드 패드
124: 조사 빔
128: 제1 금속 분말
150: 제1 범프
232: 마스킹판
236: 애퍼추어
250: 제2 범프
본 발명은 반도체 칩 또는 PCB(printed circuit board) 환경 상에 범프를 형성하기 위한 방법에 관한 것으로, 보다 상세히는 금속 분말 및 국소적인 조사를 이용하여 플립 칩 본딩용의 다층 커넥터를 형성하기 위한 방법에 관한 것이다.
통상적인 플립 칩 어셈블리는 도전형 범프를 통한 기판 또는 회로 보드로의 페이스-다운 반도체 칩의 직접적인 전기 접속을 이용한다. 일반적으로, 플립 칩 어셈블리는 3가지 단계, 즉, 칩 상에 범프를 형성하는 단계, 보드 또는 기판에 범프가 형성된 칩을 장착하는 단계, 및 범프가 형성된 칩 아래에 남아 있는 공간을 전기적으로 비-도전형인 재료로 채우는 단계로 이루어진다.
도전형 범프는 플립 칩 어셈블리에 있어, 반도체 칩과 기판 간의 전기적 접속을 제공하는 것, 및 반도체 칩으로부터 기판으로 열을 전달하기 위한 열 전도 경로를 제공하는 것과 같은 여러 가지 기능을 가진다. 범프는 또한 기판에 대해 기계적인 장착을 일부 제공하고 반도체 칩과 기판 도체 간의 전기적 접촉을 방지하기 위한 스페이서로서 기능한다.
웨이퍼 기판 상에 범프를 형성하는 다수의 방법이 존재한다. 범프를 형성하는 한 가지 방법은 웨이퍼 기판 상에 본드 패드에 맞추어 정렬된 개구를 갖는 포토레지스트층을 형성하는 단계, 스크린 인쇄에 의해 상기 개구에 땜납 페이스트를 도포하는 단계, 및 그 다음 상기 땜납 페이스트를 용융시키거나 리플로우시켜 범프를 형성하는 단계를 포함한다. 이 개구는 포토레지스트를 조사하거나 현상함으로써 형성될 수 있다.
이 방법의 한가지 문제점은 웨이퍼 기판 조각을 일일이 처리하는 데에 새로운 포토레지스트층이 필요하다는 것이다. 다른 문제점은 화학 폐기물을 발생시키는 화학 용액에 의해 포토레지스트층을 제거할 필요가 있다는 점이다. 또 다른 문제점은 범프 스탠드오프(standoff)(범프 높이)가 포토레지스트 마스크의 두께에 의존한다는 점이다. 더 높은 스탠드오프를 얻기 위해서는, 더 두꺼운 포토레지스트층이 필요하다.
그러나, 낮거나 미세한 피치(범프 스페이싱)가 필요한 경우, 가능한 포토레지스트층의 최대한의 두께는 제한되어 있다. 실제로, 포토레지스트층의 개구는 통상적으로 뒤집힌 원뿔 형상, 즉, 본드 패드의 좁은 끝을 향하여 개구가 가늘어지는 형상을 가진다. 그러므로, 스탠드오프를 높이려면 피치를 낮게 하기 어렵고 피치를 낮게 하려면 스탠드오프를 높이기가 어려웠다.
범프를 형성하는 다른 방법은 웨이퍼 기판에 도포되는 포토레지스트 층을 패터닝하여 범프 영역을 형성하는 단계 및 범프 영역으로 땜납 합금을 전기 도금하는 단계를 포함한다. 그 다음 땝납 합금을 리플로우시켜 구형을 형성하기 전에 포토레지스트층을 제거한다. 이 전기 도금법은 낮은 피치를 제공하지만 습식 화학 약품 또는 도금 용액(plating bath solution)이 필요하다는 문제점이 있다. 또한, 이러한 화학 공정은 유해한 재료를 이용하며 신중하게 취급해야 한다.
전술한 바를 감안해 보면, 저가이며 습식 화학 약품을 이용하지 않는, 범프를 형성하기 위한 방법을 포함하는 것이 바람직 할 것이다. 또한, 높은 스탠드오프(범프 높이) 및 낮거나 미세한 피치(범프 스페이싱)를 제공하는 방법을 포함하는 것이 바람직할 것이다.
본 발명은 첨부된 도면에 관련하는 이하 상세한 설명에 의해 보다 쉽게 이해되어질 것이다. 이 설명을 용이하게 하기 위하여, 동일한 참조 범호는 동일한 구조적 구성 요소를 가리킨다.
반도체 칩 또는 PCB(printed circuit board) 환경의 기판 상에 다층 범프 또는 커넥터를 형성하기 위한 방법이 제공된다. 후술될 설명에서는, 본 발명의 철저한 이해를 제공하기 위하여 다수의 특정 상세한 사항이 설명된다. 그러나, 당업자들은 본 발명이 이들 특정 상세한 사항 모두 또는 일부 없이도 실행될 수 있다고 이해할 것이다. 다른 예에서는, 본 발명을 불필요하게 모호하게 하지 않기 위하여 잘 알려진 공정 동작을 상세하게 기술하지는 않는다.
이제 도 1을 참조해 보면, 본 발명의 일 실시예에 따른 반도체 칩이나 웨이퍼 또는 PCB 기판(104)의 확대된 단면도가 도시된다. 기판(104)은 범프가 형성될 수 있는 범프 영역(112)을 한정하기 위한 복수의 본드 패드(108)를 포함한다. 범프를 형성하기 전에, 본드 패드(108)로부터 알루미늄 산화물 등의 오염 물질을 제거하기 위해 기판(104)이 세척된다.
이러한 세척을 수행하기 위하여, 하나 이상의 애퍼추어(120)로 패터닝된 마스킹판(116)이 애퍼추어(120)가 범프 영역(112)에 맞추어 정렬되도록 기판(104) 위에 배치된다. 적외선 또는 레이저 빔과 같은 국소적인 조사 빔(124)이 마스킹판(116) 상에 제공되고 범프 영역(112)에 조사된다. 빔(124)은 패드(108) 상의 임의의 오염물질을 태운다.
애퍼추어(120)는 조사 빔이 범프 영역(112)을 통과하게 하는 반면 마스킹판(116)은 기판(104)의 나머지 부분에 빔이 조사되지 못하게 해준다. 마스킹판(116)은 금속 또는 세라믹 재료로 이루어질 수 있으며, 약 500 마이크론 내지 약 1 밀리미터의 두께를 가질 수 있다. 애퍼추어(120)는 본드 패드(108)의 크기와 거의 일치하도록 약 40 마이크론 내지 약 60 마이크론의 직경을 가질 수 있다.
이제 도 2를 참조하면, 제1 금속 분말(128)을 포함하는 기판의 단면도가 도시된다. 제1 금속 분말(128)이 기판(104) 상에 피착되어 범프 영역(112) 상에 거의 균일한 층을 형성한다. 애퍼추어(136)를 포함하는 마스킹판(132)이 마스킹판(132) 상의 애퍼추어(136)가 범프 영역(112)에 맞추어 정렬되도록 기판(104) 상에 위치된다. 마스킹판(132)은 도 1에 기술된 바와 같이 조사 빔(124)을 규제하는 데에 이용되는 마스킹판(116)과 동일한 것일 수 있다.
제1 금속 분말(128)은 바람직하게는 구리 또는 납의 함량이 높은 땜납을 포 함하며 약 5 마이크론 내지 약 10 마이크론의 입자 크기를 가진다. 다른 입자 크기 또한 이용가능하지만, 입자 크기가 커지면 범프 크기 및 범프 피치가 커질 수 있음을 인식하여야 한다. 통상적으로, 제1 금속 분말(128)로 선택된 금속 분말은 적어도 약 300℃인 용융점을 가지지만, 이에 한정되는 것은 아니다.
이제 도 3을 참조해 보면, 제1 금속 분말(128)로의 제1 조사 시의 기판(104)의 단면도가 도시된다. 제1 조사 빔(140)이 마스킹판(132 또는 116)을 통해 조사되고, 마스킹판(132 또는 116)은 이 빔(140)을 제1 금속 분말(128)의 선택된 부분에 애퍼추어(136 또는 120)를 통해 전달시킨다. 그러므로 제1 금속 분말(128)의 선택된 부분이 용융되거나 리플로우되어 본드 패드(108) 상에 복수의 제1 범프(150)를 형성한다. 제1 조사 빔(140)은 적외선 빔 또는 레이저 빔 등의, 제1 금속 분말을 가열하거나 용융시키는 데에 적합한 임의의 유형의 빔일 수 있다. 현재로서는, 집속시키기가 용이하기 때문에 레이저 빔이 바람직하다.
이제 도 4를 참조하면, 기판(104) 및 제1 범프(150) 상에 피착된 제2 금속 분말(228)을 포함하는 기판(104)의 단면도가 도시된다. 제1 금속 분말(128)보다 낮은 용융점을 가지는 것이 바람직한 제2 금속 분말(228)이 살포 등에 의해 제1 범프(150) 상에 피착된다. 통상적으로, 제2 금속 분말(228)의 용융점은 약 150℃ 내지 약 200℃ 사이의 범위에 있을 수 있지만 이에 한정되지 않는다.
제2 금속 분말(228)은 입자 크기가 약 5 마이크론 내지 약 10 마이크론인 낮은 용융점을 갖는 땜납(예를 들면, 주석-납)일 수 있지만, 입자 크기가 클수록 범프 크기 및 범프 피치가 커질 수 있음을 인식하여야 한다. 마스킹판(232)은 마스 킹판(232)의 애퍼추어(236)가 제2 범프(250)가 형성될 곳인 제1 범프(150)에 맞추어 정렬되도록 제2 금속 분말(228) 상에 배치된다. 마스킹판(232)은 도 1에 기술된 마스킹판(116), 도 2에 기술된 마스킹판(132), 또는 이 둘 모두와 동일한 것일 수 있다.
이제 도 5를 참조해 보면, 제2 금속 분말(228)로의 제2 조사 시의 기판(104)의 단면도가 도시된다. 제2 조사 빔(240)이 마스킹판(232, 132 또는 116)을 통해 조사되고, 마스킹판(232, 132 또는 116)은 이 조사 빔(240)을 제2 금속 분말(228)의 선택된 부분에 애퍼추어(236, 136 또는 120)를 통해 전달시킨다. 그러므로 제2 금속 분말(228)의 선택된 부분이 용융되거나 리플로우하여 제1 범프(150) 상에 복수의 제2 범프(250)를 형성한다. 제2 금속 분말(228)이 제1 금속 분말(128)보다 낮은 용융점을 가지기 때문에, 제2 금속 분말(228)이 용융되거나 리플로우하여 제2 범프(250) 세트를 형성할 때 제1 범프(150)는 용융되지 않는다.
제2 조사 빔(240)은 제2 금속 분말(228)을 제1 범프(150)에 본딩하기에 충분히 용융될 수 있는 정도로 가열하는 적외선 빔 또는 레이저 빔일 수 있다. 그 다음 제2 범프(250)를 냉각시켜 고형화시킨다. 마지막으로, 제1 및 제2 금속 분말의 용융되지 않은 부분(128a 및 228a)은 예를 들면, 고압 공기로 불어내거나(air-blowing) 스피닝(spinning)함으로써 제거할 수 있다.
본 발명의 다른 실시예에서, 본드 패드(108) 상에 제공되는 패드 야금 상에 범프가 형성될 수 있다. UBM(under-bump metallization)이라고도 알려진 패드 야금은 기판(104)을 보호하고 PCB 등의 외부 기판과 범프 간의 전기적 접속 및 기계 적 접속을 제공한다. UBM은 일반적으로 당업자에게 공지된 방법에 의해 본드 패드(108) 상에 형성된 연속적인 금속층을 포함한다.
다른 실시예에서, 상술한, 금속 분말(128, 228)을 용융시키고 리플로우시키며 범프 영역(112)을 세척하기 위한 조사 빔은 프로그래머블(programmable) 단일 레이저 빔으로 교체될 수 있다. 프로그래머블 단일 레이저 빔을 이용하는 경우, 금속 분말(128, 228)을 용융시키기 위한 열이 범프 영역(112)에 보다 정확히 전달될 수 있다. 그러므로, 반드시 열 노출을 규제하기 위한 마스킹판을 필요로 하지 않으면서 금속 분말(128, 228)의, 범프(150, 250)를 형성하기 위한 부분이 선택적으로 용융될 수 있다.
이제 도 6을 참조해 보면, 본 발명의 일 실시예에 따른 기판(104)의 본드 패드(108) 상에 형성된 복수의 2중-층 금속 범프(350)의 단면도가 도시된다. 각각의 2중-층 범프(350)는 본드 패드(108)에 연결된 제1 범프(150), 및 제1 범프(150)에 연결되며 이 범프 상에 형성된 제2 범프(250)를 포함한다. 플립 칩 어셈블리에서, 예를 들면, 2중-층 범프(350)는 반도체 기판(104)을 전자제품 패키지의 외부 기판에 전기적으로 접속하기 위한 커넥터를 제공한다. 일반적으로, 제1 범프(150)는 스탠드오프를 제공하는 한편 제2 범프(250)는 땜납 접합부 형성을 제공한다.
기판(104) 상에 범프를 형성하는 것에 관하여 상기 공정이 기술되었지만, 본 발명은 PCB 기판 상에 범프 또는 상호접속부를 형성하는 데에 적용될 수 있다. 상기 공정은 또한 2개 이상의 범프층을 가지는 커넥터를 형성하도록 적용될 수 있다. 예를 들면, 제2 범프(250) 상에 제3 금속 분말을 피착시켜 제3 금속 분말의 일부를 선택적으로 용융하거나 리플로우시킴으로써 커넥터의 제3 범프가 형성될 수 있다.
본 발명은 최소한의 도구가 필요하기 때문에 공정 비용을 줄일 수 있다는 점에서 특히 바람직하며, 습식 화학 공정을 포함하지 않고, 재사용가능 마스킹판을 이용한다. 금속 분말을 선택적으로 용융시키는 데에 프로그래머블, 단일 레이저 빔을 이용하는 경우 마스킹판을 생략할 수 있다.
본 발명의 다른 이점은 단층 범프에 비하여 2중 또는 다층 범프에 의해 달성될 수 있는 높은 스탠드오프이다. 고온에서, 실리콘 웨이퍼 및 범프는 PCB 등의 외부 표면와 실리콘 웨이퍼에서의 서로 다른 팽창률 때문에 발생하는 열 기계적 응력을 받는다. 서로 다른 재료에서의 열 팽창 계수(CTE)의 불일치 때문에 팽창률이 달라지게 된다. 과도한 응력은 실리콘 분열 또는 범프 분열을 일으킬 수 있다. 높은 스탠드오프는 CTE 불일치에 의해 발생하는 응력을 완화하고 그로 인하여 범프 접합 신뢰도를 향상시킨다.
본 발명의 다른 이점은 범프 크기 및 범프 피치가 줄어들었다는 점이다. 제1 범프(150) 상에 제2 범프(250)를 형성함으로써, 범프 크기 또는 직경을 증가시키지 않고도 높은 스탠드오프가 달성된다. 따라서, 이는 마스킹판의 애퍼추어의 분해능(resolution) 및 이용되는 금속 분말 입자 크기에 따라 범프 피치가 약 50 마이크론 내지 약 75 마이크론의 범위의 낮거나 미세해진다. 프로그래머블 레이저 빔이 이용되는 실시예에서, 범프 크기 및 피치는 레이저 빔의 분해능에 의존한다.
본 발명의 다른 실시예들이 본 발명의 상세한 사항 및 실행을 고려함으로써 당업자에게 명백해질 것이다. 또한, 명료하게 설명하기 위하여 특정 용어가 이용되었지만, 이는 본 발명을 한정하지 않는다. 상술한 실시예 및 바람직한 특징은 예시적인 것으로 간주되어야 하며 본 발명은 첨부된 특허 청구 범위가 정의한다.
기판 상에 다층 범프를 형성하기 위한 방법은 기판 상에 제1 금속 분말을 피착하는 단계 및 제1 금속 분말의 일부를 선택적으로 용융시키고 리플로우시켜 제1 범프를 형성하는 단계를 포함한다. 그 다음 제2 금속 분말이 제1 범프 상에 피착되고, 용융되어 제1 범프 상에 제2 범프를 형성한다. 기판 상에 마스킹판이 배치되어 금속 분말의 용융될 부분을 선택하고 조사 빔을 통해 이 금속 분말을 용융시킨다. 임의의 습식 화학 약품을 필요로 하지 않고도 다층 범프가 형성된다.
본 발명은 최소한의 도구가 필요하기 때문에 공정 비용을 줄일 수 있다는 점에서 특히 바람직하며, 습식 화학 공정을 포함하지 않고, 재사용가능 마스킹판을 이용한다. 금속 분말을 선택적으로 용융시키는 데에 프로그래머블, 단일 레이저 빔을 이용하는 경우 마스킹판을 생략할 수 있다.

Claims (20)

  1. 기판 상에 2중-층 범프를 형성하기 위한 방법으로서,
    상기 기판 상에 제1 금속 분말을 피착하는 단계,
    상기 제1 금속 분말을 용융시켜 제1 범프를 형성하는 단계,
    적어도 상기 제1 범프 상에 제2 금속 분말을 피착하는 단계, 및
    상기 제2 금속 분말을 용융시켜 상기 제1 범프 상에 제2 범프를 형성하는 단계를 포함하고,
    상기 제1 범프 및 상기 제2 범프는 상기 2중-층 범프를 형성하는 방법.
  2. 제1항에 있어서,
    상기 제1 금속 분말을 용융시키는 단계는
    상기 기판 상에 적어도 하나의 애퍼추어를 가지는 제1 마스킹판을 위치시키는 단계, 및
    상기 제1 금속 분말의 선택된 부분을 상기 적어도 하나의 애퍼추어를 통해 조사함으로써 상기 선택된 부분을 용융시키는 단계를 더 포함하는 방법.
  3. 제2항에 있어서,
    상기 제2 금속 분말을 용융시키는 단계는
    상기 기판 상에 적어도 하나의 애퍼추어를 가지는 제2 마스킹판을 위치시키 는 단계, 및
    상기 제2 금속 분말의 선택된 부분을 상기 제2 마스킹판의 애퍼추어를 통해 조사함으로써 상기 선택된 부분을 용융시키는 단계를 더 포함하는 방법.
  4. 제3항에 있어서,
    상기 제2 금속 분말의 용융점은 상기 제1 금속 분말의 용융점보다 낮은 방법.
  5. 제1항에 있어서,
    상기 제1 금속 분말 및 상기 제2 금속 분말은 각각 약 5 마이크론 내지 약 10 마이크론 사이의 입자 크기를 가지는 방법.
  6. 제5항에 있어서,
    상기 제1 금속 분말은 구리와 납의 함량이 높은 땜납 중 하나를 포함하고, 상기 금속 분말은 용융점이 낮은 땜납을 포함하는 방법.
  7. 제1항에 있어서,
    상기 제1 금속 분말을 피착시키기 전에 상기 기판 상의 본드 패드를 세척하는 단계를 더 포함하는 방법.
  8. 제7항에 있어서,
    상기 세척 단계는 상기 본드 패드를 조사하여 상기 본드 패드 상의 임의의 오염물질을 태우는 단계를 포함하는 방법.
  9. 제1항에 있어서,
    상기 제1 금속 분말을 용융시키는 단계는 상기 제1 금속 분말의 일부를 프로그래머블(programmable) 단일 레이저 빔으로 조사하는 단계를 더 포함하는 방법.
  10. 제1항에 있어서,
    상기 기판 상에 남아 있는 상기 제1 및 제2 금속 분말의 임의의 용융되지 않은 부분을 제거하는 단계를 더 포함하는 방법.
  11. 반도체 장치로서,
    본드 패드를 가지는 기판, 및
    상기 본드 패드 상에 형성된 2중-층 범프를 포함하고,
    상기 2중-층 범프는 상기 본드 패드에 연결된 제1 범프 및 상기 제1 범프에 연결된 제2 범프를 포함하고,
    상기 제2 범프는 상기 제1 범프를 형성하는 재료보다 낮은 용융점을 가지는 재료로 형성되는 반도체 장치.
  12. 제10항에 있어서,
    상기 제1 범프는 상기 기판 상에 피착된 제1 금속 분말을 용융시킴으로써 형성되고, 상기 제2 범프는 상기 제1 범프 상에 피착된 제2 금속 분말을 용융시킴으로써 형성되는 반도체 장치.
  13. 제12항에 있어서,
    상기 제1 및 제2 금속 분말 각각은 약 5 마이크론 내지 약 10 마이크론 사이의 입자 크기를 가지는 반도체 장치.
  14. 제13항에 있어서,
    상기 제1 범프는 구리와 납의 함량이 높은 땜납 중 하나를 포함하고, 상기 제2 범프는 용융점이 낮은 땜납을 포함하는 반도체 장치.
  15. 제13항에 있어서,
    상기 제1 금속 분말은 약 300℃ 보다 높은 용융점을 가지는 반도체 장치.
  16. 제15항에 있어서,
    상기 제2 금속 분말은 약 150℃ 내지 약 200℃ 사이의 용융점을 가지는 반도체 장치.
  17. 기판 상에 다층 커넥터를 형성하는 방법으로서,
    상기 기판 상에 제1 금속 분말을 피착시키는 단계,
    상기 제1 금속 분말의 선택된 부분을 조사하여 제1 범프를 형성하는 단계,
    상기 제1 범프 상에 제2 금속 분말을 피착시키는 단계, 및
    상기 제2 금속 분말을 조사하여 상기 제1 범프 상에 제2 범프를 형성하는 단계를 포함하고,
    상기 제1 범프 및 상기 제2 범프는 상기 다층 커넥터를 형성하는 방법.
  18. 제17항에 있어서,
    상기 제1 금속 분말 및 상기 제2 금속 분말은 상기 기판 상에 위치된 마스킹판의 애퍼추어를 통해 전달되는 조사 빔으로 조사되는 방법.
  19. 제17항에 있어서,
    상기 제2 금속 분말의 용융점은 상기 제1 금속 분말의 용융점보다 낮은 방법.
  20. 제17항에 있어서,
    상기 제1 금속 분말 및 상기 제2 금속 분말은 각각 약 5 마이크론 내지 약 10 마이크론 사이의 입자 크기를 가지는 방법.
KR1020060106196A 2005-10-31 2006-10-31 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 KR101279234B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/263,440 US7279409B2 (en) 2005-10-31 2005-10-31 Method for forming multi-layer bumps on a substrate
US11/263,440 2005-10-31

Publications (2)

Publication Number Publication Date
KR20070046756A true KR20070046756A (ko) 2007-05-03
KR101279234B1 KR101279234B1 (ko) 2013-06-26

Family

ID=37996971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106196A KR101279234B1 (ko) 2005-10-31 2006-10-31 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치

Country Status (7)

Country Link
US (1) US7279409B2 (ko)
JP (1) JP5079304B2 (ko)
KR (1) KR101279234B1 (ko)
CN (1) CN1959531A (ko)
DE (1) DE102006051151A1 (ko)
SG (1) SG131913A1 (ko)
TW (1) TWI330876B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639786B1 (ko) 2009-01-14 2016-07-15 코닌클리케 필립스 엔.브이. 기판 상에 적어도 하나의 전기 전도성 막을 퇴적하는 방법
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5397243B2 (ja) * 2010-01-28 2014-01-22 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
US20140144593A1 (en) 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
US9636782B2 (en) 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
TWI576190B (zh) * 2013-08-01 2017-04-01 Ibm 使用中段波長紅外光輻射燒蝕之晶圓剝離
DE102013220886A1 (de) * 2013-10-15 2015-04-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen einer metallischen Kontaktierungsstruktur auf einem Halbleitersubstrat
US9474162B2 (en) * 2014-01-10 2016-10-18 Freescale Semiocnductor, Inc. Circuit substrate and method of manufacturing same
CN105632910B (zh) * 2015-03-31 2021-04-30 中国科学院微电子研究所 栅导体层及其制造方法
CN108807202B (zh) * 2018-06-11 2019-11-12 广东海洋大学 一种激光制作钎料凸点的方法
CN112599642A (zh) * 2020-12-18 2021-04-02 泰州隆基乐叶光伏科技有限公司 一种电池片的焊接方法以及光伏组件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110241A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JP3193100B2 (ja) * 1992-03-13 2001-07-30 富士通株式会社 半導体装置
JP2586811B2 (ja) 1993-11-29 1997-03-05 日本電気株式会社 はんだバンプ形成方法
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH07321444A (ja) * 1994-05-24 1995-12-08 Fujitsu Ltd 金属パターン形成方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP2000228576A (ja) * 1999-02-08 2000-08-15 Ricoh Co Ltd バンプを具備する回路基板とその製造方法
JP2000252313A (ja) * 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2002076043A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp バンプ形成方法、半導体装置、およびバンプ形成装置
JP2005235856A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd フリップチップ実装方法及びその装置

Also Published As

Publication number Publication date
SG131913A1 (en) 2007-05-28
DE102006051151A1 (de) 2007-06-06
US20070099413A1 (en) 2007-05-03
JP5079304B2 (ja) 2012-11-21
CN1959531A (zh) 2007-05-09
KR101279234B1 (ko) 2013-06-26
TWI330876B (en) 2010-09-21
JP2007129220A (ja) 2007-05-24
TW200725768A (en) 2007-07-01
US7279409B2 (en) 2007-10-09

Similar Documents

Publication Publication Date Title
KR101279234B1 (ko) 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치
US6454159B1 (en) Method for forming electrical connecting structure
US6271107B1 (en) Semiconductor with polymeric layer
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
KR20030067590A (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
WO2006126361A1 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP2010109032A (ja) 半導体装置の製造方法
JP6429877B2 (ja) フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
JP3364266B2 (ja) バンプの形成法
TW200536646A (en) Vertical removal of excess solder from a circuit substrate
JP2007243106A (ja) 半導体パッケージ構造
JP4503462B2 (ja) 半導体装置の製造方法
JPH09246319A (ja) フリップチップ実装方法
JPH11251472A (ja) 半導体装置およびその製造方法ならびに半導体実装装置
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2001230537A (ja) ハンダバンプの形成方法
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP2007116051A (ja) 半導体製造装置の製造方法
JP2008098210A (ja) 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
JP2009135345A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 6