JP2005235856A - フリップチップ実装方法及びその装置 - Google Patents

フリップチップ実装方法及びその装置 Download PDF

Info

Publication number
JP2005235856A
JP2005235856A JP2004040333A JP2004040333A JP2005235856A JP 2005235856 A JP2005235856 A JP 2005235856A JP 2004040333 A JP2004040333 A JP 2004040333A JP 2004040333 A JP2004040333 A JP 2004040333A JP 2005235856 A JP2005235856 A JP 2005235856A
Authority
JP
Japan
Prior art keywords
substrate
electrode
bump electrode
chip
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004040333A
Other languages
English (en)
Inventor
Kazuji Azuma
和司 東
Shinji Ishitani
伸治 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004040333A priority Critical patent/JP2005235856A/ja
Publication of JP2005235856A publication Critical patent/JP2005235856A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

【課題】 電極間隔が狭いICチップを加熱による劣化を生じさせることなく基板に接合するフリップチップ実装方法及びその装置を提供する。
【解決手段】 ICチップ1及び基板3を洗浄槽5に収容してエネルギー波によりバンプ電極2及び基板電極4の表面を洗浄した後、接合ツール8によりICチップ1を保持して接合ステージ10上に搬送された基板3に装着し、加熱及び加圧してバンプ電極2を基板電極4に接合する。洗浄後に実装終了するまで3分以内とすることが望ましい。
【選択図】 図3

Description

本発明は、ICチップを基板にフリップチップ実装技術により実装するフリップチップ実装方法及びその装置に関するものである。
フリップチップ実装技術によりICチップを基板に実装するフリップチップ実装技術として、以下に示す半導体装置が知られている(特許文献1参照)。
上記半導体装置は、図3に示すように、ICチップ100に形成されたバンプ電極101を基板103に形成された基板電極102に接合してICチップ100を基板103に実装するに先立って、基板電極102の表面を原子又はイオンの照射により清浄化し、バンプ電極101を基板電極102に当接させて加熱圧着させる。
前記バンプ電極101は金属細線を電極に接合して一部を残して引き切ることにより酸化膜や異物のない金属素地が露呈した状態となり、外気から遮断して保存され、基板電極102は原子又はイオンの照射によりエッチングされて清浄化されるので、加熱及び加圧によりバンプ電極101は基板電極102に重合して接合される。
特許第3252745号(第2〜3頁、図1)
しかしながら、上記従来技術においてICチップ100に形成されたバンプ電極101は金(Au)スタッドバンプとして形成されており、その直径サイズは最小で40μm程度であるが、ディスプレイドライバなどとして使用されるICチップのように電極間ピッチが40μmのものではバンプ電極の形成が不可能であり、バンプ電極の直径サイズを20μm程度に形成することが要求される。
これを実現するためには、従来のバンプ電極の形成方法であるAu線をスパーク印加によりAuボールを形成し、ボンディングツールでICチップの出mm極に超音波接合する方法では、10μm以下のAu線を用いて±2μm以下に接合精度に求める必要があり、これを多数のバンプ電極について高い歩留まりで形成することは極めて困難である。
また、バンプ電極及び基板電極が微細になると接合面積が小さくなるため、接合時の加熱による影響が大きくなり、接合強度の低下や剥がれが生じやすく、フリップチップ実装の信頼性を低下させることになる。上記従来技術においてはバンプ電極を150〜300℃に加熱して基板電極に接合するため、バンプ電極が微細になると加熱温度が高いことによる弊害が大きくなる。
本発明が目的とするところは、微小サイズに形成されたバンプ電極及び基板電極を用いたフリップチップ実装を可能にするフリップチップ実装方法及びその装置を提供することにある。
上記目的を達成するための本願第1発明に係るフリップチップ実装方法は、ICチップに形成されたバンプ電極と、基板に形成された基板電極の表面とをエネルギー波で洗浄し、前記基板電極に対するバンプ電極の位置決めを行った後、バンプ電極と基板電極との間を加圧及び加熱により接合して基板にICチップを実装することを特徴とするもので、バンプ電極及び基板電極の表面はエネルギー波による洗浄により清浄化されるので、洗浄後速やかに加圧及び加熱を与えて両者を接合することができる。
上記フリップチップ実装方法において、バンプ電極及び基板電極の表面は、Au、Cu又は半田系の金属により形成するのが好適であり、バンプ電極はメッキ法、スパッタ法又は蒸着法により形成するのが好適である。
また、エネルギー波は、プラズマ、エキシマUV、紫外線エキシマレーザ又は原子ビームが酸化膜や異物の除去に効果的であり、このエネルギー波による洗浄後3分以内に実装終了することにより清浄化された状態を維持して接合がなされるので、接合のための加熱温度を低く設定することができる。この接合温度は150℃以下とすることにより、ICチップや基板を劣化させることが抑制される。
また、本願第2発明に係るフリップチップ実装装置は、バンプ電極が形成されたICチップ及び基板電極が形成された基板を収容してエネルギー波の照射によりバンプ電極及び基板電極の表面を洗浄する洗浄槽と、前記基板を位置決め保持する接合ステージと、前記ICチップを保持して任意方向に移動制御され、ICチップを基板に装着して加圧及び加熱する接合ツールと、前記洗浄槽により洗浄された基板を接合ステージ上に搬送し、ICチップを接合ツールに搬送する搬送手段と、接合ステージ上に保持された基板の基板電極と接合ツールに保持されたICチップのバンプ電極との位置ずれを検出する位置ずれ検出手段とを備えてなることを特徴とする。実装対象とする基板とICチップは洗浄槽に収容されてエネルギー波によりバンプ電極及び基板電極の表面が洗浄されるので、洗浄された基板を接合ステージ上に搬送し、接合ツールによりICチップを保持し、位置ずれ検出手段により検出されたバンプ電極と基板電極との位置ずれ量に応じて接合ツールを移動制御すると接合位置の位置決めがなされるので、接合ツールによりICチップを基板に装着して加熱及び加圧すると、バンプ電極は基板電極に接合されてICチップは基板に実装される。
本発明によれば、バンプ電極及び基板電極は接合に先立ってエネルギー波によってされるので、接合表面に酸化膜や異物が存在せず、比較的低い温度の加熱と加圧によりバンプ電極を基板電極に接合することができ、微細な電極サイズ及び電極間隔であっても劣化を生じさせないフリップチップ実装が可能となる。
図1は、本実施形態に係るフリップチップ実装方法によりICチップ1に形成された複数のバンプ電極2を基板3上に形成された複数の基板電極4に接合してICチップ1を基板3に実装した状態を示すものである。前記バンプ電極2はメッキ法によって形成され、電極間隔が40μmであるとき、電極幅は20μm、電極間が20μm、電極高さが10〜15μmになるように形成される。バンプ電極2をスパッタ法や蒸着法によって形成する場合には、電極高さは1〜2μmに形成される。
上記フリップチップ実装は、図2に示すフリップチップ実装装置11を用いてなされる。図3は、前記フリップチップ実装装置11の要部構成を示すもので、バンプ電極2が形成されたICチップ1及び基板電極4が形成された基板3は洗浄槽5を通過させることにより、バンプ電極2及び基板電極4の表面が洗浄される。バンプ電極2は金(Au)又は銅(Cu)又は半田系の金属により形成され、基板電極4はその表面が金又は銅又は半田系の金属で形成され、洗浄により酸化膜や異物が除去される。洗浄手段として、プラズマ、エキシマUV、紫外線エキシマレーザ、原子ビームの照射が好適である。
洗浄槽5を出た基板3は搬送ツール6によって接合ステージ10に送られて所定位置に位置決めされる。また、洗浄槽5を出たICチップ1はバンプ電極2が上向きの状態にあるので、反転コレット7により上下反転された後、接合ツール8に保持されて接合ステージ10上に保持された基板3上に移動する。接合ステージ10の上方に配設されたアライメントカメラ9は、バンプ電極2と基板電極4との相対位置を計測するので、計測された位置ずれ量に応じて接合ツールが水平方向に移動し、垂直軸回りに回動することによりバンプ電極2と基板電極4とは精密に位置合わせがなされる。位置決めがなされると接合ツール8が下降動作してバンプ電極2を基板電極4に当接させ、加圧と加熱が加えられることによりバンプ電極2は基板電極4に接合される。
前記洗浄槽5を出てから接合されるまでの所要時間が3分以内となるように各部の動作を設定することにより、バンプ電極2及び基板電極4の表面は正常な状態が維持されているので、接合温度を150℃以下の低温で実施することが可能となる。低温による接合により、基板3やICチップ1の劣化を抑制することができ、信頼性の高いフリップチップ実装が可能となる。
本発明は、電子機器の小型化、高機能化に伴って小型化され、電極間が狭ピッチ化されるICチップを信頼性よく実装することができるフリップチップ実装方法及び実装装置を提供することができる。
実施形態に係るフリップチップ実装によりICチップを基板に接合した状態を示す側面図。 同上実装を実施するフリップチップ実装装置の構成を示す斜視図。 同上装置の要部構成を示す模式図。 従来技術に係るフリップチップ実装を示す模式図。
符号の説明
1 ICチップ
2 バンプ電極
3 基板
4 基板電極
5 洗浄槽
6 搬送ツール
7 反転コレット
8 接合ツール
9 アライメントカメラ
10 接合ステージ
11 フリップチップ実装装置

Claims (8)

  1. ICチップに形成されたバンプ電極と、基板に形成された基板電極の表面とをエネルギー波で洗浄し、前記基板電極に対するバンプ電極の位置決めを行った後、バンプ電極と基板電極との間を加圧及び加熱により接合して基板にICチップを実装することを特徴とするフリップチップ実装方法。
  2. バンプ電極が、Au、Cu又は半田系の金属である請求項1に記載のフリップチップ実装方法。
  3. 基板電極の表面が、Au、Cu又は半田系の金属である請求項1に記載のフリップチップ実装方法。
  4. バンプ電極が、メッキ法、スパッタ法又は蒸着法により形成される請求項1又は2に記載のフリップチップ実装方法。
  5. エネルギー波が、プラズマ、エキシマUV、紫外線エキシマレーザ又は原子ビームである請求項1に記載のフリップチップ実装方法。
  6. 接合温度が、150℃以下である請求項1に記載のフリップチップ実装方法。
  7. エネルギー波による洗浄後3分以内に実装終了する請求項1、5、6いずれか一項に記載のフリップチップ実装方法。
  8. バンプ電極が形成されたICチップ及び基板電極が形成された基板を収容してエネルギー波の照射によりバンプ電極及び基板電極の表面を洗浄する洗浄槽と、前記基板を位置決め保持する接合ステージと、前記ICチップを保持して任意方向に移動制御され、ICチップを基板に装着して加圧及び加熱する接合ツールと、前記洗浄槽により洗浄された基板を接合ステージ上に搬送し、ICチップを接合ツールに搬送する搬送手段と、接合ステージ上に保持された基板の基板電極と接合ツールに保持されたICチップのバンプ電極との位置ずれを検出する位置ずれ検出手段とを備えてなることを特徴とするフリップチップ実装装置。
JP2004040333A 2004-02-17 2004-02-17 フリップチップ実装方法及びその装置 Pending JP2005235856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004040333A JP2005235856A (ja) 2004-02-17 2004-02-17 フリップチップ実装方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004040333A JP2005235856A (ja) 2004-02-17 2004-02-17 フリップチップ実装方法及びその装置

Publications (1)

Publication Number Publication Date
JP2005235856A true JP2005235856A (ja) 2005-09-02

Family

ID=35018527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004040333A Pending JP2005235856A (ja) 2004-02-17 2004-02-17 フリップチップ実装方法及びその装置

Country Status (1)

Country Link
JP (1) JP2005235856A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129220A (ja) * 2005-10-31 2007-05-24 Freescale Semiconductor Inc 基板上に多層バンプを形成する方法
JP2008282915A (ja) * 2007-05-09 2008-11-20 Shibaura Mechatronics Corp 電子部品の実装装置、反転ピックアップ装置及び実装方法
CN105938790A (zh) * 2015-03-05 2016-09-14 瑞萨电子株式会社 制造半导体器件的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129220A (ja) * 2005-10-31 2007-05-24 Freescale Semiconductor Inc 基板上に多層バンプを形成する方法
JP2008282915A (ja) * 2007-05-09 2008-11-20 Shibaura Mechatronics Corp 電子部品の実装装置、反転ピックアップ装置及び実装方法
CN105938790A (zh) * 2015-03-05 2016-09-14 瑞萨电子株式会社 制造半导体器件的方法
CN105938790B (zh) * 2015-03-05 2021-01-01 瑞萨电子株式会社 制造半导体器件的方法

Similar Documents

Publication Publication Date Title
JP3181600B2 (ja) 基板またはチップにフラックスなしで半田付けする方法および装置
JP4785937B2 (ja) 半導体装置の製造方法
JP6149277B2 (ja) 電子部品実装方法、電子部品実装システムおよび基板
WO2002015654A1 (fr) Procede de fixation et dispositif de fixation
KR20190133256A (ko) 다이 처리
US20150132865A1 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP3429953B2 (ja) 微細金属バンプの製造方法および製造装置
JP3194553B2 (ja) 半導体装置の製造方法
KR100910217B1 (ko) 프로브 본딩장치 및 방법
JP2002076043A (ja) バンプ形成方法、半導体装置、およびバンプ形成装置
JP2005235856A (ja) フリップチップ実装方法及びその装置
KR100910218B1 (ko) 프로브 본딩장치 및 방법
KR100813757B1 (ko) 실장 방법
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JP2005244118A (ja) 半導体素子の製造方法およびカメラモジュールの製造方法
CN110164784A (zh) 用于回焊半导体装置的导电元件的方法及设备
JPH03120737A (ja) ボンデイング方法及び装置
JP2008130636A (ja) 超音波フリップチップ実装の製造方法
JP5648200B2 (ja) 接合方法
Wang et al. Laser-assisted bump transfer for flip chip assembly
JP2006080100A (ja) 接合方法および装置
JP2005079211A (ja) 超音波フリップチップ実装方法
JP2004319836A (ja) 被接合物の受け渡し方法および装置
JP2003303854A (ja) チップ実装方法およびそれを用いた装置
JP2003258012A (ja) バンプ付け装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061226

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080827

A131 Notification of reasons for refusal

Effective date: 20081209

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090204

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20090303

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090427

A02 Decision of refusal

Effective date: 20090908

Free format text: JAPANESE INTERMEDIATE CODE: A02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091026