KR100813757B1 - 실장 방법 - Google Patents

실장 방법 Download PDF

Info

Publication number
KR100813757B1
KR100813757B1 KR1020037001511A KR20037001511A KR100813757B1 KR 100813757 B1 KR100813757 B1 KR 100813757B1 KR 1020037001511 A KR1020037001511 A KR 1020037001511A KR 20037001511 A KR20037001511 A KR 20037001511A KR 100813757 B1 KR100813757 B1 KR 100813757B1
Authority
KR
South Korea
Prior art keywords
electrode
conductive paste
joined
mounting method
bonded
Prior art date
Application number
KR1020037001511A
Other languages
English (en)
Other versions
KR20030045019A (ko
Inventor
야마우찌아끼라
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20030045019A publication Critical patent/KR20030045019A/ko
Application granted granted Critical
Publication of KR100813757B1 publication Critical patent/KR100813757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전극을 구비한 피접합물끼리를 접합할 때, 적어도 한 쪽의 피접합물의 전극을 에너지파 혹은 에너지 입자를 조사함으로써 세정한 후, 특수 가스 분위기하로 유지하면서 비도전성 페이스트를 도포하고, 비도전성 페이스트면을 사이로 다른 쪽의 피접합물에 대해 무플럭스로 접합하는 실장 방법이다. 피접합물의 전극의 일차 산화 및 이차 산화를 효과적으로 방지하고, 또한 무플럭스에서의 접합을 가능하게 함으로써, 공정의 간소화 및 접합물의 품질 향상을 달성할 수 있다.
피접합물 전극, 비도전성 페이스트, 플럭스렉스, 도포 챔버, 웨이퍼

Description

실장 방법{MOUNTING METHOD}
본 발명은 전극을 구비한 피접합물끼리를 접합하는 실장 방법에 관한 것이다.
전극을 구비한 피접합물끼리, 예를 들어 전극으로서의 범프가 형성된 칩과 기판을 서로 접합, 예를 들어 가열 접합하는 실장 방법은 잘 알려져 있다. 대표적인 공법으로서, 접합에 앞서서 전극이 세정되고, 세정 후에 비도전성 페이스트를 도포하여 접합 후에 있어서의 접합부의 밀봉성을 확보하는 동시에, 접합의 확실성이나 접합시의 전극의 산화 방지를 위해 접합 전에 플럭스를 도포하는 공법이 알려져 있다.
그런데, 상기와 같은 종래 공법에서는 피접합물의 전극을 세정하여 일차 산화를 방지한 후, 비도전성 페이스트나 플럭스 도포까지의 시간이 길면, 피접합물의 전극, 예를 들어 핸더 범프가 산화되어 버릴 가능성이 있다.
또한, 가열 접합 전에 플럭스를 도포함으로써 어느 정도 이차 산화를 방지할 수는 있지만, 플럭스를 도포하면 접합 후에 플럭스 잔사의 제거가 필요해져, 그만큼 공정이 복잡해지는 문제를 초래하고 있다.
그래서, 본 발명의 목적은 피접합물의 전극의 일차 산화 및 이차 산화를 효과적으로 방지할 수 있고, 또한 무플럭스에서의 접합을 가능하게 하는 공정의 간략화가 가능한 효율적인 실장 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 관한 실장 방법은 전극을 구비한 피접합물끼리를 접합할 때, 적어도 한 쪽의 피접합물 전극을 에너지파 혹은 에너지 입자를 조사함으로써 세정한 후, 특수 가스 분위기하로 유지하면서 비도전성 페이스트를 도포하고, 비도전성 페이스트면을 사이로 다른 쪽의 피접합물에 대해 무플럭스로 접합하는 것을 특징으로 하는 방법으로 이루어진다. 여기서 특수 가스 분위기라 함은, 불활성 가스 분위기, 혹은 피접합물의 전극과 반응하지 않는 가스 분위기(예를 들어, 질소 가스 분위기)인 것, 또는 산화물의 환원, 치환 반응 등에 의해 산화물을 제거하는 가스 분위기인 것을 말한다.
상기 실장 방법에 있어서는, 세정과 비도전성 페이스트의 도포를 동일한 장소에서 행하는 것도 가능하지만, 각각을 가장 적절한 분위기하에서 행하기 위해서는 세정을 세정 챔버 내에서 행하고, 도포를 세정 챔버와 연결된 도포 챔버 내에서 행하는 것이 바람직하다.
에너지파 혹은 에너지 입자로서는, 플라즈마, 이온빔, 원자빔, 래디컬빔, 레이저 등을 이용할 수 있고, 특히 세정 효과 및 장치 구성의 간소화의 면에서 플라즈마를 이용하는 것이 바람직하다.
다른 쪽의 피접합물의 전극에 대해서도 에너지파 혹은 에너지 입자의 조사에 의한 세정, 또는 세정 후의 비도전성 페이스트의 도포를 행하는 것도 가능하지만, 다른 쪽의 피접합물 전극에 미리 금도금을 실시해 놓으면, 본질적으로 표면 산화의 문제는 생기지 않으므로, 본 발명에 관한 에너지파 혹은 에너지 입자에 의한 세정과 비도전성 페이스트의 도포는 다른 한 쪽의 피접합물에 대해서만 행하면 되는 것이 된다. 즉, 본 발명에 있어서는 상기 세정 후의 비도전성 페이스트의 도포를 실시한 양 피접합물의 전극끼리를 접합할 수도 있고, 한 쪽의 피접합물의 전극에 대해서만 상기 세정, 비도전성 페이스트의 도포를 실시하고, 다른 쪽의 피접합물의 전극에는 미리 금도금을 실시해 두어 양 피접합물의 전극끼리를 접합할 수도 있다.
비도전성 페이스트의 도포 방법은 특별히 한정되지 않지만, 인쇄에 의해 행하는 것이 균일한 도포 두께로 소정의 범위에 대해 균일하게 도포할 수 있는 점에서 바람직하다. 인쇄 방법으로서는, 예를 들어 일본 특허 공개 평10-313015호 공보 등에 개시되어 있는 스크린 인쇄 등을 적용할 수 있다(단, 상기 공보에 개시되어 있는 방법에 한정되는 것은 아님). 특히 특수 가스 분위기하에 있어서 감압 분위기 속에서 인쇄하는, 소위 진공 인쇄를 적용하면, 전극(범프)의 요철 바닥부에 공기가 남아, 남은 공기가 보이드가 되는 것을 방지하는 것이 가능해진다. 이 인쇄는 비도전성 페이스트의 도포가 피접합물에 부착되어 있는 인식 마크부를 남기도록 행해지는 것이 바람직하다. 노출되도록 남겨진 인식 마크는 다이싱시(예를 들어, 칩으로 재단시) 또는 웨이퍼끼리의 접합시 등의 위치 맞춤에 이바지하게 된다.
도포되는 비도전성 페이스트는 전극 밀봉용 액형의 비도전성 수지로 이루어지고, 도포 후 접합 전에 적어도 반경화되어 접합 중으로부터 접합 후에 이를 때까지 전극을 주위 분위기에 대해 밀봉한다. 또한, 이 비도전성 페이스트에는 도전 입자를 함유하는 페이스트를 이용할 수도 있다. 도전 입자는 피접합물의 전극끼리가 접합될 때에 전극 사이에 개재하여 전기적 접합의 신뢰성을 높일 수 있다.
또한 본 발명의 실장 방법에서는 비교적 큰 피접합물, 예를 들어 웨이퍼에 대해 상기 에너지파 혹은 에너지 입자에 의한 세정, 세정 후의 특수 가스 분위기하에서의 비도전성 페이스트의 도포를 행하고, 비도전성 페이스트가 도포된 웨이퍼를 재단하여 복수의 칩 등에 형성하고, 그 칩을 다른 쪽의 피접합물, 예를 들어 기판에 대해 접합하도록 하는 것도 가능하다. 즉, 비도전성 페이스트를 도포한 피접합물을, 비도전성 페이스트를 적어도 반경화시킨 후, 소피접합물로 재단하여 상기 소피접합물을 비도전성 페이스트면을 사이로 다른 쪽의 피접합물에 대해 무플럭스로 접합하는 방법이다.
또한, 본 발명에서 말하는「전극」이라 함은, 피접합물의 표면과 동일한 레벨 혹은 그보다도 약간 높은 위치에 평탄형으로 형성된 전극 및 상기 평탄한 전극 상에, 혹은 피접합물의 표면 상에 볼록형으로 솟아오르도록 형성된, 소위 범프라 불리우는 형태를 포함하는 개념이다. 따라서, 전극끼리의 접합도 범프끼리의 접합, 범프와 평탄 전극의 접합을 포함하는 개념이다. 또한, 접합 방법으로서는, 대표적으로는 히터 등에 의한 가열 접합을 적용할 수 있지만, 이에 한정되지 않고 초음파를 사용한 초음파 접합도 적용 가능하다.
상기와 같은 본 발명에 관한 실장 방법에 있어서는, 전극을 에너지파 혹은 에너지 입자에 의해 세정한 후에 특수 가스 분위기하로 유지하면서 비도전성 페이스트를 도포하므로, 세정되어 일차 산화가 방지된 상태의 전극은 그 상태에서 비도 전성 페이스트에 의해 주위의 분위기로부터 밀봉된 상태가 된다. 따라서, 세정으로부터 페이스트 도포까지 동안의 일차 산화가 효율적으로 방지된다.
이 상태에서, 피접합물끼리가 접합(예를 들어, 가열 접합)되므로, 세정 후에 비도전성 페이스트로 씌워진 전극은 접합에 이를 때까지 주위의 분위기에 접촉할 기회가 없어져 이차 산화도 효과적으로 방지되게 된다. 또한, 이와 같이 세정 후의 전극 표면을 비도전성 페이스트로 씌움으로써, 산화 방지에 한정되지 않고 후의 접합 공정의 방해가 되는 산화 이외의 금속 표면과의 반응이나 바람직하지 않은 이물질이나 반응물의 부착(예를 들어, CO 등의 흡착)을 방지할 수 있다. 따라서, 무플럭스에서의 접합이 가능해져 무플럭스로 함으로써, 접합 완료에 이르기까지의 일련의 공정이 대폭으로 간소화된다. 또한, 접합 공정에서는 이미 비도전성 페이스트가 도포되어 있고, 또한 플럭스 공정, 그 잔사 제거 공정이 불필요하므로, 일련의 공정에 필요로 하는 시간이 대폭으로 단축되어 택트 타임이 단축된다. 또한, 피접합물 전극의 일차 산화 및 이차 산화를 동시에 효과적으로 방지할 수 있고, 또한 이물질 등의 부착도 효과적으로 방지할 수 있으므로, 접합품의 우수한 품질을 확보할 수 있다.
또한, 세정 후에 비도전성 페이스트가 도포되어 전극의 일차 산화가 방지되어 있으므로, 접합 공정에 이르기까지의 시간을 고려할 필요가 없어진다. 그 결과, 예를 들어 비도전성 페이스트를 도포한 상태에서의 스톡도 가능해져 일련의 생산 공정에 필요에 따라서 버퍼를 갖게 하는 것도 가능해진다.
또한, 비도전성 페이스트를 도포, 예를 들어 인쇄에 의해 비도전성 페이스트 를 균일하게 도포하고, 도포된 비도전성 페이스트를 적어도 반경화시킨 후에 그 피접합물을 소피접합물(예를 들어, 칩)로 재단하도록 하면, 일차 산화가 방지된 상태의 원하는 소피접합물을 용이하게 제작할 수 있게 된다. 이 소피접합물은 상기와 마찬가지로 무플럭스에 의해 다른 쪽의 피접합물(예를 들어, 기판)에 이차 산화를 방지한 상태로 접합된다. 이와 같이, 일차 산화, 이차 산화를 방지하면서, 피접합물의 형태에 따라서 간소화된 일련의 공정으로 효율적인 접합이 행해진다.
도1은 본 발명의 일실시 형태에 관한 실장 방법에 이용하는 실장 장치의 부분 개략 구성도이다.
도2는 도1에 있어서의 비도전성 페이스트를 도포한 웨이퍼를 재단하여 제작한 칩의 개략 측면도이다.
도3은 실장 장치의 접합 장치부의 개략 구성도이다.
도4는 그 접합물끼리의 접합 모습을 도시한 개략 단면도이다.
이하에 본 발명의 바람직한 실시 형태를 도면을 참조하면서 설명한다.
도1 및 도3은 본 발명의 일실시 형태에 관한 실장 방법을 실시하기 위한 실장 장치를 도시하고 있다. 본 실시 형태에서는, 도3, 도4에 도시한 바와 같이 한 쪽의 피접합물이 전극(2)을 구비한 칩(1)으로 이루어지고, 다른 쪽의 피접합물이 전극(4)을 구비한 기판(3)으로 이루어지고, 칩(1)의 전극(2)과 기판(3)의 전극(4)이 가열 접합되도록 되어 있다. 단, 이들 서로 접합되는 피접합물의 형태는 본 발 명의 목적에 적합하는 한, 특별히 한정되지 않는다.
본 실시 형태에서는, 각 칩(1)은 웨이퍼의 재단에 의해 형성되도록 되어 있다. 도1에 도시한 바와 같이, 소정 크기의 전극(2)을 구비한 웨이퍼(5)가 세정 챔버(6) 내로 도입되어 세정 수단(7)으로부터의 에너지파 혹은 에너지 입자(8)를 전극(2)을 향해 조사함으로써, 상기 전극(2)의 표면이 세정된다. 에너지파 혹은 에너지 입자(8)로서는, 본 실시 형태에서는 플라즈마가 이용되고 있다. 플라즈마 발생을 위한 세정 챔버(6) 내의 분위기로서는 대기압이라도 좋고 감압 분위기라도 좋고, 또는 불활성 가스나 전극(2)과 반응하지 않는 가스 등의 특수 가스 분위기하, 또는 환원, 치환 등에 의한 산화물을 제거하는 가스 분위기하라도 좋다.
전극(2)이 세정된 웨이퍼(5)는 세정 챔버(6)에 연결된 도포 챔버(9)로 반송된다. 양 챔버(6, 9) 사이에는 양 챔버 사이를 밀봉 가능한 게이트(10)가 설치되어 있고, 각 챔버(6, 9)를 각각 다른 가스 분위기로 유지할 수 있도록 되어 있다. 본 실시 형태에서는 도포 챔버(9)에 특수 가스 치환 수단으로서의 불활성 가스 치환 수단(11)이 부설되어 있고, 도포 챔버(9) 내는 도포 처리시에 소정의 불활성 가스 분위기(예를 들어, 아르곤 가스 분위기)가 된다. 게이트(10)가 설치되어 있음으로써, 예를 들어 일본 특허 공개 평11-233536호 공보에 기재되어 있는 바와 같은 차압 충전을 행하는 것이 가능해진다. 특수 가스 치환 수단에 의한 치환 가스로서는, 불활성 가스에 한정되지 않고 전극과 반응하지 않는 가스(예를 들어, 질소 가스)나, 전극 표면의 산화물을 환원 가능한 환원성 가스나, 치환 가능한 치환성 가스 등을 이용하는 것도 가능하다.
도포 챔버(9) 내에서는 세정된 웨이퍼(5)의 전극면에 대해 도포 수단(12)으로부터 토출되는 비도전성 페이스트(13)가 도포된다. 도포는, 예를 들어 인쇄에 의해 행해지고, 본 실시 형태에서는 스크린(14)과 스키지(15)를 이용하여 스크린 인쇄된다. 이 때, 전술한 바와 같이 진공 인쇄를 적용하면 보이드 혼입이 방지된다. 이와 같은 인쇄에 의한 도포에 의해, 비도전성 페이스트(13)는 균일한 두께를 갖고, 소정의 도포 범위 전체 영역에 걸쳐서 균일하게 도포된다. 이 때, 웨이퍼(5)의 주위부에 인식 마크가 부착되어 있는 경우에는, 후술하는 접합시에 있어서의 위치 맞춤을 위해, 상기 인식 마크 부분에는 비도전성 페이스트(13)를 도포하지 않도록 한다.
에너지파 혹은 에너지 입자(8)에 의한 세정에 의해 전극(2)의 표면 산화물이 제거되고, 일차 산화가 방지된 웨이퍼(5)는 그 상태에서 특수 가스 분위기하에서 비도전성 페이스트(13)가 도포되므로, 비도전성 페이스트(13)에 의한 밀봉에 의해 전극(2)의 일차 산화는 그대로 양호하게 방지되게 된다.
이 상태에서, 비도전성 페이스트(13)가 적어도 반경화된다. 비도전성 페이스트(13)가 반경화되면 웨이퍼(5)는 절단 가능한 상태가 된다. 웨이퍼(5)가 그대로 접합에 제공되는 경우에는 반경화 후에 접합 공정으로 이송되고, 웨이퍼(5)로부터 소정의 소사이즈의 칩을 형성하는 경우에는 웨이퍼(5)가 재단된다. 본 실시 형태에서는 비도전성 페이스트(13)의 반경화 후에, 웨이퍼(5)는 도2에 도시한 바와 같은 소사이즈의 각 칩(1)으로 재단된다.
상기와 같이 제작된 칩(1)이 도3에 도시한 바와 같은 접합 챔버(16) 내로 반 송된다. 또한, 칩(1)과 접합되는 기판(3)도 접합 챔버(16) 내로 도입된다. 본 실시 형태에서는 기판(3)의 전극(4)에는 미리 금도금이 실시되어 있고, 이 기판 전극(4)에 대해서는 플라즈마에 의한 콘터미네이션의 제거를 행하는 경우도 있지만, 본질적으로 표면 산화의 문제는 생기지 않도록 되어 있다. 여기서 콘터미네이션이라 함은, 기판 전극 등에 부착되어 있는 유기물, 산화물이나 그 밖의 불순물을 말한다.
칩(1)은 반전된 상태에서 공구(17)에 보유 지지되고, 기판(3)은 스테이지(18)에 보유 지지된다. 본 실시 형태에 있어서는, 스테이지(18)는 X, Y 방향(수평 방향)으로 위치 조정, 또는 X, Y 방향(수평 방향)과 회전 방향(θ 방향)으로 위치 조정할 수 있도록 되어 있다. 공구(17)는 Z 방향(상하 방향)으로 위치 조정, 또는 Z 방향(상하 방향)과 회전 방향(θ 방향)으로 조정할 수 있도록 되어 있다. 본 발명에 있어서는, 이들 위치 조정의 방법은 특별히 한정되지 않는다. 또한, 상하 피접합물의 위치 편차량을 검출하고, 그에 의거하여 원하는 위치 정밀도 범위 내로 조정할 수 있도록 하기 위해, 스테이지(18)와 공구(17) 사이에는 상하의 피접합물측에 부착된 인식 마크를 판독하는 인식 수단(19)이 진퇴 가능하게 설치되어 있다. 인식 수단(16)으로서는, 예를 들어 CCD 카메라, 적외선 카메라, X선 카메라, 센서 등 종류나 크기에 관계없이 인식 마크를 인식하는 수단이면, 어떠한 수단이라도 좋다. 이 인식 수단(19)도 X, Y 방향으로[경우에 따라서는, 또한 Z 방향(상하 방향)으로] 위치 조정할 수 있도록 되어 있다. 또한, 이 인식 수단은 상하의 피접합물측에 부착된 인식 마크를 각각 판독하는 별도 구성의 인식 수단으 로 구성되어도 좋다. 얼라인먼트에 대해서는 공구측, 스테이지측 중 어느 쪽에서 행해도 좋고, 양 쪽 모두 행해도 좋다.
위치 맞춤 후에 칩(1)과 기판(3)이 가열 접합된다. 이 가열 접합에 있어서는, 도4에 도시한 바와 같이 비도전성 페이스트(13)에 의해 산화가 방지되어 있던 칩(1)의 전극(2)(예를 들어, 땜납 범프로 이루어지는 전극)과, 금도금이 실시된 산화의 우려가 없는 기판(3)의 전극(4)이 비도전성 페이스트(13) 중에서 접합됨으로써, 특히 칩(1)의 전극(2)이 비도전성 페이스트(13) 중에서 가열되게 되므로, 가열에 의한 이차 산화도 효과적으로 방지된다. 또한, B 스테이지형으로 반경화된 페이스트 수지는 가열시에 일단 점도 저하된 후 경화되므로 점도 저하시에 전극(2)을 구성하는 땜납이 젖어 양호한 납땜을 행할 수 있고, 또한 핸드링시에 지장을 받지 않도록 할 수 있다.
일차 산화, 이차 산화 모두 방지된 상태에서 가열 접합이 행해지므로, 이 접합에 있어서는 기본적으로 종래 사용하고 있던 플럭스가 불필요해진다. 즉, 무플럭스에서의 접합이 가능해진다. 무플럭스이므로, 플럭스 도포 공정이나, 플럭스의 잔사 제거 공정이 불필요해지고, 일련의 공정이 대폭으로 간소화되어 택트 타임이 단축된다.
일차 산화, 이차 산화가 방지되면서, 칩(1)과 기판(3)과의 소정의 접합이 행해지므로, 간소한 일련의 공정이면서 접합 후의 품질은 매우 우수하다.
또한, 세정, 비도전성 페이스트 도포 후, 접합 공정까지의 동안은 비도전성 페이스트(13)에 의한 밀봉에 의해 전극(2)에 산화의 우려는 없으므로, 그 상태로 방치하는 것도 가능하고, 필요에 따라서 생산의 버퍼를 갖게 하는 것도 가능해진다. 또한, 접합까지의 동안에, 필요에 따라서 상술한 바와 같이, 웨이퍼(5)를 소사이즈의 칩(1)으로 재단할 수 있으므로, 세정, 비도전성 페이스트(13)의 도포를 비교적 대면적을 갖는 웨이퍼(5)에 대해 효율적으로 행하면서, 접합 공정에서는 소정의 칩(1)과 기판(3)의 가열 접합을 행할 수 있어, 일련의 공정 전체로서의 효율을 높일 수 있다.
또한, 본 발명에 있어서의 접합부는 통상의 납/주석의 땜납에 의한 접합부 외에, 주석/은, Bi/In 등의 소위 대체 땜납이라 불리우는 것에 의한 접합부, 금/주석, 금/금에 의한 접합부를 포함하는 개념이다. 또한, 본 발명에 있어서의 전극이라 함은, 전기 배선을 수반한 전극뿐만 아니라, 전기 배선을 잇지 않은 더미 전극도 포함한다. 또한, 본 발명에 있어서 칩이라 함은, 예를 들어 IC 칩, 반도체 칩, 광소자, 표면 실장 부품, 웨이퍼 등 종류나 크기에 관계없이 기판과 접합시키는 측의 모든 것을 말한다. 또한, 기판이라 함은, 예를 들어 수지 기판, 유리 기판, 필름 기판, 칩, 웨이퍼 등 종류나 크기에 관계없이 칩과 접합시키는 측의 모든 것을 말한다. 본 발명은, 땜납 범프뿐만 아니라 일차 산화 및/또는 이차 산화 반응하는 모든 전극에 유효하다.
본 발명의 실장 방법은 전극을 구비한 피접합물끼리를 접합하는 모든 실장에 적용할 수 있고, 본 발명을 적용함으로써 일련의 공정을 간소화하는 동시에, 접합물의 품질을 향상시킬 수 있다.

Claims (9)

  1. 전극을 구비한 피접합물끼리를 접합할 때, 적어도 한 쪽의 피접합물 전극을 에너지파 혹은 에너지 입자를 조사함으로써 세정한 후, 특수 가스 분위기하로 유지하면서 비도전성 페이스트를 도포하고, 비도전성 페이스트면을 사이로 다른 쪽의 피접합물에 대해 무플럭스로 접합하는 것을 특징으로 하는 실장 방법.
  2. 제1항에 있어서, 상기 세정을 세정 챔버 내에서, 상기 도포를 세정 챔버와 연결된 도포 챔버 내에서 행하는 것을 특징으로 하는 실장 방법.
  3. 제1항에 있어서, 에너지파 혹은 에너지 입자로서 플라즈마를 이용하는 것을 특징으로 하는 실장 방법.
  4. 제1항에 있어서, 다른 쪽의 피접합물 전극에 금 도금을 실시하는 것을 특징으로 하는 실장 방법.
  5. 제1항에 있어서, 상기 도포를 인쇄에 의해 행하는 것을 특징으로 하는 실장 방법.
  6. 제5항에 있어서, 상기 인쇄를 진공 인쇄에 의해 행하는 것을 특징으로 하는 실장 방법.
  7. 제1항에 있어서, 비도전성 페이스트의 도포를 피접합물에 부착되어 있는 인식 마크부를 남기고 행하는 것을 특징으로 하는 실장 방법.
  8. 제1항에 있어서, 비도전성 페이스트로서 도전 입자를 함유하는 페이스트를 이용하는 것을 특징으로 하는 실장 방법.
  9. 제1항에 있어서, 비도전성 페이스트를 도포한 피접합물을, 비도전성 페이스트를 적어도 반경화시킨 후, 소피접합물로 재단하여 상기 소피접합물을 비도전성 페이스트면을 사이로 다른 쪽의 피접합물에 대해 무플럭스로 접합하는 것을 특징으로 하는 실장 방법.
KR1020037001511A 2000-08-04 2001-07-30 실장 방법 KR100813757B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000237487A JP3922870B2 (ja) 2000-08-04 2000-08-04 実装方法
JPJP-P-2000-00237487 2000-08-04
PCT/JP2001/006552 WO2002015258A1 (fr) 2000-08-04 2001-07-30 Procede de fixation

Publications (2)

Publication Number Publication Date
KR20030045019A KR20030045019A (ko) 2003-06-09
KR100813757B1 true KR100813757B1 (ko) 2008-03-13

Family

ID=18729338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037001511A KR100813757B1 (ko) 2000-08-04 2001-07-30 실장 방법

Country Status (5)

Country Link
US (1) US20040007312A1 (ko)
JP (1) JP3922870B2 (ko)
KR (1) KR100813757B1 (ko)
TW (1) TW514966B (ko)
WO (1) WO2002015258A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064268A (ja) * 2000-08-18 2002-02-28 Toray Eng Co Ltd 実装方法および装置
JP2003275895A (ja) * 2002-03-22 2003-09-30 Toyo Aluminium Kk ろう付け用ペースト状組成物とそれを用いたろう付け方法
JP4233802B2 (ja) 2002-04-26 2009-03-04 東レエンジニアリング株式会社 実装方法および実装装置
JP4344320B2 (ja) * 2002-09-26 2009-10-14 東レエンジニアリング株式会社 接合装置
US6885108B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
JP4639245B2 (ja) * 2008-05-22 2011-02-23 パナソニック株式会社 半導体素子とそれを用いた半導体装置
JP2010263200A (ja) * 2009-04-09 2010-11-18 Furukawa Electric Co Ltd:The 半導体装置の製造方法およびこの方法に用いる圧力容器
US8844793B2 (en) * 2010-11-05 2014-09-30 Raytheon Company Reducing formation of oxide on solder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5090609A (en) 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH05235061A (ja) * 1991-08-28 1993-09-10 Hitachi Ltd 電子回路接合装置と方法およびハンダボ−ルと位置合わせマ−ク
JP2000133679A (ja) * 1998-10-29 2000-05-12 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法および実装体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786700B2 (ja) * 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
US5878943A (en) * 1990-02-19 1999-03-09 Hitachi, Ltd. Method of fabricating an electronic circuit device and apparatus for performing the method
JP3215008B2 (ja) * 1995-04-21 2001-10-02 株式会社日立製作所 電子回路の製造方法
JP3120695B2 (ja) * 1995-05-19 2000-12-25 株式会社日立製作所 電子回路の製造方法
JPH1129748A (ja) * 1997-05-12 1999-02-02 Fujitsu Ltd 接着剤、接着方法及び実装基板の組み立て体
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
JP2000138260A (ja) * 1998-10-30 2000-05-16 Sony Corp 半導体装置の製造方法
JP2000138255A (ja) * 1998-10-29 2000-05-16 Nec Corp 半導体装置の製造方法と製造装置
JP4000743B2 (ja) * 2000-03-13 2007-10-31 株式会社デンソー 電子部品の実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5090609A (en) 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH05235061A (ja) * 1991-08-28 1993-09-10 Hitachi Ltd 電子回路接合装置と方法およびハンダボ−ルと位置合わせマ−ク
JP2000133679A (ja) * 1998-10-29 2000-05-12 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法および実装体

Also Published As

Publication number Publication date
TW514966B (en) 2002-12-21
JP3922870B2 (ja) 2007-05-30
WO2002015258A1 (fr) 2002-02-21
KR20030045019A (ko) 2003-06-09
JP2002050651A (ja) 2002-02-15
US20040007312A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
WO2002015654A1 (fr) Procede de fixation et dispositif de fixation
KR101010155B1 (ko) 실장 방법 및 실장 장치
US5818699A (en) Multi-chip module and production method thereof
US7098072B2 (en) Fluxless assembly of chip size semiconductor packages
KR100691759B1 (ko) 접합방법 및 접합장치
JPH11509375A (ja) 基板またはチップにフラックスなしで半田付けする方法および装置
JP2786700B2 (ja) 半導体集積回路装置の製造方法および製造装置
KR100813757B1 (ko) 실장 방법
JP2000349123A (ja) 半導体素子の実装方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
CN113348545B (zh) 将半导体元件焊接至基板的方法及相关焊接系统
KR20020044093A (ko) 반도체칩의 적층실장방법
JP2000138255A (ja) 半導体装置の製造方法と製造装置
JP2006134899A (ja) 接合方法および装置
JP2002050861A (ja) 常温接合装置及び方法
JP2022042905A (ja) 半導体装置の製造方法
JP3543573B2 (ja) 電子部品の実装方法およびチップの実装方法
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JP2002280416A (ja) フレキシブル配線板とｉｃチップとのマトリックス接合方法
KR20010027213A (ko) 반도체 패키지의 솔더볼 마운팅 방법
JP2000349114A (ja) 半導体装置の製造方法および半導体装置
JP3915624B2 (ja) 電子部品装着装置および電子部品装着方法
JPH1022328A (ja) ボンディング方法及びその装置
JPH06340901A (ja) 焼結方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee