JP2022042905A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2022042905A
JP2022042905A JP2020148587A JP2020148587A JP2022042905A JP 2022042905 A JP2022042905 A JP 2022042905A JP 2020148587 A JP2020148587 A JP 2020148587A JP 2020148587 A JP2020148587 A JP 2020148587A JP 2022042905 A JP2022042905 A JP 2022042905A
Authority
JP
Japan
Prior art keywords
substrate
main surface
semiconductor device
manufacturing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020148587A
Other languages
English (en)
Other versions
JP7477404B2 (ja
Inventor
昌克 鈴木
Masakatsu Suzuki
晴彦 原田
Haruhiko Harada
康彦 赤池
Yasuhiko Akaike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2020148587A priority Critical patent/JP7477404B2/ja
Priority to US17/405,550 priority patent/US11705344B2/en
Priority to CN202110995295.0A priority patent/CN114141635A/zh
Publication of JP2022042905A publication Critical patent/JP2022042905A/ja
Application granted granted Critical
Publication of JP7477404B2 publication Critical patent/JP7477404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8591—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】プラズマクリーニングの処理時間の短縮が可能な技術を提供することにある。【解決手段】半導体装置の製造方法は、主面に設けられた複数の端子とワイヤで電気的に接続された半導体チップを有する複数のデバイス領域を備える基板を準備する工程と、基板を搬送すると共に、基板の主面側に大気圧中で生成されたプラズマを照射する工程と、基板を搬送すると共に、基板の主面側を撮像する工程と、半導体チップおよびワイヤを樹脂で封止して封止体を形成する工程と、を含む。【選択図】図２

Description

本開示は半導体装置の製造方法に関し、例えば、半導体チップを樹脂封止してパッケージ化する半導体装置の製造方法に適用できる。
配線基板等の基板のチップ搭載領域に半導体チップを搭載し、半導体チップのパッド電極と基板の端子とをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置が製造される。
特開２０２０－４８５７号公報
樹脂封止型の半導体装置において、製造効率を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体装置の製造方法は、主面に設けられた複数の端子とワイヤで電気的に接続された半導体チップを有する複数のデバイス領域を備える基板を準備する工程と、基板を搬送すると共に、基板の主面側に大気圧中で生成されたプラズマを照射する工程と、基板を搬送すると共に、基板の主面側を撮像する工程と、半導体チップおよびワイヤを樹脂で封止して封止体を形成する工程と、を含む。
上記半導体装置の製造方法によれば、半導体装置の製造効率を向上させることが可能となる。
図１は実施形態における半導体装置の概略断面図である。 図２は図１を用いて説明した半導体装置の組立工程のフローを示す説明図である。 図３は図２に示す基板準備工程で準備する基板の概略構造を示す平面図である。 図４は図３に示す基板上に半導体チップを搭載した状態を示す断面図である。 図５は図２に示すプラズマクリーニング工程に用いられるプラズマ処理装置の一例を示す図である。 図６は図３に示す基板上の半導体チップと基板とをワイヤを介して電気的に接続した状態を示す断面図である。 図７は図２に示す封止工程に用いられるモールド装置の一例を示す概念図である。 図８は図７に示す第一搬送ユニット、プラズマ発生ユニットおよび認識カメラを示す図である。 図９は図７に示す第一搬送ユニットおよびプラズマ発生ユニットの配置を示す図である。 図１０は図７に示す第一搬送ユニットおよび認識カメラの配置を示す図である。 図１１は図７に示す第二搬送ユニットによるモールドされた基板の搬送状態を示す図である。 図１２は図９に示すプラズマ発生ユニットの内部構造を示す図である。 図１３は図９の部分拡大図である。 図１４はプラズマ照射の方向を図１３に示す方向から変えた例を示す図である。 図１５は水の接触角を説明する図である。 図１６は図６に示す基板の上面側に封止体が形成された状態における断面図である。 図１７は図１６に示す断面図とは異なる面の断面図である。 図１８は成形金型内に基板を配置した状態を示す断面図である。 図１９は図１８に示す下型のキャビティ内に樹脂を供給し軟化させた状態を示す断面図である。 図２０は図１９に示す上型と下型との距離を近づけた状態を示す断面図である。 図２１は図２０に示す上型と下型との距離を遠ざけた状態を示す断面図である。
以下、実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。
［半導体装置］
まず、半導体装置の構成例について図１を用いて説明する。図１は実施形態における半導体装置の概略断面図である。
実施形態における半導体装置１は平面視において四角形状に構成されている。図１に示すように、半導体装置１は、基板２、基板２上に搭載される半導体チップ３および半導体チップ３を封止する封止体４を有する。半導体チップ３は基板２とワイヤ５を介して接続されている。封止体４は、基板２の主面としての上面２ａ上に形成され、上面２ａ全体を覆う。また、封止体４は、半導体チップ３および複数のワイヤ５の全体を覆う。
基板２は基材２ｃを覆うソルダレジスト膜２ｄを備える。基材２ｃは、例えば、ガラス繊維に樹脂を含浸させたプリプレグで構成されている。ソルダレジスト膜２ｄは複数の配線間の短絡または断線などを防止する絶縁膜である。ソルダレジスト膜２ｄは基板２の最上面である上面２ａおよび最下面である下面２ｂにそれぞれ形成されている。
また、基板２は上面２ａに複数の端子２ｅを含む複数の導体パターンが形成された配線層を備える。複数の端子２ｅのそれぞれは、基板２の上面２ａにおいてソルダレジスト膜２ｄから露出する。基板２は下面２ｂに複数のランド２ｆを含む導体パターンが形成された配線層を備える。複数のランド２ｆのそれぞれは、基板２の下面２ｂにおいてソルダレジスト膜２ｄから露出する。
複数の端子２ｅは複数のランド２ｆと基板２の厚さ方向（図１のＺ方向）に貫通する複数のビア配線（不図示）を介して電気的に接続される。
複数のランド２ｆは複数の半田ボール６にそれぞれ接続される。ランド２ｆおよび半田ボール６は、半導体装置１とマザーボード等の実装基板とを電気的に接続するための外部電極である。
また、基板２の上面２ａおよび下面２ｂは、四角形状に構成されている。半導体チップ３は基板２の上面２ａに搭載される。半導体チップ３は、平面視において基板２の外形に沿った四角形状に構成され、例えば、上面２ａの略中央（中央部）に配置されている。上面２ａにおいて半導体チップ３の周囲には上複数の端子２ｅが形成されている。複数の端子２ｅは、ワイヤ５と基板２とを電気的に接続するためのボンディングパッドであって、例えば、銅（Ｃｕ）などの金属で構成されている。また、複数の端子２ｅは、半導体チップ３の各辺に沿って配置されている。
次に、基板２上に搭載される半導体チップ３について説明する。複数のパッド３ｃは半導体チップ３の表面３ａ上に形成されている。複数のパッド３ｃは半導体チップ３の各辺に沿って表面３ａ上の周縁部側にそれぞれ配置されている。
ダイオードやトランジスタなどの複数の半導体素子は半導体チップ３の表面３ａと裏面３ｂとの間に形成され、半導体素子上に形成された図示しない配線を介して、複数のパッド３ｃとそれぞれ電気的に接続されている。このように半導体チップ３は、半導体基板上に形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。
なお、半導体チップ３を構成する半導体基板は、例えば、シリコン（Ｓｉ）により構成されている。また、絶縁膜であるパッシベーション膜（不図示）は半導体チップ３の最表面である表面３ａに形成されている。複数のパッド３ｃのそれぞれの表面は、このパッシベーション膜に形成された開口部において、パッシベーション膜から露出している。
また、このパッド３ｃは金属により構成され、本実施形態では、例えばアルミニウム（Ａｌ）により構成されている。さらに、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜、またはこれらの積層膜などの金属膜がこのパッド３ｃの表面に形成されても良い。
また、本実施形態では、半導体チップ３は、その裏面３ｂと基板２の上面２ａとが対向する、いわゆるフェイスアップ実装方式により基板２に搭載される。半導体チップ３は、接着材７を介して上面２ａ上のチップ搭載領域２１ａ（後述する図３参照）に固定される。接着材７は、基板２の上面２ａに半導体チップ３をしっかりと固定できるものであれば、特に限定されないが、本実施形態では、例えば、エポキシ系の熱硬化性樹脂を含むダイボンド材を用いている。
また、半導体チップ３は複数のワイヤ５を介してそれぞれ基板２と電気的に接続されている。詳しくは、ワイヤ５の一方の端部は、半導体チップ３の表面３ａ上のパッド３ｃに接続され、他方は、基板２の端子２ｅに接続されている。ワイヤ５は、例えば金（Ａｕ）または銅（Ｃｕ）などの金属材料により構成されている。
次に、半導体チップ３、複数のワイヤ５および複数の端子２ｅを封止する封止体４について説明する。封止体４の上面４ａは、四角形状に構成されている。詳細は後述するが、半導体装置１は、複数のデバイス領域を一括して覆うように封止体を形成した後、封止体および基板を一括して切断する方式で製造される。この方式の場合、封止体４の側面と基板２の側面とが連続的に連なるように形成される。
封止体４は、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤およびシリカなど、多数のフィラ粒子を主成分とする絶縁性の樹脂体である。また、封止体４には、着色剤として、カーボン粒子が混入されている。封止体４は、パッケージ内部に配置される半導体チップ３および複数のワイヤ５と密着した状態で硬化してる。つまり、封止体４は、半導体チップ３および複数のワイヤ５を保護する機能を有している。
［半導体装置の製造方法］
次に、図１を用いて説明した半導体装置１の製造方法について、図２を用いて説明する。図２は図１を用いて説明した半導体装置の組立工程のフローを示す説明図である。
（基板準備工程Ｓ１、半導体チップ準備工程Ｓ２）
半導体装置１を製造するには、まず、基板準備工程Ｓ１において図３に示すような基板２０を準備する。また、半導体チップ準備工程Ｓ２において半導体チップ３を準備する。図３は図２に示す基板準備工程で準備する基板の概略構造を示す平面図である。基板２と半導体チップ３とは、どちらを先に準備してもよく、また、同時に準備してもよい。
基板準備工程Ｓ１において、準備する基板２０は、図３に示すように、外枠２１の内側に複数のデバイス領域２２を備えている。デバイス領域２２の数は、図３に示す態様に限定されないが、本実施形態における基板２０は、例えば８個のデバイス領域２２を備えている。基板２０は、複数のデバイス領域２２を有する、いわゆる、多数個取り基板である。
各デバイス領域２２は、図１に示す基板２に相当する。デバイス領域２２は、上面２ａ（図１参照）と、上面２ａの反対側の下面２ｂ（図１参照）と、を備える。また、図１を用いて説明した基板２の各部材がデバイス領域２２に形成されている。基板２０のデバイス領域２２は、上面２０ａにおいてチップ搭載領域２１ａの周囲を囲むように配列される複数の端子２ｅ（図１参照）を備える。チップ搭載領域２１ａは、図１に示す半導体チップ３を搭載する予定領域である。
また、図３に示すように、切断領域２１ｂが複数のデバイス領域２２のそれぞれの周囲に配置されている。切断領域２１ｂは、隣り合うデバイス領域２２の間、および外枠２１とデバイス領域２２の間を、各デバイス領域２２の外縁を囲むように配置されている。切断領域２１ｂは、図２に示す個片化工程Ｓ８において基板２０を切断する予定領域である。切断領域２１ｂは、Ｘ方向に沿って延びる複数の切断線と、Ｙ方向に沿って延びる複数の切断線と、を含む。
（ダイボンディング工程Ｓ３）
次に、図２に示すダイボンディング工程Ｓ３では、基板２０のデバイス領域２２の上面２０ａ上に半導体チップ３が搭載される。図４は、図３に示す基板上に半導体チップが搭載された状態を示す断面図であり、図３に示すＡ－Ａ線に沿う断面に相当する断面図である。なお、図４では、見易さのため、図１に示す接着材７の図示を省略している。ただし、図４に示す複数のデバイス領域２２のそれぞれにおいて、図１に示すように、半導体チップ３の下に接着材７が配置される。
ダイボンディング工程Ｓ３において、半導体チップ３は、複数のデバイス領域２２のそれぞれに搭載される。半導体チップ３は、図３に示すチップ搭載領域２１ａ上に、接着材７を介して接着固定される。本実施形態では、半導体チップ３は、裏面３ｂ（図１参照）と基板２０の上面２０ａとが対向する、いわゆるフェイスアップ実装方式により基板２０上に搭載される。接着材７は、例えば、エポキシ系の熱硬化性樹脂を含む。この場合、ダイボンディング工程Ｓ３では、まず、チップ搭載領域２１ａ上に接着材７が塗布された後、チップ搭載領域２１ａに向かって半導体チップ３の裏面３ｂが押し付けられる。これにより接着材７はチップ搭載領域２１ａ上に広がる。また、半導体チップ３は、接着材７を介して基板２０上に接着される。その後、基板２０の下に設けられるヒートステージにより、例えば、１５０℃程度の加熱処理が施こされ、接着材７に含まれる熱硬化性の成分が硬化して、半導体チップ３が基板２０上に固定される。
（プラズマクリーニング工程Ｓ４）
次に、図２に示すプラズマクリーニング工程Ｓ４においては、例えば、真空プラズマ処理装置を用いる。図５は図２に示すプラズマクリーニング工程に用いられるプラズマ処理装置の一例を示す図である。
図５に示すプラズマ処理装置３００は、平行平板型のプラズマ処理装置である。図５に示すように、プラズマ処理装置３００は、チャンバ３０１と、チャンバ３０１内に配置され、かつ、互いに対向する下部電極３０２および上部電極３０３と、を有している。チャンバ３０１は、真空気密が可能な処理室である。下部電極３０２は、その上に基板２０が配置可能に構成され、内部にヒータなどの加熱機構（不図示）が内蔵されている。また、下部電極３０２と上部電極３０３との間には、チャンバ３０１の外部に設けられた高周波電源３０４により高周波電力が供給される。例えば、下部電極３０２は高周波電源３０４が接続され、上部電極３０３は接地電位が接続されている。高周波電源３０４から供給される高周波電力の周波数は、例えば、１３．５６ＭＨｚである。また、チャンバ３０１は、ガス供給口３０１ａおよびガス排気口３０１ｂを備える。ガス供給口３０１ａからチャンバ３０１内にプラズマ処理用のガスが導入されると共に、ガス排気口３０１ｂからチャンバ３０１内が排気される。チャンバ３０１はガス排気口３０１ｂを介して真空ポンプなどのガス排気部（不図示）に接続されている。また、図示しない圧力制御部は、圧力センサなどが検出したチャンバ３０１内の圧力に応じて、ガス排気口３０１ｂからの排気速度などを調節し、チャンバ３０１内を通常の大気圧よりも低い所望の圧力に維持する。
プラズマクリーニング工程Ｓ４を図５に示すプラズマ処理装置３００を用いて行う具体的な手法について、以下に説明する。
プラズマ処理装置３００を用いたプラズマクリーニングの際には、まず、図４に示す半導体チップ３が搭載された基板２０は、プラズマ処理すべき面を上方（上部電極３０３側）に向けて、下部電極３０２上に配置される。すなわち、半導体チップ３の表面３ａや基板２０の上面２０ａが、上部電極３０３側を向くように、基板２０が下部電極３０２上に配置される。
それから、ガス供給口３０１ａからチャンバ３０１内にプラズマ処理用のガスとして例えばアルゴン（Ａｒ）ガスが導入される。チャンバ３０１内へ導入されるガス流量と、チャンバ３０１からの排気速度とを調整することにより、チャンバ３０１内は、所定の圧力に維持される。一例を挙げれば、チャンバ３０１内へ導入するアルゴンガスの流量を１～２０ｓｃｃｍ程度とし、チャンバ３０１内の圧力を１～５０Ｐａ程度とすることができる。
それから、高周波電源３０４は下部電極３０２と上部電極３０３との間に高周波電力を供給する。これにより、プラズマが上部電極３０３と下部電極３０２との間に生成され、基板２０に対するプラズマ処理が開始される。すなわち、プラズマを基板２０に照射する処理が開始される。
この際、下部電極３０２に生じた自己バイアスなどによってプラズマ中のイオンを加速する電界が生じ、加速されたプラズマまたはプラズマ中のイオンが基板２０に照射される。このため、基板２０に対して加速されたプラズマまたはイオンを照射する処理は異方性プラズマ処理、例えばスパッタエッチング処理である。プラズマ処理では、プラズマまたはイオンを加速して基板２０の処理面に照射するので、有機物はもちろん、無機物も物理的作用により除去することが可能である。プラズマ処理により、基板２０の上面２０ａの汚染物質を除去することができる。ここで、ダイボンディング工程Ｓ３において、基板２０は、上述したように、加熱されるため、基板２０の表面のソルダレジスト膜２ｄに含まれている油脂成分または有機溶剤等の不純物がアウトガスとなって放出される。このため、基板２０の上面２０ａが汚染されて汚染物質が付着する。この汚染物質を除去しないと、半導体チップ３上のパッド３ｃとワイヤ５との接合性および基板２０上の端子２ｅとワイヤ５との接合性が低下し、製品品質が低下する。
下部電極３０２と上部電極３０３との間に高周波電力を所定の時間供給されて、基板２０に対するプラズマ処理が行われた後、下部電極３０２と上部電極３０３との間への高周波電力の供給が停止される。これにより、基板２０に対するプラズマ処理が終了する。
（ワイヤボンディング工程Ｓ５）
次に、図２に示すワイヤボンディング工程Ｓ５として、図６に示すように、半導体チップ３と基板２０のデバイス領域２２とを電気的に接続する。図６は、図３に示す基板上の半導体チップと基板とをワイヤを介して電気的に接続した状態を示す断面図であり、図３に示すＡ－Ａ線に沿う断面に相当する断面図である。
ワイヤボンディング工程Ｓ５において、半導体チップ３は基板２０のデバイス領域２２とワイヤ５を介して電気的に接続される。詳しくは、図１および図６に示すように、ワイヤ５の一方の端部は、半導体チップ３の表面３ａにあるパッド３ｃに接続され、他方の端部は、基板２０の上面２０ａにある端子２ｅに接合される。ワイヤボンディング工程Ｓ５においては、基板２０に下に設けられるヒートステージにより、基板２０は、例えば、１２５℃程度に加熱処理される。なお、ダイボンディング工程Ｓ３、プラズマクリーニング工程Ｓ４およびワイヤボンディング工程Ｓ５は組立工程クリーンルーム内で行うのが好ましい。
（封止工程Ｓ６）
次に、図２に示す封止工程Ｓ６においては、例えば、図７に示すモールド装置を用いる。図７は図２に示す封止工程に用いられるモールド装置の一例を示す模式図である。図８は図７に示す第一搬送ユニット、プラズマ発生ユニットおよび認識用カメラを示す図である。図９は図７に示す第一搬送ユニットおよびプラズマ発生ユニットの配置を示す図であり、図６に示す基板の上面側が下方を向いた状態にある。図１０は図７に示す第一搬送ユニットおよび認識用カメラの配置を示す図であり、図６に示す基板の上面側が下方を向いた状態にある。図１１は図７に第二搬送ユニットによるモールドされた基板の搬送状態を示す図である。
図７に示すように、半導体製造装置としてのモールド装置１００は、ローダ部１０１と、第一搬送ユニット１０２と、プラズマ発生ユニット１０３と、認識用カメラ１０４と、モールド部１０５と、第二搬送ユニット１０６と、アンローダ部１０７と、制御部１０８と、を備える。ローダ部１０１、第一搬送ユニット１０２およびモールド部１０５はＸ方向に沿ってこの順に配置され、モールド部１０５、第二搬送ユニット１０６およびアンローダ部１０７はＸ方向に沿ってこの順に配置されている。後述するように、モールド部１０５においては、基板２０の上面２０ａが下方を向いた状態で処理されるので、モールド装置１００はその他の各部および各部間の搬送においても、基板２０の上面２０ａが下方を向いた状態で動作する。
ローダ部１０１には、図６に示す半導体チップ３が搭載されてワイヤ５が接続された基板２０が上面２０ａを下にして搬入される。
図８および図９に示すように、第一搬送ユニット１０２は、支持板１０２ａと、基板２０を保持するチャック１０２ｂと、支持板１０２ａをＸ方向に沿って移動させるための搬送レール１０２ｃと、を備える。チャック１０２ｂは支持板１０２ａに複数設けられている。ローダ部１０１から供給される基板２０をＸ方向に沿ってプラズマ発生ユニット１０３および認識用カメラ１０４の上方を経由してモールド部１０５に搬送する。
プラズマ発生ユニット１０３は、認識用カメラ１０４よりもローダ部１０１側に設置される。図９に示すように、第一搬送ユニット１０２が基板２０をローダ部１０１から認識用カメラ１０４側に搬送する間に、プラズマ発生ユニット１０３は生成したプラズマを搬送される基板２０に照射する。プラズマ発生ユニット１０３のプラズマ照射範囲は基板２０の幅（Ｙ方向の長さ）をカバーし、プラズマ発生ユニット１０３は固定して設置される。
認識用カメラ１０４は、プラズマ発生ユニット１０３よりもモールド部１０５側に設置される。図１０に示すように、第一搬送ユニット１０２が基板２０をプラズマ発生ユニット１０３側からモールド部１０５に搬送する間に、認識用カメラ１０４は基板２０（半導体チップ３およびワイヤ５を含む）を撮像する。認識用カメラ１０４の視野が基板２０の幅（Ｙ方向の長さ）の一部しかカバーしないので、認識用カメラ１０４は駆動部（不図示）によりＹ方向に移動可能とされている。
モールド部１０５は、基板２０の複数のデバイス領域２２にボンディングされた複数の半導体チップ３を一括して覆うように封止体を形成する。詳細は後述する。
第二搬送ユニット１０６は、図１１に示すように、第一搬送ユニットと同様の構成であり、モールド部１０５から供給された基板２０をアンローダ部１０７に搬送する。
アンローダ部１０７から図１１に示すモールドされた基板２０が下面２０ｂを上にしてモールド装置１００の外に搬出される。
制御部１０８はモールド装置１００の各部の動作を監視し制御するプログラム（ソフトウェア）を格納するメモリと、メモリに格納されたプログラムを実行する中央処理装置（ＣＰＵ）と、を備える。
以下に、本実施形態における封止工程Ｓ６の詳細を順に説明する。図２に示すように、本実施形態における封止工程Ｓ６は、プラズマクリーニング工程Ｓ６１、検査工程Ｓ６２およびモールド工程Ｓ６３（金型準備工程、基板保持工程、樹脂供給工程、基板浸漬工程および樹脂硬化工程）を含む。まず、上述したように、図６に示す半導体チップ３が搭載されてワイヤ５が接続された基板２０が上面２０ａを下にしてローダ部１０１に搬入される。
（プラズマクリーニング工程Ｓ６１）
次に、図２に示すプラズマクリーニング工程Ｓ６１では、図９に示すように、ローダ部１０１から供給される基板２０を搬送しながらプラズマ発生ユニット１０３を用いてプラズマクリーニングを行う。
次に、図９に示したプラズマ発生ユニット１０３の詳細について図９および図１２を用いて説明する。図１２は図９に示すプラズマ発生ユニットの内部構造を示す図である。
プラズマ発生ユニット１０３は、減圧を行わず、通常大気中でプラズマ（大気圧プラズマ）を発生する。図８に示すように、プラズマ発生ユニット１０３は基板２０の下方に設置され、真上にプラズマを照射する。プラズマ発生ユニット１０３は、プラマヘッド１０３ａ、ヘッド固定ユニット１０３ｂおよびガス導入口１０３ｃを有する。
図１２に示すように、プラズマヘッド１０３ａはガス導入ノズル１０３ｄとその外周を覆う電極１０３ｅで構成され、電極１０３ｅは高周波電源１０３ｆに接続されている。ガス導入ノズル１０３ｄはヘッド固定ユニット１０３ｂ内に配置され、ガス導入口１０３ｃと接続されている。ガス導入口１０３ｃは配管および流量制御器（不図示）を介してプラズマ生成用ガスの供給源に接続されている。ガス導入ノズル１０３ｄは配管および流量制御器（不図示）を介して噴射用の圧縮エア源に接続されている。
ガス導入ノズル１０３ｄの材料としては、例えば、ガラス、石英ガラス、アルミナなどのような導電性の低い、一般的に絶縁体と呼ばれる材質を使用する。但し、ガス導入ノズル１０３ｄの内、プラズマヘッド１０３ａ内の電極１０３ｅと接していない部分の一部を、ステンレススティール、アルミニウム（Ａｌ）といった一般的に導体と呼ばれる金属にしてもよい。ガス導入ノズル１０３ｄの形状は、下部および中央部がガスを導入する為に管状であり、その断面は円形であってもよいし、矩形であてもよい。上部は基板幅全体にガスを噴出するために基板幅方向に長い矩形であり、短尺方向の長さは、例えば、１ｍｍ程度である。
この構成において、ガス導入口１０３ｃからプラズマ生成用のガスが導入され、ガス導入ノズル１０３ｄの下方から導入されるパルスジェットのキャリアガスによりガス導入ノズル１０３ｄの内部を通り、上方向に流れる。ここで、パルスジェットとは、高速のガス流を短時間で遠方に到達させるものである。この流れの途中で、プラズマヘッド１０３ａにおいて高周波電源１０３ｆにより高周波電力が印加され、通過してきたプラズマ生成用のガスが活性化されて、プラズマ生成用のガスの活性種としてのプラズマ１０３ｇが発生する。高周波電源１０３ｆから供給される高周波電力の周波数は、例えば、１３．５６ＭＨｚである。このプラズマヘッド１０３ａの内部で発生したプラズマ１０３ｇは、ガス流によって噴射され、第一搬送ユニット１０２によって搬送された基板２０の上面２０ａ側に照射される。プラズマ１０３ｇはパルスジェットにより間欠的に噴射されるので、一枚の基板２０に対して複数回照射される。大気圧中でプラズマを生成することにより減圧する時間が必要なくなる。また、真空チャンバ等の大掛かりな設備が不要となることで設備コストが大幅に低減することができる。
次に、プラズマ発生ユニット１０３を用いたプラズマクリーニングについて図１３を用いて説明する。図１３は図９の部分拡大図である。
図１３に示すように、制御部１０８は、第一搬送ユニット１０２のチャック１０２ｂにより基板２０の下面２０ｂを保持し、基板２０をＸ方向に沿っての図面の左から右に搬送すると共に、プラズマ発生ユニット１０３から真上にプラズマ１０３ｇを照射する。ワイヤボンディング工程Ｓ５において加熱されることにより、基板２０の表面のソルダレジスト膜２ｄに含まれている油脂成分または有機溶剤等の不純物がアウトガスとなって放出され、基板２０の上面２０ａが汚染されて汚染物質が付着する。しかし、プラズマ発生ユニット１０３からのプラズマ照射によりこの汚染物質を除去できる。
ここで、プラズマ生成用のガスは、主に有機物を除去するために効果のあるガス、例えば、アルゴン（Ａｒ）、酸素（Ｏ２）、窒素（Ｎ２）などが好ましい。アルゴン（Ａｒ）と酸素（Ｏ２）との混合ガスがより好ましく、例えば、酸素はアルゴンの０．５％程度であるのが好ましい。また、プラズマ発生ユニット１０３のプラズマヘッド１０３ａの上端は基板２０の上面２０ａから所定距離（Ｈ）離して設置されている。半導体チップ３の厚さをＴ、ワイヤ５のループ高さをＨ１とする。例えば、Ｔ＝２８０μｍ、Ｈ１＝１５０μｍである場合は、Ｈ＝７０００μｍであるのが好ましい。また、プラズマ照射時間は０．１秒が好ましい。基板２０の搬送速度は、例えば、１０ｍｍ／秒が好ましい。
なお、基板と樹脂の密着性を評価した結果、図１５に示す純水ＰＷの接触角（α）が４０度以下であることが求められる。図１５は水の接触角を説明する図である。本実施形態におけるプラズマクリーニングでは要求される接触角を満すことができる。
プラズマ照射を行う方向は、図１３に示した真上方向以外であってもよい。図１４は図１２に対応し、プラズマ照射の方向を図１３に示す方向から変えた例を示す図である。例えば、図１４に示したように、基板２０の上面２０ａに垂直な線に対して基板２０の搬送方向に所定角度（θ）傾けて照射するようにしても良い。θは、例えば、４５度が好ましい。基板２０の搬送方向であるＸ軸方向に対してプラズマヘッド１０３ａを傾けることによりプラズマ照射領域を広くすることができる。これにより、基板２０の搬送スピードを、例えば、１２ｍｍ／秒にすることができ、プラズマ照射を真上にするよりも速くできる。また、基板２０の搬送方向とは同じ側に傾けてもよいし、反対側に傾けてもよい。
（検査工程Ｓ６２）
次に、図２に示す検査工程Ｓ６２では、図１０に示すように、プラズマクリーニングが行われた基板２０を搬送しながら認識用カメラ１０４を用いて基板２０等の外見検査等を行う。
図１０に示すように、認識用カメラ１０４は基板２０の下方に設置される。制御部１０８は、第一搬送ユニット１０２のチャック１０２ｂにより基板２０の下面２０ｂを保持し、基板２０をＸ軸方向に沿っての図面の左から右に搬送して、例えば、一つのデバイス領域２２を認識用カメラ１０４の真上に配置する。認識用カメラ１０４により真上に位置するデバイス領域２２の基板２０、半導体チップ３およびワイヤ５を撮像する。その後、制御部１０８は認識用カメラ１０４をＹ軸方向に移動して隣のデバイス領域２２の基板２０、半導体チップ３およびワイヤ５を撮像する。基板幅方向の一列全てのデバイス領域の撮像が終わったら、制御部１０８は第一搬送ユニット１０２により基板２０を次の列のデバイス領域２２まで搬送する。それを繰り返して、基板２０のすべてのデバイス領域の撮像を行う。制御部１０８は、認識用カメラ１０４により撮像した画像に基づいて、樹脂量算出のための半導体チップ３の数の計数、半導体チップ３が基板２０に搭載されているかどうの目抜けチェック、ワイヤ５の状態の異常、異物等の検査を行う。制御部１０８は、この検査結果に基づいて、半導体チップ３の有無の基板アドレス情報、プラズマ照射後のワイヤ５の状態等の異常の有無とその異常位置の基板アドレス情報を取得する。ここで、基板アドレス情報とは、基板２０が有する複数のデバイス領域２２のうちのどのデバイス領域かを示す情報である。これにより、個片化工程Ｓ８において不良品のリジェクトが可能となる。
ここで、ワイヤ間隔が狭くマージンが少ない製品の場合、プラズマクリーニング工程６１において照射したプラズマの流速圧（ガスの風圧）によりワイヤ変形が起こり、隣接するワイヤ同士が接触し、ワイヤショート不良が発生する可能性ある。また、通常、モールド装置は組立工程クリーンルーム内には設置されず、モールド装置内は比較的クリーン度が低いので、異物が存在するポテンシャルがある。この異物は、樹脂バリ、基板２０の擦れ屑、または、ローダ部１０１内の組立ラックのアルミニウム（Ａｌ）の削れ屑やワイヤ５の銅（Ｃｕ）の削れ屑等の金属異物である。プラズマ照射時の流速は、例えば、マッハ１．７（約５７８ｍ／秒）であり、この異物がプラズマ照射時にガスの風圧で飛散し基板２０等に付着する可能性がある。検査工程Ｓ６２により、この不良および異物を検知することが可能となる。なお、プラズマクリーニング工程Ｓ４において用いた真空プラズマ処理装置と同様な装置を組立工程クリーンルーム内で用いた場合は、異物付着のポテンシャルは低い。
（モールド工程Ｓ６３）
次に、図２に示すモールド工程Ｓ６３として、図６に示す半導体チップ３を樹脂で封止して封止体を形成する。モールド工程Ｓ６３はモールド装置１００のモールド部１０５において行われる。図１６は、図６に示す基板の上面側に封止体が形成された状態における断面図である。図１７は図１６に示す断面図とは異なる面の断面図であり、図３のＢ－Ｂ線に沿った断面に相当する断面図である。
図１６および図１７に示すように、本工程では、複数のデバイス領域２２が一つの封止体４に一括して覆われる。
金型準備工程では、図１８に示す成形金型２００を準備する。図１８は、図３のＢ－Ｂ線に沿った断面に相当する断面において、成形金型内に基板を配置した状態を示す断面図である。成形金型２００は、基板２０の上方に配置される第一型としての上型２０１と、基板２０の下方に配置される第一型としての下型２０２と、を備える。モールド工程Ｓ６３では、基板２０の下面２０ｂを上型２０１と対向させ、上面２０ａと下型２０２とを対向させた状態で、封止体４（図１７参照）を形成する。このため、上型２０１は、基板２０の下面２０ｂを保持する複数の吸着孔２０１ａを有する。複数の吸着孔２０１ａのそれぞれは、吸気経路２０１ｂに接続されている。上型２０１は、吸気経路２０１ｂを介して複数の吸着孔２０１ａの先端部分の気体（例えば空気）を吸気することにより、複数の吸着孔２０１ａの先端に基板２０を吸着保持できる構造になっている。
また、下型２０２は、封止体４を成形する型であるキャビティ２０２ａを有する。キャビティ２０２ａは、離型シート２０５に覆われている。離型シート２０５は、例えば樹脂からなる薄膜フィルムである。キャビティ２０２ａと封止体４（図１７参照）との間に離型シート２０５が配置されることにより、封止体４を形成した後、下型２０２と封止体４との剥離性を向上させることができる。また、下型２０２に封止用の樹脂が付着することを防止できるので、下型２０２の洗浄作業を省略または短縮できる。また、下型２０２は、封止体４をキャビティ２０２ａから取り出すためのイジェクトピン２０２ｂを有する。
金型準備工程の後で行われる基板保持工程では、図１８に示すように、上型２０１と下型２０２との間に基板２０を配置する。また、基板２０の下面２０ｂを複数の吸着孔２０１ａで吸着することにより、基板２０の上面２０ａが下方を向いた状態で、上型２０１が基板２０を保持する。
また、基板保持工程では、成形金型２００と、基板２０との平面視における位置関係を制御することにより、位置合わせを行う。基板保持工程では、基板２０の端部に設けられた凹部（不図示）または周辺に設けられた孔（不図示）と上型２０１に設けられた位置決めピン（不図示）とが重なるように配置されることで、上型２０１と基板２０との位置合わせを行う。また、上型２０１と下型２０２との位置関係は、予め調整されており、上型２０１と基板２０との位置合わせを行えば、結果的に下型２０２と基板２０との位置合わせも完了する。
金型準備工程の後で行われる樹脂供給工程では、図１９に示すように、下型２０２のキャビティ２０２ａ内に樹脂２０４を供給する。図１９は、図１８に示す下型のキャビティ内に、樹脂２０４を供給し、軟化させた状態を示す断面図である。詳しくは、キャビティ２０２ａは、離型シート２０５に覆われ、樹脂２０４は、離型シート２０５上に供給される。樹脂２０４は、図１６および図１７に示す封止体４の原料樹脂である。樹脂２０４には、熱硬化性の樹脂の他、封止体４の線膨張係数を調整するフィラ粒子および封止体４の色を黒色化させるカーボンブラックなどの材料が含まれる。本実施形態におけるモールド工程Ｓ６３では、キャビティ２０２ａ内で軟化した樹脂２０４に複数の半導体チップ３および複数のワイヤ５を浸漬することにより封止する、コンプレッションモールド方式を適用する。
コンプレッションモールド方式は、キャビティ２０２ａと基板２０とに挟まれた空間内に軟化させた樹脂を圧力で注入する、トランスファモールド方式とは区別される。コンプレッションモールド方式の場合、トランスファモールド方式と比較して、モールド工程中の樹脂２０４の流動が、実質的に無いと見做せる程度に少ない。このため、樹脂２０４の流動に起因する基板２０上の部材、特に、ワイヤ５の変形を抑制できる点で好ましい。コンプレッションモールド方式は大型の基板のモールドに適している。トランスファモールド方式は小型の基板のモールドに適用可能である。
ただし、樹脂２０４の材料は、トランスファモールド方式で利用される樹脂と同様の材料を用いることができる。トランスファモールド方式では、原料樹脂のペレットをポットと呼ばれる容器内で軟化させた後、押圧することにより、キャビティ内に供給する。一方、コンプレッションモールド方式の場合、顆粒状に成形された原料樹脂をキャビティ２０２ａ内に配置した後、キャビティ２０２ａ内で軟化させる。
なお、基板保持工程と樹脂供給工程との工程順序は、特に限定されない。本明細書では、基板保持工程を先に説明したが、樹脂供給工程を先に実施しても良い。また、例えば、キャビティ２０２ａ内に顆粒状の原料樹脂を供給した後、基板保持工程を行い、その後、原料樹脂を加熱して、軟化した樹脂２０４を得ても良い。この場合、樹脂供給工程を先に行う場合と比較して、樹脂２０４の保温時間が短縮できる。また、下型２０２が加熱されていない状態で基板保持工程を行うことができる。
基板保持工程および樹脂供給工程の後で行われる基板浸漬工程では、図２０に示すように、キャビティ２０２ａ内に半導体チップ３を浸し、半導体チップ３を封止する。図２０は、図１９に示す上型と下型との距離を近づけた状態を示す断面図である。
基板浸漬工程では、半導体チップ３、基板２０の上面２０ａが、キャビティ２０２ａ内の樹脂２０４に覆われるように、上型２０１と下型２０２の距離を近づける。また、図２０に示すように、本工程では、半導体チップ３および複数のワイヤ５のそれぞれが、樹脂２０４に封止される。
基板浸漬工程の後で行われる樹脂硬化工程では、図２０に示す樹脂２０４を加熱して、樹脂２０４に含まれる熱硬化性樹脂を硬化させる。本工程により、図１６および図１７に示す封止体４が得られる。
図２０に示すように、樹脂２０４とキャビティ２０２ａとの間には、離型シート２０５が配置されている。これにより、図２１に示すように、イジェクトピン２０２ｂを押し上げながら上型２０１と下型２０２との距離を遠ざければ、封止体４はキャビティ２０２ａ内から離れると共に、離型シート２０５は樹脂２０４（または図１５に示す封止体４）から容易に剥離する。図２１は図２０に示す上型と下型との距離を遠ざけた状態を示す断面図である。一方、基板２０と上型２０１とは、図２１に示す複数の吸着孔２０１ａによる吸着力により保持されているので、吸着孔２０１ａからの吸引を停止すれば、基板２０と上型２０１とは容易に剥離する。
最後に、モールドされた基板２０が下面２０ｂを上にしてアンローダ部１０７を介してモールド装置１００の外に搬出される。そして、モールド外観検査およびワイヤＸ線検査が行われる。
（ボールマウント工程Ｓ７）
次に、図２に示すボールマウント工程Ｓ７として、基板２０の下面２０ｂに形成された複数のランド２ｆ（図１参照）に複数の半田ボール６を接合する。本工程では、基板２０の下面２０ｂにおいて露出する複数のランド２ｆのそれぞれの上に半田ボール６を配置した後、加熱することで複数の半田ボール６とランド２ｆとを接合する。本工程により、複数の半田ボール６は、基板２０を介して半導体チップ３と電気的に接続される。ただし、本実施形態で説明する技術は、半田ボール６を接合した、いわゆるＢＧＡ（Ball Grid Array）型の半導体装置に限って適用させるものではない。例えば、本実施形態に対する変形例としては、半田ボール６を形成せず、ランド２ｆを露出させた状態、またはランド２ｆに半田ボール６よりも薄く半田ペーストを塗布した状態で出荷する半導体装置に適用することができる。この半導体装置は、いわゆるＬＧＡ（Land Grid Array）型の半導体装置である。
（個片化工程Ｓ８）
次に、図２に示す個片化工程Ｓ８として、図３に示す複数のデバイス領域２２の間のそれぞれの周囲を囲む切断領域２１ｂに沿って基板２０および封止体４を切断し、複数のデバイス領域２２のそれぞれを個片化する。より詳細には、個片化工程Ｓ８では、ダイシングブレードと呼ばれる切削治具を用いて、基板２０の切断領域２１ｂを切削加工することにより、基板２０を切断する。このため、切断領域２１ｂは、延在方向と交差する方向に、数百μｍ程度の幅を有している。
以上の各工程により、図１を用いて説明した半導体装置１が得られる。その後、半導体装置１に対して、外観検査や電気的試験など、必要な検査、試験が行われ、半導体装置１は出荷、または、図示しない実装基板に実装される。
以上、本開示者らによってなされた開示を実施形態に基づき具体的に説明したが、本開示は、上記実施形態に限定されるものではなく、種々変更可能であることはいうまでもない。
例えば、実施形態では、プラズマ発生ユニット１０３および認識用カメラ１０４を基板２０の下方に設置してプラズマを上方に向けて照射すると共に認識カメラを上方に向けて撮像する例を説明した。しかし、これに限定されるものではなく、プラズマ発生ユニット１０３および認識用カメラ１０４を基板の上方に設置して下方に向けて照射すると共に認識カメラを下方に向けて撮像するようにしてもよい。
また、実施形態では、コンプレッションモールド方式を例に説明したが、トランスファモールド方式にも適用することができる。この場合、プラズマ発生ユニット１０３および認識用カメラ１０４を基板の上方に設置して下方に向けて照射すると共に認識カメラを下方に向けて撮像する。
また、実施形態では、プラズマクリーニング工程Ｓ４において真空プラズマ処理装置を用いる例を説明したが、プラズマクリーニング工程Ｓ６１における大気圧プラズマの照射にしてもよい。この場合、プラズマ発生ユニットを基板の上方に設置して下方に向けて照射する。
また、実施形態では、基板として配線基板を用いる例を説明したが、リードフレーム等の基板であってもよい。
１：半導体装置
２ｅ：端子
３：半導体チップ
４：封止体
５：ワイヤ
２０：基板
２０ａ：上面（主面）
２２：デバイス領域

Claims (11)

  1. （ａ）主面に設けられた複数の端子と、前記主面上に搭載され、かつ前記端子とワイヤで電気的に接続された半導体チップと、を有する複数のデバイス領域を備える基板を準備する工程と、
    （ｂ）前記（ａ）工程の後、前記基板を搬送すると共に、前記基板の前記主面側に大気圧中で生成されたプラズマを照射する工程と、
    （ｃ）前記（ｂ）工程の後、前記基板を搬送すると共に、前記基板の前記主面側を撮像する工程と、
    （ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記ワイヤを樹脂で封止して封止体を形成する工程と、
    を含む、半導体装置の製造方法。
  2. 請求項１の半導体装置の製造方法において、
    前記（ａ）工程の前、前記基板は前記基板の表面のソルダレジストに含まれる油脂成分または有機溶剤の不純物がガスとして放出される温度以上に加熱される、半導体装置の製造方法。
  3. 請求項１の半導体装置の製造方法において、
    前記（ｂ）工程は、アルゴンと酸素との混合ガスを供給して前記プラズマを生成する、半導体装置の製造方法。
  4. 請求項１の半導体装置の製造方法において、
    前記（ｂ）工程は、前記プラズマを前記基板に複数回照射し、１回につき０．１秒照射する、半導体装置の製造方法。
  5. 請求項１の半導体装置の製造方法において、
    前記（ｂ）工程は、前記プラズマを前記基板の前記主面に対して垂直に照射する、半導体装置の製造方法。
  6. 請求項１の半導体装置の製造方法において、
    前記（ｂ）工程は、前記プラズマを前記基板の前記主面に対して斜めに照射する、半導体装置の製造方法。
  7. 請求項１の半導体装置の製造方法において、
    前記（ｂ）工程は、前記基板の前記主面が下方を向いた状態で前記基板を搬送すると共に、前記基板の前記主面側に大気圧中で生成されたプラズマを下方から照射し、
    前記（ｃ）工程は、前記基板の前記主面が下方を向いた状態で前記基板を搬送すると共に、前記基板の前記主面側を下方から撮像し、
    前記（ｄ）工程は、前記基板の前記主面が下方を向いた状態で前記半導体チップおよび前記ワイヤを樹脂で封止して封止体を形成する、半導体装置の製造方法。
  8. 請求項７の半導体装置の製造方法において、
    前記（ｃ）工程は、撮像した画像に基づいて前記ワイヤの状態、異物の有無を検査する、半導体装置の製造方法。
  9. 請求項８の半導体装置の製造方法において、
    前記（ｃ）工程は、撮像した画像に基づいて樹脂量算出のための前記半導体チップの数の計数、前記半導体チップが前記基板に搭載されているかどうの目抜けチェックを行う、半導体装置の製造方法。
  10. 請求項９の半導体装置の製造方法において、
    前記（ｄ）工程は、
    （ｄ１）第一型と前記第一型と対向する位置に配置されるキャビティを備える第二型との間に前記基板を配置して、前記基板の前記主面が下方を向いた状態で前記第一型が前記基板を保持する工程と、
    （ｄ２）前記（ｄ１）工程の後、前記第二型の前記キャビティ内に樹脂を供給する工程と、
    （ｄ３）前記（ｄ１）工程および前記（ｄ２）工程の後、前記半導体チップ、前記ワイヤおよび前記基板の前記主面が、前記キャビティ内の前記樹脂に覆われるように、前記第一型と前記第二型の距離を近づける工程と、
    （ｄ４）前記樹脂を硬化させることにより、前記封止体を形成する工程と、
    を含む、半導体装置の製造方法。
  11. 主面に設けられた複数の端子と、前記主面上に搭載され、かつ前記端子とワイヤで電気的に接続された半導体チップと、を有する複数のデバイス領域を備える基板が搬入されるローダ部と、前記基板を搬送する基板搬送ユニットと、前記基板の前記主面と対向して設けられ、大気中でプラズマを生成するプラズマ発生ユニットと、前記基板の前記主面と対向して設けられ、前記基板、前記半導体チップおよび前記ワイヤを撮像する認識用カメラと、前記半導体チップおよび前記ワイヤを樹脂で封止して封止体を形成するモールド部と、を備える半導体製造装置に前記基板を搬入する工程と、
    前記基板搬送ユニットにより前記ローダ部側から前記認識用カメラ側に前記基板の前記主面が下方を向いた状態で前記基板を搬送するのと並行して、前記プラズマ発生ユニットにより前記プラズマを前記基板の前記主面側に向けて照射する工程と、
    前記基板搬送ユニットにより前記プラズマ発生ユニット側から前記モールド部側に前記基板の前記主面が下方を向いた状態で前記基板を搬送するのと並行して、前記認識用カメラにより前記基板の前記主面側を撮像する工程と、
    前記基板の前記主面が下方を向いた状態で前記半導体チップおよび前記ワイヤを樹脂で封止して封止体を形成する工程と、
    を含む、半導体装置の製造方法。
JP2020148587A 2020-09-03 2020-09-03 半導体装置の製造方法 Active JP7477404B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020148587A JP7477404B2 (ja) 2020-09-03 2020-09-03 半導体装置の製造方法
US17/405,550 US11705344B2 (en) 2020-09-03 2021-08-18 Method of manufacturing a resin-sealed semiconductor device
CN202110995295.0A CN114141635A (zh) 2020-09-03 2021-08-27 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020148587A JP7477404B2 (ja) 2020-09-03 2020-09-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022042905A true JP2022042905A (ja) 2022-03-15
JP7477404B2 JP7477404B2 (ja) 2024-05-01

Family

ID=80358951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020148587A Active JP7477404B2 (ja) 2020-09-03 2020-09-03 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11705344B2 (ja)
JP (1) JP7477404B2 (ja)
CN (1) CN114141635A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928713B2 (ja) 2002-08-13 2007-06-13 信越化学工業株式会社 半導体装置の製造方法
JP2005144741A (ja) 2003-11-12 2005-06-09 Towa Corp 樹脂封止装置及び樹脂封止方法
KR20110082417A (ko) * 2010-01-11 2011-07-19 삼성전자주식회사 반도체 모듈의 리페어 장치
JP6549531B2 (ja) 2016-06-30 2019-07-24 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
JP2018186197A (ja) 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2020004857A (ja) 2018-06-28 2020-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2020077746A (ja) * 2018-11-07 2020-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7477404B2 (ja) 2024-05-01
US20220068668A1 (en) 2022-03-03
CN114141635A (zh) 2022-03-04
US11705344B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
KR20150006845A (ko) 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
JP2003234359A (ja) 半導体装置の製造方法
JP2001044324A (ja) 樹脂封止型半導体装置及びその製造方法
JP5732356B2 (ja) 半導体装置の製造方法
US20150243534A1 (en) Copper Wire Bonding Apparatus Using A Purge Gas to Enhance Ball Bond Reliability
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP3569386B2 (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP3811567B2 (ja) 半導体装置の製造方法
JP7477404B2 (ja) 半導体装置の製造方法
JP2000138255A (ja) 半導体装置の製造方法と製造装置
JP3405259B2 (ja) 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
US6576500B2 (en) Method of plasma-processing a board, chip attachment to the board and resin encapsulation of the chip
JP5286303B2 (ja) 半導体装置の製造方法
JP5054954B2 (ja) 半導体装置の製造方法
JP2002050651A (ja) 実装方法
JP2002368023A (ja) 半導体装置の製造方法
JP2008153491A (ja) 半導体装置の製造方法
JP4769839B2 (ja) 半導体装置の製造方法
JP2009088102A (ja) 半導体装置の製造方法
JP2003179092A (ja) 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP2000349114A (ja) 半導体装置の製造方法および半導体装置
JP2000349197A (ja) 半導体ウェハ封止基板
TW504780B (en) Fabrication method of semiconductor device
KR100439188B1 (ko) 반도체 패키지 몰딩장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240418