JP2020077746A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020077746A JP2020077746A JP2018209988A JP2018209988A JP2020077746A JP 2020077746 A JP2020077746 A JP 2020077746A JP 2018209988 A JP2018209988 A JP 2018209988A JP 2018209988 A JP2018209988 A JP 2018209988A JP 2020077746 A JP2020077746 A JP 2020077746A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor device
- manufacturing
- lead frame
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 216
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 238000007747 plating Methods 0.000 claims abstract description 220
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 112
- 239000001301 oxygen Substances 0.000 claims abstract description 112
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 109
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 59
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052709 silver Inorganic materials 0.000 claims abstract description 55
- 239000004332 silver Substances 0.000 claims abstract description 55
- 239000010949 copper Substances 0.000 claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 238000009832 plasma treatment Methods 0.000 claims description 118
- 238000007789 sealing Methods 0.000 claims description 88
- 239000000463 material Substances 0.000 claims description 62
- 238000010438 heat treatment Methods 0.000 claims description 44
- ZXSQEZNORDWBGZ-UHFFFAOYSA-N 1,3-dihydropyrrolo[2,3-b]pyridin-2-one Chemical compound C1=CN=C2NC(=O)CC2=C1 ZXSQEZNORDWBGZ-UHFFFAOYSA-N 0.000 claims description 30
- LKZMBDSASOBTPN-UHFFFAOYSA-L silver carbonate Substances [Ag].[O-]C([O-])=O LKZMBDSASOBTPN-UHFFFAOYSA-L 0.000 claims description 30
- 229910001958 silver carbonate Inorganic materials 0.000 claims description 30
- 239000000356 contaminant Substances 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 10
- 239000013256 coordination polymer Substances 0.000 abstract description 85
- 230000008569 process Effects 0.000 abstract description 42
- 239000010410 layer Substances 0.000 description 255
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 57
- 238000006722 reduction reaction Methods 0.000 description 55
- 230000009467 reduction Effects 0.000 description 54
- 238000006243 chemical reaction Methods 0.000 description 39
- 229910052786 argon Inorganic materials 0.000 description 29
- 229910045601 alloy Inorganic materials 0.000 description 21
- 239000000956 alloy Substances 0.000 description 21
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 18
- 238000011946 reduction process Methods 0.000 description 16
- 238000005275 alloying Methods 0.000 description 13
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 238000000465 moulding Methods 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000725 suspension Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000000295 emission spectrum Methods 0.000 description 6
- 239000003344 environmental pollutant Substances 0.000 description 6
- 231100000719 pollutant Toxicity 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 229910001923 silver oxide Inorganic materials 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229910017767 Cu—Al Inorganic materials 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- VFWRGKJLLYDFBY-UHFFFAOYSA-N silver;hydrate Chemical compound O.[Ag].[Ag] VFWRGKJLLYDFBY-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4835—Cleaning, e.g. removing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45599—Material
- H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45664—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48824—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8334—Bonding interfaces of the layer connector
- H01L2224/83359—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/85013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8534—Bonding interfaces of the connector
- H01L2224/85359—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85439—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体装置の信頼性を向上させる。【解決手段】ダイボンディング工程の後に、ワイヤボンディング工程を行って、半導体チップＣＰの複数のパッド電極ＰＤと複数のリードＬＤとを複数の銅ワイヤを介して電気的に接続する。リードＬＤの表面にはめっき層ＰＬが形成されており、ワイヤボンディング工程では、めっき層ＰＬに銅ワイヤが接続される。めっき層ＰＬは、銀めっき層である。ダイボンディング工程の後で、ワイヤボンディング工程の前に、リードフレームおよび半導体チップＣＰに対して酸素プラズマ処理ＯＰを施してから、めっき層ＰＬの表面を還元する処理を行う。【選択図】図１２
Description
本発明は、半導体装置の製造方法に関し、例えば、ワイヤボンディング工程を含む半導体装置の製造方法に好適に利用できるものである。
ダイパッド上に半導体チップを搭載し、半導体チップのパッド電極とリードとをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。ワイヤとしては、金ワイヤ、銅ワイヤまたはアルミニウムワイヤがある。
特開２０００−３４０５９９号公報（特許文献１）には、ワイヤボンディングに関する技術が記載されている。
銅ワイヤを用いた半導体装置の信頼性を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の製造方法は、（ａ）銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を備えるリードフレームを準備する工程、（ｂ）前記リードフレームの前記チップ搭載部上に接合材を介して半導体チップを搭載する工程、を有する。半導体装置の製造方法は、更に、（ｃ）前記（ｂ）工程後、前記リードフレームおよび前記半導体チップに対して酸素プラズマ処理を施す工程、（ｄ）前記（ｃ）工程後、前記銀めっき層の表面を還元する工程、（ｅ）前記（ｄ）工程後、前記半導体チップの複数のパッド電極と前記複数のリードとを複数の銅ワイヤを介して電気的に接続する工程、を有する。前記（ｅ）工程では、前記複数のリードのそれぞれの前記銀めっき層に、前記複数の銅ワイヤのそれぞれが接続される。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態）
＜半導体装置の構造について＞
本発明の一実施の形態の半導体装置を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置ＰＫＧの上面図であり、図２は、半導体装置ＰＫＧの下面図（裏面図）であり、図３〜図５は、半導体装置ＰＫＧの平面透視図であり、図６は、半導体装置ＰＫＧの断面図である。
＜半導体装置の構造について＞
本発明の一実施の形態の半導体装置を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置ＰＫＧの上面図であり、図２は、半導体装置ＰＫＧの下面図（裏面図）であり、図３〜図５は、半導体装置ＰＫＧの平面透視図であり、図６は、半導体装置ＰＫＧの断面図である。
図３には、封止部ＭＲを透視したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図４は、図３において、更にワイヤＢＷを透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。また、図５は、図４において、更に半導体チップＣＰおよび接合材ＢＤを透視（省略）したときの半導体装置ＰＫＧの上面側の平面透視図が示されている。図５は、平面図であるが、理解を簡単にするために、リードＬＤのインナリード部の上面に形成されているめっき層ＰＬに、ハッチングを付してある。また、図１および図３〜図５では、半導体装置ＰＫＧの向きは同じであり、また、図３〜図５では、封止部ＭＲの外周の位置を点線で示してある。また、図１〜図３のＡ−Ａ線の位置での半導体装置ＰＫＧの断面が、図６にほぼ対応している。
図１〜図６に示される本実施の形態の半導体装置（半導体パッケージ）ＰＫＧは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではＱＦＰ（Quad Flat Package）形態の半導体装置である。以下、図１〜図６を参照しながら、半導体装置ＰＫＧの構成について説明する。
図１〜図６に示される本実施の形態の半導体装置ＰＫＧは、半導体チップＣＰと、半導体チップＣＰを搭載するダイパッドＤＰと、導電体によって形成された複数のリードＬＤと、半導体チップＣＰの複数のパッド電極ＰＤと複数のリードＬＤとを電気的に接続する複数のワイヤＢＷと、これらを封止する封止部（封止体）ＭＲと、を備えている。
樹脂封止部（樹脂封止体）としての封止部ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部ＭＲの材料として用いても良い。
封止部ＭＲは、一方の主面である上面ＭＲａと、上面ＭＲａの反対側の主面である下面（裏面、底面）ＭＲｂと、上面ＭＲａおよび下面ＭＲｂに交差する側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４と、を有している。すなわち、封止部ＭＲの外観は、上面ＭＲａ、下面ＭＲｂおよび側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４で囲まれた薄板状とされている。
封止部ＭＲの平面形状、すなわち、封止部ＭＲの上面ＭＲａおよび下面ＭＲｂの平面形状は、例えば矩形状（長方形状）であり、この矩形の角に丸みを帯びさせることもでき、また、この矩形の４つの角のうち、任意の角を落とす（面取りする）こともできる。
複数のリードＬＤのそれぞれは、一部が封止部ＭＲ内に封止され、他の一部が封止部ＭＲの側面から封止部ＭＲの外部に突出している。以下では、リードＬＤのうちの封止部ＭＲ内に位置する部分をインナリード部と呼び、リードＬＤのうちの封止部ＭＲ外に位置する部分をアウタリード部と呼ぶものとする。
なお、本実施の形態の半導体装置ＰＫＧは、各リードＬＤの一部（アウタリード部）が封止部ＭＲの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではない。例えば、封止部ＭＲの側面から各リードＬＤがほとんど突出せず、かつ封止部ＭＲの下面ＭＲｂで各リードＬＤの一部が露出した構成（ＱＦＮ（Quad Flat Non leaded package）型の構成）などを採用することもできる。
ダイパッドＤＰは、半導体チップＣＰを搭載するチップ搭載部である。ダイパッドＤＰの平面形状は、例えば矩形状である。ダイパッドＤＰは、一方の主面である上面ＤＰａと、上面ＤＰａの反対側の主面である下面（裏面、底面）ＤＰｂと、封止部ＭＲの側面ＭＲｃ１に沿った側面と、封止部ＭＲの側面ＭＲｃ２に沿った側面と、封止部ＭＲの側面ＭＲｃ３に沿った側面と、封止部ＭＲの側面ＭＲｃ４に沿った側面と、を有している。
ダイパッドＤＰは封止部ＭＲ内に封止されている。ダイパッドＤＰの上面ＤＰａ、側面および下面ＤＰｂは、封止部ＭＲから露出されていない。なお、図２および図６には、ダイパッドＤＰの下面ＤＰｂが封止部ＭＲで覆われる場合、すなわち、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面ＤＰｂが露出していない場合が示されているが、他の形態として、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面ＤＰｂが露出する場合もあり得る。
ダイパッドＤＰと複数のリードＬＤとは、導電体で構成されており、好ましくは銅（Ｃｕ）を主成分とする金属材料からなり、具体的には、銅（Ｃｕ）または銅合金からなる。ダイパッドＤＰと複数のリードＬＤにおける銅（Ｃｕ）の含有率は、好ましくは、約９５原子％以上である。また、ダイパッドＤＰと複数のリードＬＤとは、同じ材料（金属材料）で形成されていることが好ましく、これにより、ダイパッドＤＰおよび複数のリードＬＤが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置ＰＫＧの製造が容易になる。
半導体装置ＰＫＧが有する複数のリードＬＤは、平面視においてダイパッドＤＰの周囲に配置されている。なお、平面視とは、ダイパッドＤＰの上面ＤＰａに略平行な平面で見た場合に対応している。このため、半導体装置ＰＫＧが有する複数のリードＬＤは、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤとで構成されている。
封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ１から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ２から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ３から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ４から封止部ＭＲ外に突出している。
各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲの下面ＭＲｂとほぼ同一平面上に位置するように、折り曲げ加工されている。リードＬＤのアウタリード部は、半導体装置ＰＫＧの外部接続用端子部（外部端子）として機能する。
ダイパッドＤＰの平面形状を構成する矩形の四隅には、それぞれ吊りリードＴＬが一体的に接続されており、その吊りリードＴＬは、平面矩形状の封止部ＭＲの四隅に向かって、封止部ＭＲ内を延在している。各吊りリードＴＬは、ダイパッドＤＰと同じ材料によりダイパッドＤＰと一体的に形成されている。吊りリードＴＬは、封止部ＭＲの形成後に封止部ＭＲから突出する部分が切断されており、吊りリードＴＬの切断により生じた切断面（端面）が封止部ＭＲの四隅側面で露出している。
ダイパッドＤＰの上面ＤＰａ上には、半導体チップＣＰが、その表面（上面）を上に向け、かつ、その裏面（下面）をダイパッドＤＰに向けた状態で搭載されている。図３、図４および図６の場合は、ダイパッドＤＰの平面寸法（平面積）は、半導体チップＣＰの平面寸法（平面積）よりも大きく、平面視において、半導体チップＣＰは、ダイパッドＤＰの上面に内包されている。
ここで、半導体チップＣＰにおいて、互いに反対側に位置する２つの主面のうち、複数のパッド電極ＰＤが形成されている側の主面を半導体チップＣＰの表面（上面）と呼び、この表面とは反対側でかつダイパッドＤＰに対向する側の主面を半導体チップＣＰの裏面と呼ぶものとする。
半導体チップＣＰは、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップＣＰの平面形状は矩形状である。
半導体チップＣＰは、ダイパッドＤＰの上面ＤＰａ上に、接合材（接合材層、接着層）ＢＤを介して搭載されている。すなわち、半導体チップＣＰの裏面が、接合材ＢＤを介してダイパッドＤＰの上面ＤＰａに接合（接着）されて固定されている。半導体チップＣＰは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
接合材ＢＤは、導電性の接合材または絶縁性の接合材を用いることができる。接合材ＢＤとして導電性の接合材を用いる場合は、例えば、銀ペーストのような導電性ペースト型の接合材を好適に用いることができるが、半田を用いることも可能である。製造された半導体装置ＰＫＧにおいては、接合材ＢＤは既に硬化または固化している。また、半導体チップＣＰの裏面に裏面電極が形成されている場合は、接合材ＢＤとして導電性の接合材を用いることで、半導体チップＣＰの裏面電極を、導電性の接合材ＢＤを介して、ダイパッドＤＰに電気的に接続することができる。
また、他の形態として、ダイパッドＤＰの上面ＤＰａにめっき層（好ましくは銀めっき層）を設けておき、このめっき層上に接合材ＢＤを介して半導体チップＣＰを搭載することもできる。
半導体チップＣＰの表面には、複数のパッド電極（パッド、ボンディングパッド）ＰＤが形成されている。パッド電極ＰＤは、アルミニウム（Ａｌ）を主成分として構成されており、具体的には、主としてアルミニウム層またはアルミニウム合金層からなる。すなわち、パッド電極ＰＤは、アルミニウムパッドである。半導体チップＣＰの複数のパッド電極ＰＤと、複数のリードＬＤとは、複数のワイヤ（ボンディングワイヤ、銅ワイヤ）ＢＷを介してそれぞれ電気的に接続されている。すなわち、各ワイヤＢＷの一端が半導体チップＣＰのパッド電極ＰＤに接続され、各ワイヤＢＷの他端がリードＬＤ（具体的にはリードＬＤのインナリード部の上面に形成されているめっき層ＰＬ）に接続されており、それによって、半導体チップＣＰのパッド電極ＰＤとリードＬＤとがワイヤＢＷを介して電気的に接続される。半導体チップＣＰの各パッド電極ＰＤは、半導体チップＣＰ内に形成された内部回路と電気的に接続されている。
平面視において、半導体チップＣＰの各辺は、ダイパッドＤＰの各辺に略平行であり、従って、封止部ＭＲの各側面に略平行である。半導体チップＣＰの表面において側面ＭＲｃ１側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。また、半導体チップＣＰの表面において側面ＭＲｃ２側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ２側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。また、半導体チップＣＰの表面において、側面ＭＲｃ３側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。また、半導体チップＣＰの表面において側面ＭＲｃ４側の辺に沿って配列する複数のパッド電極ＰＤが、封止部ＭＲの側面ＭＲｃ４側に配置された複数のリードＬＤに、複数のワイヤＢＷを介して電気的に接続されている。
ワイヤ（ボンディングワイヤ）ＢＷは、導電性の接続部材であり、導電性を有しており、具体的には、銅（Ｃｕ）ワイヤである。
銅ワイヤ（ワイヤＢＷ）は、銅を主成分とする導体線からなるが、銅を主成分とする導体線の周囲にパラジウム（Ｐｄ）層が被覆された構造を有している場合もあり得る。すなわち、銅ワイヤ（ワイヤＢＷ）は、銅を主成分とする導体線（銅線）と、該導体線（銅線）の周囲に形成されたパラジウム（Ｐｄ）層とを有している場合もあり得る。パラジウム層は、銅を主成分とする導体線（銅線）の酸化を防止する作用を有している。また、パラジウム層は、銅を主成分とする導体線（銅線）が封止部ＭＲに含まれる硫黄やハロゲン系元素と反応するのを防止する作用を有している。銅ワイヤ（ワイヤＢＷ）を構成する銅を主成分とする導体線は、銅または銅合金からなり、銅の含有率は、９５原子％以上が好適である。
ワイヤＢＷは、銅（Ｃｕ）ワイヤであり、硬い素材であるため、機械的な圧力を加えてワイヤＢＷをパッド電極ＰＤに対して圧着することで、高い接合強度を得ることができる。また、銅（Ｃｕ）ワイヤは、金（Ａｕ）ワイヤに比べて安価であるため、コストを低減できるという利点がある。
ワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。各リードＬＤにおいて、ワイヤＢＷの接続箇所は、封止部ＭＲ内に位置するインナリード部（より特定的にはインナリード部の上面）である。
また、各リードＬＤのインナリード部の上面には、めっき層（銀めっき層）ＰＬが設けられている。めっき層ＰＬは、リードＬＤのインナリード部の上面の少なくとも一部に形成されている。めっき層ＰＬは、好ましくは、銀（Ａｇ）めっき層である。すなわち、めっき層ＰＬは、好ましくは、めっき法で形成された銀層（Ａｇ層）である。各ワイヤＢＷの一方の端部（パッド電極ＰＤに接続された側とは反対側の端部）は、リードＬＤのインナリード部の上面のめっき層ＰＬに接続されている。ワイヤＢＷを、リードＬＤのインナリード部の上面のめっき層ＰＬに接続することで、ワイヤＢＷの接続強度を高めることができる。
図５および図６の場合は、リードＬＤのインナリード部の上面の一部にめっき層ＰＬを形成している。他の形態として、リードＬＤのインナリード部の上面全体にめっき層ＰＬを形成することも可能である。また、更に他の形態として、リードＬＤのインナリード部の上面だけでなく、リードＬＤのインナリード部の側面にめっき層ＰＬを形成することも可能であり、また、リードＬＤのインナリード部の下面にめっき層ＰＬを形成することも可能であり、また、リードＬＤのインナリード部の先端面にめっき層ＰＬを形成することも可能である。
但し、めっき層ＰＬが形成されていない領域のリードＬＤの表面と封止部ＭＲとの密着性に比べて、めっき層ＰＬと封止部ＭＲとの密着性は低くなるため、めっき層ＰＬの面積を必要以上に大きくすることは、望ましくはない。このため、リードＬＤのインナリード部の上面全体にめっき層ＰＬを形成するよりも、リードＬＤのインナリード部の上面の一部にめっき層ＰＬを形成した場合の方が、封止部ＭＲの密着性を高めることができるため、より好ましい。また、リードＬＤのインナリード部の側面や下面にもめっき層ＰＬを形成する場合よりも、リードＬＤのインナリード部の側面や下面にはめっき層ＰＬを形成しない場合の方が、封止部ＭＲの密着性を高めることができるため、より好ましい。このため、めっき層ＰＬは、リードＬＤのインナリード部において、ワイヤＢＷを接続する領域とその近傍に形成することが好ましく、従って、リードＬＤのインナリード部の先端部付近の上面に形成することが好ましい。
＜半導体装置の製造工程について＞
次に、上記図１〜図６に示される半導体装置ＰＫＧの製造工程（組立工程）について説明する。図７は、上記図１〜図６に示される半導体装置ＰＫＧの製造工程を示すプロセスフロー図である。図８〜図１７は、半導体装置ＰＫＧの製造工程中の平面図または断面図である。図８〜図１７のうち、図８、図１０、図１３および図１５が平面図であり、図９、図１１、図１２、図１４、図１６および図１７が断面図であり、断面図としては、上記図６に相当する断面が示されている。図８は、平面図であるが、理解を簡単にするために、リードＬＤのインナリード部の上面に形成されているめっき層ＰＬに、ハッチングを付してある。
次に、上記図１〜図６に示される半導体装置ＰＫＧの製造工程（組立工程）について説明する。図７は、上記図１〜図６に示される半導体装置ＰＫＧの製造工程を示すプロセスフロー図である。図８〜図１７は、半導体装置ＰＫＧの製造工程中の平面図または断面図である。図８〜図１７のうち、図８、図１０、図１３および図１５が平面図であり、図９、図１１、図１２、図１４、図１６および図１７が断面図であり、断面図としては、上記図６に相当する断面が示されている。図８は、平面図であるが、理解を簡単にするために、リードＬＤのインナリード部の上面に形成されているめっき層ＰＬに、ハッチングを付してある。
半導体装置ＰＫＧを製造するには、まず、リードフレームＬＦを準備し（図７のステップＳ１）、また、半導体チップＣＰを準備する（図７のステップＳ２）。リードフレームＬＦと半導体チップＣＰとは、どちらを先に準備してもよく、また、同時に準備してもよい。
図８および図９に示されるように、リードフレームＬＦは、フレーム枠（図示せず）と、フレーム枠に連結された複数のリードＬＤと、フレーム枠に複数の吊りリードＴＬを介して連結されたダイパッドＤＰと、を一体的に有している。リードフレームＬＦは、銅（Ｃｕ）を主成分とする金属材料からなり、具体的には、銅（Ｃｕ）または銅（Ｃｕ）合金からなる。リードフレームＬＦの銅の含有率は、９５原子％以上が好適である。
リードフレームＬＦの各リードＬＤの先端部（インナリード部の先端部）の上面には、めっき層ＰＬが形成されている。めっき層ＰＬは、めっき法（好ましくは電解めっき法）を用いて形成することができる。なお、以下では、ダイパッドＤＰの上面ＤＰａやリードＬＤの上面（めっき層ＰＬが形成される側の面）を含むリードフレームの主面を、リードフレームＬＦの上面と称することとする。
リードフレームＬＦは、金属板（銅板または銅合金板）を加工することにより作製することができるが、金属板を加工してリードフレームＬＦを作製した後、リードフレームＬＦのリードＬＤのインナリード部の上面のめっき層ＰＬを、めっき法（好ましくは電解めっき法）を用いて形成する。これにより、ダイパッドＤＰと、めっき層ＰＬが形成された複数のリードＬＤとを一体的に有するリードフレームＬＦを準備することができる。
なお、リードフレームＬＦのダイパッドＤＰの上面ＤＰａに、めっき層を形成する場合もあり得る。この場合、リードフレームＬＦのダイパッドＤＰの上面のめっき層と、リードフレームＬＦのリードＬＤのインナリード部の上面のめっき層ＰＬとは、同じめっき工程で形成することができ、その場合は、両者は同じ材料（好ましくは銀）からなる。
次に、図１０および図１１に示されるように、半導体チップＣＰのダイボンディング工程を行って、リードフレームＬＦのダイパッドＤＰ上に半導体チップＣＰを接合材ＢＤを介して搭載して接合する（図７のステップＳ３）。ステップＳ３のダイボンディング工程は、具体的には、次のようにして行うことができる。
すなわち、まず、リードフレームＬＦのダイパッドＤＰの上面ＤＰａ上に、接合材ＢＤ１を供給（塗布）する。接合材ＢＤ１としては、銀（Ａｇ）ペーストのような導電性ペースト型接合材（接着材）を好適に用いることができるが、絶縁性のペースト型接合材を用いることもでき、あるいは、半田ペーストを用いることもできる。また、フィルム型の接合材を接合材ＢＤ１として用いることもできる。
接合材ＢＤ１は、リードフレームのダイパッドＤＰの上面ＤＰａにおいて、チップ搭載予定領域（半導体チップＣＰを搭載する予定の領域）に供給（塗布）される。
それから、リードフレームのダイパッドＤＰの上面ＤＰａのチップ搭載予定領域に半導体チップＣＰを配置（搭載）する。この際、半導体チップＣＰは、半導体チップＣＰの表面側が上方を向き、半導体チップＣＰの裏面側が下方（すなわちダイパッドＤＰの上面ＤＰａ側）を向くように、フェイスアップでダイパッドＤＰの上面ＤＰａ上に配置される。すなわち、半導体チップＣＰは、半導体チップＣＰの裏面がダイパッドＤＰの上面ＤＰａと対向するように、ダイパッドＤＰの上面ＤＰａに配置される。これにより、ダイパッドＤＰの上面ＤＰａ上に、接合材ＢＤ１を介して半導体チップＣＰが配置（搭載）される。
それから、熱処理（ベーク処理）を行って、接合材ＢＤ１を硬化させる。これにより、接合材ＢＤ１が硬化して、接合材ＢＤとなる。接合材ＢＤは、接合材ＢＤ１が硬化したものである。接合材ＢＤ１が含有する樹脂材料として、熱硬化性の樹脂材料を用いれば、熱処理により接合材ＢＤ１に含まれる熱硬化性樹脂材料を硬化させ、それによって接合材ＢＤ１を硬化させることができる。半導体チップＣＰは、硬化した接合材ＢＤ１（すなわち接合材ＢＤ）によって、ダイパッドＤＰに接合されて固定される。接合材ＢＤ１として半田ペーストを用いた場合は、リードフレームのダイパッドＤＰの上面ＤＰａのチップ搭載予定領域に半導体チップＣＰを配置（搭載）した後、半田リフロー処理を行えばよい。これにより、半導体チップＣＰは、溶融・再固化した半田を介して、ダイパッドＤＰに接合されて固定される。
なお、リードフレームのダイパッドＤＰの上面ＤＰａにめっき層を形成していた場合は、そのめっき層上に上記接合材ＢＤ１を供給（塗布）してから、ダイパッドＤＰの上面ＤＰａのめっき層上に、上記接合材ＢＤ１を介して半導体チップＣＰを配置（搭載）し、その後、熱処理を行って、上記接合材ＢＤ１を硬化させればよい。
次に、図１２に示されるように、酸素（Ｏ２）プラズマ処理を施す（図７のステップＳ４）。ステップＳ４では、リードフレームＬＦおよび半導体チップＣＰに対して酸素プラズマ処理が施される。ステップＳ４の酸素プラズマ処理を、以下では符号ＯＰを付して酸素プラズマ処理ＯＰと称することとし、図１２では、ステップＳ４の酸素プラズマ処理ＯＰを、矢印で模式的に示してある。
酸素プラズマ処理ＯＰにより、めっき層ＰＬの表面から汚染物質が除去され、めっき層ＰＬの表面を清浄化することができる。
すなわち、酸素プラズマは、有機物を分解（化学的に分解）する能力を有している。また、ステップＳ４を行う直前の段階で、めっき層ＰＬの表面に付着している汚染物質は、主として有機物からなる。このため、ステップＳ４を行う直前の段階でめっき層ＰＬの表面に付着している汚染物質（有機物からなる汚染物質）を、酸素プラズマ処理ＯＰにより分解して除去することができる。これにより、めっき層ＰＬの表面を清浄化することができる。このため、酸素プラズマ処理ＯＰを、酸素プラズマクリーニング処理とみなすこともできる。
なお、酸素プラズマ処理ＯＰは、めっき層ＰＬの表面の汚染物質（有機物からなる汚染物質）を除去する作用を有している一方で、めっき層ＰＬの表面を酸化させる作用も有している。このため、ステップＳ４の酸素プラズマ処理ＯＰを行うことにより、めっき層ＰＬの表面の汚染物質（有機物からなる汚染物質）を除去することができるが、めっき層ＰＬの表面は酸化されてしまう。
次に、めっき層ＰＬの還元処理として、リードフレームＬＦおよび半導体チップＣＰに対して熱処理を施す（図７のステップＳ５）。
ステップＳ５の熱処理は、めっき層ＰＬの表面を還元処理するために行われる。すなわち、ステップＳ５の熱処理は、めっき層ＰＬの酸化された部分を還元する処理である。ステップＳ４の酸素プラズマ処理ＯＰにより、めっき層ＰＬの表面が酸化されてしまうが、酸化されためっき層ＰＬの表面を、ステップＳ５の熱処理により、還元することができる。
なお、ここで説明している酸化と還元は、広義の酸化と還元であり、電子を失う反応が酸化であり、酸素を得る反応が還元である。このため、めっき層ＰＬを構成する銀（Ａｇ）が酸素（Ｏ）と反応して酸化銀（Ａｇ２Ｏ）が生成される反応が生じる場合だけでなく、めっき層ＰＬを構成する銀（Ａｇ）が酸素（Ｏ）および炭素（Ｃ）と反応して炭酸銀（Ａｇ２ＣＯ３）が生成される反応が生じる場合も、めっき層ＰＬの表面が酸化されたとみなすことができる。また、めっき層ＰＬの表面に形成されていた酸化銀（Ａｇ２Ｏ）が銀（Ａｇ）と酸素（Ｏ２）とに分解する反応が生じる場合だけでなく、めっき層ＰＬの表面に形成されていた炭酸銀（Ａｇ２ＣＯ３）が銀（Ａｇ）と酸素（Ｏ２）と二酸化炭素（ＣＯ２）とに分解する反応が生じる場合も、酸化されためっき層ＰＬの表面を還元したとみなすことができる。
ステップＳ４の酸素プラズマ処理ＯＰを行うと、めっき層ＰＬの表面が酸化されて、銀（Ａｇ）からなるめっき層ＰＬの表面に薄い酸化膜（後述の図２３および図２４の結果から炭酸銀膜と想定される）が形成されるが、ステップＳ５の還元処理（熱処理）により、めっき層ＰＬの表面に形成されている酸化膜（炭酸銀膜）が還元される（銀に還元される）。これにより、めっき層ＰＬの表面に酸化膜（炭酸銀膜）が形成されていない状態になり、めっき層ＰＬの表面では、銀（Ａｇ）めっき層が露出する。
ステップＳ５の熱処理の温度（熱処理温度）は、酸素プラズマ処理ＯＰで酸化されためっき層ＰＬの表面を還元するのに十分な温度に設定することが好ましく、具体的には、１８０℃以上が好ましい。また、ステップＳ５の熱処理温度が高すぎると、接合材ＢＤから発生するガスに起因してパッドＰＤの表面が汚染される懸念がある。このため、ステップＳ５の熱処理温度としては、１８０〜２５０℃が特に好適である。
また、ここでは、ステップＳ５の還元処理として熱処理を行う場合について説明したが、変形例として、ステップＳ５の還元処理として紫外線照射処理を用いることもできる。リードフレームＬＦおよび半導体チップＣＰに対して紫外線を照射することにより、めっき層ＰＬの表面に形成されている酸化膜（炭酸銀膜）に紫外線が照射され、それによって、その酸化膜（炭酸銀膜）を還元する（銀に還元する）ことができる。ステップＳ５の還元処理として紫外線照射処理を行う場合は、酸素プラズマ処理ＯＰで酸化されためっき層ＰＬの表面を紫外線照射処理によって還元するため、少なくともめっき層ＰＬの表面に対して紫外線を照射する。
次に、図１３および図１４に示されるように、ワイヤボンディング工程を行う（図７のステップＳ６）。
ステップＳ６のワイヤボンディング工程では、半導体チップＣＰの複数のパッド電極ＰＤとリードフレームＬＦの複数のリードＬＤとを、複数のワイヤＢＷを介してそれぞれ電気的に接続する。各ワイヤＢＷの一方の端部は、半導体チップＣＰの各パッド電極ＰＤに接続（接合）され、他方の端部は、各リードＬＤのインナリード部の上面のめっき層ＰＬに接続（接合）される。このため、ワイヤＢＷの両端のうちの一方は、めっき層ＰＬに接触した状態になる。例えば、半導体チップＣＰのパッド電極ＰＤにワイヤＢＷの一端を接続（ファーストボンディング）してから、リードＬＤのインナリード部のめっき層ＰＬにワイヤＢＷの他端を接続（セカンドボンディング）することができる。また、超音波振動を印加しながらワイヤＢＷを接続（接合）する、いわゆる超音波ボンディングを行うことが好ましい。
なお、本実施の形態では、ステップＳ３（ダイボンディング工程）の後で、ステップＳ６（ワイヤボンディング工程）の前に、ステップＳ４の酸素プラズマ処理ＯＰおよびステップＳ５の還元処理を行うが、ステップＳ３（ダイボンディング工程）の後で、ステップＳ６（ワイヤボンディング工程）の前には、リードフレームＬＦおよび半導体チップＣＰに対して、アルゴンプラズマ処理は行わない。より具体的には、ステップＳ３（ダイボンディング工程）の後で、ステップＳ６（ワイヤボンディング工程）の前には、リードフレームＬＦおよび半導体チップＣＰに対して、ステップＳ４の酸素プラズマ処理ＯＰ以外のプラズマ処理は行わない。また、ステップＳ６（ワイヤボンディング工程）中も、リードフレームＬＦおよび半導体チップＣＰに対して、プラズマ処理は行わない。つまり、ステップＳ３（ダイボンディング工程）の後、ステップＳ６（ワイヤボンディング工程）を終了するまでは、リードフレームＬＦおよび半導体チップＣＰに対してアルゴンプラズマ処理は行わず、より具体的には、ステップＳ４の酸素プラズマ処理ＯＰ以外のプラズマ処理は行わない。
次に、モールド工程（樹脂成形工程）による樹脂封止を行って、図１５および図１６に示されるように、半導体チップＣＰおよびそれに接続された複数のワイヤＢＷを封止部ＭＲによって封止する（図７のステップＳ７）。このステップＳ７のモールド工程によって、半導体チップＣＰ、ダイパッドＤＰ、複数のリードＬＤのインナリード部、複数のワイヤＢＷおよび吊りリードＴＬを封止する封止部ＭＲが形成される。なお、図１６の場合は、ダイパッドＤＰの下面ＤＰｂは、封止部ＭＲから露出されず、ダイパッドＤＰの下面ＤＰｂは封止部ＭＲで覆われている。他の形態として、封止部ＭＲの下面ＭＲｂからダイパッドＤＰの下面ＤＰｂが露出される場合もあり得る。従って、ステップＳ６（モールド工程）では、半導体チップＣＰと複数のワイヤＢＷとダイパッドＤＰの少なくとも一部と複数のリードＬＤの少なくとも一部（インナリード部）とを封止する封止部ＭＲ（封止体）が形成される。
次に、封止部ＭＲから露出しているリードＬＤのアウタリード部とダイパッドＤＰの下面ＤＰｂとに必要に応じてめっき処理を施してめっき膜（外装めっき膜）を形成してから、封止部ＭＲの外部において、リードＬＤおよび吊りリードＴＬを所定の位置で切断して、リードフレームＬＦのフレーム枠から分離する（図７のステップＳ８）。
次に、図１７に示されるように、封止部ＭＲから突出するリードＬＤのアウタリード部を折り曲げ加工（リード加工、リード成形）する（図７のステップＳ９）。例えば、封止部ＭＲから露出したリードＬＤのアウタリード部を、封止部ＭＲから離れる方向に延在する第１部分と、第１部分から封止部ＭＲの下面ＭＲｂ側に向かって延在する第２部分と、第２部分に接続されかつ封止部ＭＲから離れる方向に延在する第３部分とからなるように成形する。すなわち、リードＬＤのアウタリード部を、ガルウィング形状に成形する。なお、第１部分と第３部分とは、封止部ＭＲの上面ＭＲａまたは下面ＭＲｂに略平行である。
このようにして、上記図１〜図６に示されるような半導体装置ＰＫＧが製造される。
上記ステップＳ４，Ｓ５，Ｓ６について、図１８を参照して更に説明する。図１８は、ステップＳ４（酸素プラズマ処理工程）、ステップＳ５（還元処理工程）およびステップＳ６（ワイヤボンディング工程）の説明図である。図１８において、矢印は、半導体チップＣＰが搭載されているリードフレームＬＦの移動を示している。
ステップＳ４を行うには、まず、図１８に示されるように、半導体チップＣＰが搭載されているリードフレームＬＦを、プラズマ処理装置ＰＴのチャンバ（処理容器、処理室）ＣＢ内に配置する。プラズマ処理装置ＰＴは、プラズマ処理用のチャンバＣＢと、チャンバＣＢ内においてリードフレームＬＦを配置するためのステージＳＧとを備えており、半導体チップＣＰが搭載されているリードフレームＬＦは、チャンバＣＢ内のステージＳＧ上に配置される。それから、チャンバＣＢ内のリードフレームＬＦおよび半導体チップＣＰに対して、酸素プラズマ処理ＯＰを施す。その後、半導体チップＣＰが搭載されているリードフレームＬＦを、チャンバＣＢ内からチャンバＣＢ外に搬出する（移動させる）。このようにして、ステップＳ４を行うことができる。
ステップＳ５の還元処理は、半導体チップＣＰが搭載されているリードフレームＬＦを、プラズマ処理用のチャンバＣＢ外に搬出した後に行う。例えば、熱処理装置ＨＴを用いて、半導体チップＣＰが搭載されているリードフレームＬＦに対して熱処理を施すことにより、ステップＳ５の還元処理を行うことができる。ステップＳ５の還元処理として紫外線照射処理を行う場合は、熱処理装置ＨＴの代わりに紫外線処理装置を用いて、半導体チップＣＰが搭載されているリードフレームＬＦに対して紫外線照射処理を施すことができる。
ステップＳ６を行うには、まず、半導体チップＣＰが搭載されているリードフレームＬＦを、ワイヤボンディング装置ＷＢのステージＳＴ上に配置する。ワイヤボンディング装置ＷＢは、リードフレームＬＦを配置するためのステージＳＴと、ワイヤボンディング動作を行うためのボンディングツール（キャピラリ）ＢＴとを備えている。それから、ワイヤボンディング装置ＷＢを用いて、すなわちワイヤボンディング装置ＷＢのボンディングツールＢＴを用いて、半導体チップＣＰの複数のパッド電極ＰＤとリードフレームＬＦの複数のリードＬＤとを複数のワイヤ（銅ワイヤ）ＢＷを介して電気的に接続する。例えば、ボンディングツールＢＴを用いて、半導体チップＣＰのパッド電極ＰＤにワイヤＢＷの一端を接続（ファーストボンディング）してから、リードＬＤのインナリード部のめっき層ＰＬにワイヤＢＷの他端を接続（セカンドボンディング）する。このようにして、ステップＳ６を行うことができる。その後、半導体チップＣＰが搭載されているリードフレームＬＦを、ワイヤボンディング装置ＷＢのステージＳＴ上から移動させて、次の工程（ステップＳ７のモールド工程）に搬送する。
なお、ステップＳ５の還元処理は、半導体チップＣＰが搭載されているリードフレームＬＦをワイヤボンディング装置ＷＢのステージＳＴ上に配置する前に行う。すなわち、ステップＳ４の後、ステップＳ５の還元処理が施されたリードフレームＬＦを、ステップＳ６でワイヤボンディング装置ＷＢのステージＳＴ上に配置する。
＜検討の経緯について＞
本願発明者は、ワイヤボンディングに銅ワイヤを用いることを検討している。
本願発明者は、ワイヤボンディングに銅ワイヤを用いることを検討している。
図１９は、本発明者が検討した第１検討例の半導体装置の製造工程を示すプロセスフロー図であり、図２０は、本発明者が検討した第２検討例の半導体装置の製造工程を示すプロセスフロー図であり、それぞれ上記図７に相当するものである。
図１９の第１検討例においては、ステップＳ１，Ｓ２でリードフレームＬＦおよび半導体チップＣＰを準備し、ステップＳ３でダイボンディング工程を行った後、ステップＳ６のワイヤボンディング工程を行う前に、ステップＳ１０４のアルゴンプラズマ処理（アルゴンプラズマクリーニング）を行っている。図１９の第１検討例では、ステップＳ１０４のアルゴンプラズマ処理の後に、ステップＳ６のワイヤボンディング工程、ステップＳ７のモールド工程、ステップＳ８のリード切断工程、およびステップＳ９のリード加工工程を順次行う。図１９の第１検討例では、上記ステップＳ４の酸素プラズマ処理と上記ステップＳ５の還元処理とは、行っていない。図２０の第２検討例は、ステップＳ１０４のアルゴンプラズマ処理を行わないこと以外は、図１９の第１検討例と同じである。
図１９の第１検討例において、ステップＳ１０４のアルゴンプラズマ処理は、リードフレームＬＦのめっき層ＰＬの表面から汚染物質を除去し、めっき層ＰＬの表面を清浄化するために行われる。
すなわち、アルゴンプラズマ処理では、アルゴンイオンによるスパッタリング効果によって汚染物質を除去することができる。このため、アルゴンプラズマ処理では、汚染物質が有機物と無機物のいずれであっても、その汚染物質を物理的作用により除去することができる。従って、ステップＳ１０４を行う直前の段階でめっき層ＰＬの表面に付着している汚染物質は、ステップＳ１０４のアルゴンプラズマ処理で除去することができ、めっき層ＰＬの表面を清浄化することができる。これにより、清浄化されためっき層ＰＬの表面に対してステップＳ６のワイヤボンディング工程でワイヤＢＷを接続することができるため、めっき層ＰＬにワイヤＢＷを接続しやすくなる。
しかしながら、本発明者の検討により、図１９の第１検討例の場合は、以下に説明するような課題が発生することが分かった。以下、図１９の第１検討例の課題について説明する。
本発明者は、ワイヤボンディングに銅ワイヤを用いることを検討している。銅ワイヤは硬いことから、銅ワイヤを用いたワイヤボンディング工程では、比較的強い力で銅ワイヤをパッド電極ＰＤに接続する。銅ワイヤとパッド電極ＰＤとの界面には、銅ワイヤとパッド電極ＰＤとが反応することで合金層が形成される。この合金層が形成されることで、銅ワイヤとパッド電極ＰＤとの接続強度が高くなり、銅ワイヤとパッド電極ＰＤとの接続の信頼性を高めることができる。
ところで、半導体チップ製造工程においてパッド電極ＰＤを形成してから、半導体パッケージ組立工程においてワイヤボンディング工程を行うまでに、パッド電極ＰＤの表面はある程度酸化されてしまう。このため、パッド電極ＰＤの表面には自然酸化膜として薄い酸化層（アルミニウムパッド電極の場合は薄い酸化アルミニウム層）が形成されており、ワイヤボンディング工程では、表面に薄い酸化層が形成された状態のパッド電極ＰＤに対して、銅ワイヤを接続することになる。このため、ワイヤボンディング工程では、銅ワイヤ（具体的には銅ワイヤ先端のボール部）をパッド電極ＰＤの表面の酸化層に押圧する（好ましくは押圧しながら超音波振動を印加する）ことで、パッド電極ＰＤの表面の酸化層を破ってパッド電極ＰＤの清浄な金属面（アルミニウム層表面）を露出させ、銅ワイヤ（ボール部）とパッド電極ＰＤの清浄な金属面とを接触させて反応させる。これにより、銅ワイヤ（ボール部）とパッド電極ＰＤとの界面に合金層（具体的には銅とアルミニウムとの合金層）が形成され、銅ワイヤとパッド電極ＰＤとが強固に接合される。
しかしながら、ステップＳ６のワイヤボンディング工程の前にステップＳ１０４のアルゴンプラズマ処理を行った場合には、ステップＳ６のワイヤボンディング工程において、銅ワイヤとパッド電極ＰＤとの界面での合金層の形成が阻害されてしまい、銅ワイヤとパッド電極ＰＤとの界面での合金化率が低下してしまうことが分かった。これは、銅ワイヤとパッド電極ＰＤとの接続強度の低下につながり、ひいては、銅ワイヤとパッド電極ＰＤとの接続の信頼性の低下につながる。
なお、銅ワイヤとパッド電極ＰＤとの界面での合金化率とは、銅ワイヤとパッド電極ＰＤとの界面の面積に対する、銅ワイヤとパッド電極ＰＤとの合金層（Ｃｕ−Ａｌ合金層）が形成された領域の面積の比率に対応している。例えば、銅ワイヤとパッド電極ＰＤとの界面全体で銅ワイヤとパッド電極ＰＤとの合金層（Ｃｕ−Ａｌ合金層）が形成された場合は、合金化率は１００％であり、また、銅ワイヤとパッド電極ＰＤとの界面の約半分で銅ワイヤとパッド電極ＰＤとの合金層（Ｃｕ−Ａｌ合金層）が形成された場合は、合金化率は約５０％である。
ステップＳ６のワイヤボンディング工程の前にステップＳ１０４のアルゴンプラズマ処理を行った場合に、ステップＳ６のワイヤボンディング工程で銅ワイヤとパッド電極ＰＤとの界面での合金層の形成が阻害されてしまう理由は、ステップＳ１０４のアルゴンプラズマ処理の際に、パッド電極ＰＤの表面の酸化層にＯＨ基が結合（付着）してしまうことに起因している。パッド電極ＰＤの表面の酸化層にＯＨ基が結合してしまうと、銅ワイヤ（ボール部）をパッド電極ＰＤの表面の酸化層に押圧した際に、酸化層とＯＨ基と銅ワイヤ（ボール部）とが結合してしまうため、たとえ超音波振動を印加したとしても、パッド電極ＰＤの表面の酸化層は破れにくくなってしまい、パッド電極ＰＤの清浄な金属面（アルミニウム層表面）が露出されにくくなる。このため、銅ワイヤ（ボール部）と、パッド電極ＰＤを構成する金属層（アルミニウム層）との反応は、両者の間に介在する酸化層によって阻害されてしまう。すなわち、銅ワイヤとパッド電極ＰＤとの界面での合金層（具体的には銅とアルミニウムとの合金層）の形成が阻害されてしまい、合金化率が低くなってしまう。
ステップＳ１０４のアルゴンプラズマ処理の際に、パッド電極ＰＤの表面の酸化層にＯＨ基が結合してしまう理由は、次のようなものである。プラズマ処理装置内には、水分または水蒸気が多少存在しているため、アルゴンプラズマを行う際に、水分または水蒸気もプラズマ化されてしまうため、プラズマ中にアルゴンプラズマだけでなく、ＯＨラジカル（ＯＨ基）も生成されてしまい、このＯＨラジカルがパッド電極ＰＤの表面の酸化層に結合する。これにより、ステップＳ１０４のアルゴンプラズマ処理の際に、パッド電極ＰＤの表面の酸化層にＯＨ基が結合する。これを防ぐためには、プラズマ処理装置内に水分や水蒸気が全く存在しない状態を得てから、ステップＳ１０４のアルゴンプラズマ処理を行えばよいが、プラズマ処理装置内に水分や水蒸気が全く存在しない状態を得ることは、現実的には難しく、無理に達成しようとすると、コストの増加や製造時間の増加を招いてしまう。
かといって、上記図１９の第１検討例の製造工程からステップＳ１０４のアルゴンプラズマ処理を省略した場合（この場合が図２０の第２検討例に対応する）は、リードフレームＬＦのめっき層ＰＬの表面に汚染物質が付着した状態で、そのめっき層ＰＬに銅ワイヤを接続することになる。このため、図２０の第２検討例の場合は、リードＬＤのインナリード部のめっき層ＰＬに銅ワイヤを接続しにくくなり、また、リードＬＤのインナリード部のめっき層ＰＬと銅ワイヤとの接続の信頼性が低下する虞がある。
従って、銅ワイヤを用いる場合には、上記図１９の第１検討例の製造工程のようにステップＳ１０４のアルゴンプラズマ処理を行うと、銅ワイヤと半導体チップＣＰのパッド電極ＰＤとの接続の信頼性が低下する虞がある。また、上記図２０の第２検討例の製造工程のようにステップＳ１０４のアルゴンプラズマ処理を省略すると、リードＬＤのインナリード部のめっき層ＰＬと銅ワイヤとの接続の信頼性が低下する虞がある。これらは、半導体装置の信頼性の低下につながるため、改善することが望まれる。
＜主要な特徴と効果について＞
本実施の形態の半導体装置の製造方法は、ステップＳ３で、リードフレームＬＦのダイパッドＤＰ（チップ搭載部）上に、接合材ＢＤ（ＢＤ１）を介して半導体チップＣＰを搭載した後、ステップＳ６で、半導体チップＣＰの複数のパッド電極ＰＤと複数のリードＬＤとを複数のワイヤＢＷを介して電気的に接続する。その後、ステップＳ７で、半導体チップＣＰと複数のワイヤＢＷとダイパッドＤＰの少なくとも一部と複数のリードＬＤの少なくとも一部とを封止する封止部ＭＲ（封止体）を形成する。
本実施の形態の半導体装置の製造方法は、ステップＳ３で、リードフレームＬＦのダイパッドＤＰ（チップ搭載部）上に、接合材ＢＤ（ＢＤ１）を介して半導体チップＣＰを搭載した後、ステップＳ６で、半導体チップＣＰの複数のパッド電極ＰＤと複数のリードＬＤとを複数のワイヤＢＷを介して電気的に接続する。その後、ステップＳ７で、半導体チップＣＰと複数のワイヤＢＷとダイパッドＤＰの少なくとも一部と複数のリードＬＤの少なくとも一部とを封止する封止部ＭＲ（封止体）を形成する。
本実施の形態の主要な特徴のうちの一つは、半導体チップＣＰのパッド電極ＰＤとリードＬＤとを電気的に接続するワイヤＢＷとして、銅ワイヤを用いることである。
本実施の形態の主要な特徴のうちの他の一つは、ステップＳ１で準備されたリードフレームＬＦにおいて、複数のリードＬＤのそれぞれの表面に、めっき層（銀めっき層）ＰＬが形成されていることである。すなわち、複数のリードＬＤのそれぞれは、めっき層ＰＬが形成された表面を有している。ステップＳ６では、リードＬＤのめっき層ＰＬにワイヤＢＷが接続される。
本実施の形態の主要な特徴のうちの更に他の一つは、ステップＳ３（ダイボンディング工程）の後で、ステップＳ６（ワイヤボンディング工程）の前に、ステップＳ４でリードフレームＬＦおよび半導体チップＣＰに対して酸素プラズマ処理ＯＰを施すことである。
本実施の形態の主要な特徴のうちの更に他の一つは、ステップＳ４（酸素プラズマ処理ＯＰ）の後で、ステップＳ６（ワイヤボンディング工程）の前に、ステップＳ５の還元処理（めっき層ＰＬの還元処理）を行うことである。
本実施の形態では、ステップＳ３（ダイボンディング工程）の後で、ステップＳ６（ワイヤボンディング工程）の前に、ステップＳ４の酸素プラズマ処理ＯＰを行う。このため、ステップＳ４の酸素プラズマ処理ＯＰにより、めっき層ＰＬの表面から汚染物質を除去し、めっき層ＰＬの表面を清浄化することができる。そして、本実施の形態では、ステップＳ４の酸素プラズマ処理ＯＰの後に、ステップＳ５でめっき層ＰＬの還元処理を行う。酸素プラズマ処理ＯＰは、めっき層ＰＬの表面の汚染物質（有機物からなる汚染物質）を除去する作用を有している一方で、めっき層ＰＬの表面を酸化させる作用も有しているため、ステップＳ４の酸素プラズマ処理ＯＰを行うことにより、めっき層ＰＬの表面の汚染物質を除去することができるが、めっき層ＰＬの表面は酸化されてしまう。ステップＳ４の酸素プラズマ処理ＯＰの後に、ステップＳ５でめっき層ＰＬの還元処理を行うことにより、ステップＳ４の酸素プラズマ処理ＯＰにより酸化されためっき層ＰＬの表面を、還元することができる。従って、ステップＳ４の酸素プラズマ処理ＯＰと、その後のステップＳ５のめっき層ＰＬの還元処理とを行うことにより、めっき層ＰＬの表面から汚染物質が除去され、かつ、めっき層ＰＬの表面が酸化されていない状態（銀めっき層が露出された状態）を得ることができる。この状態のめっき層ＰＬに対して、ステップＳ６のワイヤボンディング工程でワイヤＢＷを接続することができるため、めっき層ＰＬにワイヤＢＷを接続しやすくなり、また、リードＬＤのインナリード部のめっき層ＰＬとワイヤＢＷとの接続の信頼性を向上させることができる。
本実施の形態とは異なり、ステップＳ４の酸素プラズマ処理ＯＰを行った後で、ステップＳ５のめっき層ＰＬの還元処理を行うことなく、ステップＳ６のワイヤボンディング工程を行った場合を仮定する。この場合は、めっき層ＰＬの表面が酸化された状態で、そのめっき層ＰＬにワイヤＢＷを接続することになるため、めっき層ＰＬにワイヤＢＷを接続しにくくなり、めっき層ＰＬとワイヤＢＷとの接合強度が低下してしまい、リードＬＤのインナリード部のめっき層ＰＬとワイヤＢＷとの接続の信頼性が低下してしまう。
また、本実施の形態とは異なり、ステップＳ４の酸素プラズマ処理ＯＰと、その後のステップＳ５の還元処理との両方を行うことなく、ステップＳ６のワイヤボンディング工程を行った場合（この場合が図２０の第２検討例に対応する）を仮定する。この場合は、めっき層ＰＬの表面に汚染物質が付着した状態で、そのめっき層ＰＬに銅ワイヤを接続することになるため、めっき層ＰＬにワイヤＢＷを接続しにくくなり、めっき層ＰＬとワイヤＢＷとの接合強度が低下してしまい、リードＬＤのインナリード部のめっき層ＰＬとワイヤＢＷとの接続の信頼性が低下してしまう。
本実施の形態では、ステップＳ４の酸素プラズマ処理ＯＰと、その後のステップＳ５の還元処理との両方を行った後に、ステップＳ６のワイヤボンディング工程を行っているため、めっき層ＰＬの表面から汚染物質が除去されて清浄化され、かつ、めっき層ＰＬの表面に酸化膜（炭酸銀膜）が形成されていない状態で、そのめっき層ＰＬに銅ワイヤを接続することができる。これにより、めっき層ＰＬにワイヤＢＷを接続しやすくなり、めっき層ＰＬとワイヤＢＷとの接合強度が向上し、リードＬＤのインナリード部のめっき層ＰＬとワイヤＢＷとの接続の信頼性を向上させることができる。
また、上記図１９の第１検討例を参照して説明したように、ステップＳ６のワイヤボンディング工程の前にステップＳ１０４のアルゴンプラズマ処理を行った場合には、ステップＳ６のワイヤボンディング工程において、銅ワイヤとパッド電極ＰＤとの界面での合金層の形成が阻害されてしまい、銅ワイヤとパッド電極ＰＤとの界面での合金化率が低下してしまう。これは、銅ワイヤとパッド電極ＰＤとの接続強度の低下につながり、ひいては、銅ワイヤとパッド電極ＰＤとの接続の信頼性の低下につながる。ステップＳ６のワイヤボンディング工程で銅ワイヤとパッド電極ＰＤとの界面での合金層の形成が阻害されてしまう理由は、ステップＳ１０４のアルゴンプラズマ処理の際に、パッド電極ＰＤの表面の酸化層にＯＨ基が結合（付着）してしまうことに起因していると考えられる。
それに対して、本実施の形態では、ステップＳ３（ダイボンディング工程）の後で、ステップＳ６（ワイヤボンディング工程）の前に行うプラズマ処理は、ステップＳ４の酸素プラズマ処理ＯＰである。酸素プラズマ中では、ＯＨラジカル（ＯＨ基）は安定して存在しにくい。なぜなら、ＯＨラジカルは、酸素プラズマ中の酸素ラジカルと結合しやすいからである。このため、プラズマ処理装置内に水分または水蒸気が多少存在していたとしても、酸素プラズマ処理ＯＰを行う際に、水分または水蒸気はプラズマ化されにくいため、ＯＨラジカルは生成されにくく、また、たとえＯＨラジカルが生成されたとしても、酸素ラジカルと結合しやすい。このため、酸素プラズマ処理ＯＰを行う際には、ＯＨ基がパッド電極ＰＤの表面の酸化層に結合する現象は、生じにくい。すなわち、上記図１９の第１検討例のように、ステップＳ１０４のアルゴンプラズマ処理を行う場合には、ＯＨ基がパッド電極ＰＤの表面の酸化層に付着（結合）する現象が生じやすいが、それに比べると、ステップＳ４の酸素プラズマ処理ＯＰの場合は、ＯＨ基がパッド電極ＰＤの表面の酸化層に結合する現象は生じにくい。このため、本実施の形態では、ステップＳ４の酸素プラズマ処理ＯＰにおいて、ＯＨ基がパッド電極ＰＤの表面の酸化層に結合するＯＨ基の量（数）を抑制することができる。
このため、本実施の形態では、ワイヤボンディング工程において、銅ワイヤ（ボール部）をパッド電極ＰＤの表面の酸化層に押圧する（好ましくは押圧しながら超音波振動を印加する）ことで、パッド電極ＰＤの表面の酸化層を破ってパッド電極ＰＤの清浄な金属面（アルミニウム層表面）を露出させ、銅ワイヤ（ボール部）とパッド電極ＰＤの清浄な金属面とを接触させて反応させることができる。これにより、銅ワイヤ（ボール部）とパッド電極ＰＤとの界面に合金層（Ｃｕ−Ａｌ合金層）が形成され、銅ワイヤとパッド電極ＰＤとを強固に接合することができる。本実施の形態では、ステップＳ４で行うプラズマ処理として酸素プラズマ処理ＯＰを用いたことで、ＯＨ基がパッド電極ＰＤの表面の酸化層に結合するのを抑制または防止できるため、上記第1検討例のようにワイヤボンディングの際にパッド電極ＰＤの表面の酸化層が破れにくくならずに済み、銅ワイヤとパッド電極ＰＤとの界面での合金化率を高めることができる。このため、上記図１９の第1検討例に比べて、本実施の形態の方が、銅ワイヤ（ワイヤＢＷ）とパッド電極ＰＤとの界面での合金化率を高めることができるため、銅ワイヤ（ワイヤＢＷ）とパッド電極ＰＤとの接続強度を高めることができ、銅ワイヤ（ワイヤＢＷ）とパッド電極ＰＤとの接続の信頼性を向上させることができる。従って、半導体装置の信頼性を向上させることができる。
図２１は、プラズマの発光スペクトルを分析した結果を示すグラフである。プラズマ処理装置において、Ｏ２プラズマ（Ｏ２ガスのプラズマ）を生成した場合と、Ａｒプラズマ（Ａｒガスのプラズマ）を生成した場合とについて、そのプラズマの発光スペクトルを調べ、そのプラズマ中にどのような成分が存在するかを調べた結果が、図２１に示されている。グラフの横軸は光の波長に対応し、グラフの縦軸は光の強度に対応しており、矢印を示した位置（波長）が、ＯＨ基（ＯＨラジカル）の発光スペクトルに対応している。
図２１からわかるように、成膜装置においてＡｒプラズマを生成した場合は、ＯＨ基の発光スペクトルが観測され、そのプラズマ中にＯＨ基（ＯＨラジカル）がある程度の量で存在していることが分かる。一方、成膜装置においてＯ２プラズマを生成した場合は、ＯＨ基の発光スペクトルはほとんど観測されず、そのプラズマ中にＯＨ基（ＯＨラジカル）がほとんど存在していないことが分かる。このため、本実施の形態のように、ステップＳ４で酸素プラズマ処理を行った場合は、そのプラズマ処理の際に、ＯＨ基がパッド電極ＰＤの表面の酸化層に結合する現象は生じにくい。
図２２は、銅ワイヤとパッド電極との界面での合金化率と、銅ワイヤと半導体チップのパッド電極との接合部の引張強度とについて調べた結果を示す表である。
図２２からも分かるように、上記図１９の第１検討例のようにワイヤボンディング工程（ステップＳ６）の前にアルゴンプラズマ処理（ステップＳ１０４）を行った場合には、上記図２０の第２検討例のようにワイヤボンディング工程の前にプラズマ処理を行わなかった場合と比べて、銅ワイヤとパッド電極との界面での合金化率が低下してしまう。これは、上記図１９の第１検討例のようにワイヤボンディング工程の前にアルゴンプラズマ処理を行うことは、ワイヤボンディング工程における銅ワイヤとパッド電極との界面での合金層の形成の阻害要因となることを示唆している。これを反映して、上記図１９の第１検討例のようにワイヤボンディング工程の前にアルゴンプラズマ処理を行った場合には、図２２からも分かるように、銅ワイヤと半導体チップのパッド電極との接続強度（引張強度）が低下してしまう。
それに対して、本実施の形態のようにワイヤボンディング工程（ステップＳ６）の前に酸素プラズマ処理（ステップＳ４）を行った場合には、図２２からも分かるように、上記図２０の第２検討例のようにワイヤボンディング工程の前にプラズマ処理を行わなかった場合と同程度の合金化率（銅ワイヤとパッド電極との界面での合金化率）を得ることができる。これは、本実施の形態のようにワイヤボンディング工程の前に酸素プラズマ処理を行うことは、ワイヤボンディング工程における銅ワイヤとパッド電極ＰＤとの界面での合金層の形成の阻害要因とはならないことを示唆している。これを反映して、本実施の形態のようにワイヤボンディング工程（ステップＳ６）の前に酸素プラズマ処理（ステップＳ４）を行った場合には、図２２からも分かるように、銅ワイヤと半導体チップのパッド電極との接続強度（引張強度）を高めることができる。
図２３は、めっき層ＰＬの表面の組成分析を行った結果を示す表である。図２３の場合は、組成分析は、ＥＤＸ（Energy dispersive X-ray spectrometry：エネルギー分散型Ｘ線分析）によって行っている。図２４は、めっき層ＰＬの表面に対するＸＰＳ（X-ray Photoelectron Spectroscopy：Ｘ線光電子分光）分析の結果の一例を示すグラフである。図２５は、めっき層ＰＬの表面での反応を説明するための説明図である。図２６は、めっき層ＰＬの表面の状態を説明するための説明図である。
図２３の表には、酸素プラズマ処理前（ステップＳ３の後でステップＳ４の前に対応）、酸素プラズマ処理後で還元処理前（ステップＳ４の後でステップＳ５の前に対応）、および還元処理後（ステップＳ５の後でステップＳ６の前に対応）のそれぞれのタイミングにおいて、リードＬＤ上に形成されているめっき層ＰＬの表面について、ＥＤＸで組成分析を行った結果が示されている。各タイミングにおいて、分析した試料の数は３つである。
図２３の表から、酸素プラズマ処理前（ステップＳ３の後でステップＳ４の前に対応）は、めっき層ＰＬの表面から酸素（Ｏ）原子はほとんど検出されず、酸化銀や炭酸銀は、めっき層ＰＬの表面にはほとんど形成されていないことが分かる。
また、図２３の表から、酸素プラズマ処理後で還元処理前（ステップＳ４の後でステップＳ５の前に対応）は、めっき層ＰＬの表面から酸素（Ｏ）原子と炭素（Ｃ）原子とがある程度検出され、めっき層ＰＬの表面に炭酸銀が形成されていることが示唆されている。
また、図２３の表から、還元処理後（ステップＳ５の後でステップＳ６の前に対応）は、めっき層ＰＬの表面から酸素（Ｏ）原子はほとんど検出されず、めっき層ＰＬの表面は還元され、めっき層ＰＬの表面には酸化銀や炭酸銀がほとんど形成されていない状態になっていることが分かる。
図２４のグラフには、酸素プラズマ処理前（ステップＳ３の後でステップＳ４の前に対応）と、酸素プラズマ処理後（ステップＳ４の後でステップＳ５の前に対応）とのそれぞれについて、めっき層ＰＬの表面に対してＸＰＳ分析を行った結果が示されている。また、図２４のグラフには、Ａｇ２ＣＯ３に対応する結合エネルギー位置と、ＡｇＯｘに対応する結合エネルギー位置と、Ａｇに対応する結合エネルギー位置とを、それぞれ矢印で示してある。
図２４のグラフにおいて、酸素プラズマ処理前（ステップＳ３の後でステップＳ４の前に対応）の場合は、Ａｇ２ＣＯ３に対応する結合エネルギー位置と、ＡｇＯｘに対応する結合エネルギー位置とにおける強度（図２４のグラフの縦軸の値）は小さく、Ａｇに対応する結合エネルギー位置でピークを示している。それに対して、図２４のグラフにおいて、酸素プラズマ処理後（ステップＳ４の後でステップＳ５の前に対応）の場合は、Ａｇ２ＣＯ３に対応する結合エネルギー位置における強度（図２４のグラフの縦軸の値）がかなり大きくなっている。
このため、図２４のグラフからは、酸素プラズマ処理前（ステップＳ３の後でステップＳ４の前に対応）には、めっき層ＰＬの表面にＡｇ２ＣＯ３（炭酸銀）やＡｇＯｘ（酸化銀）はほとんど形成されていないが、酸素プラズマ処理後（ステップＳ４の後でステップＳ５の前に対応）は、めっき層ＰＬの表面にＡｇ２ＣＯ３（炭酸銀）がかなり形成されていることが分かる。
図２５には、酸素プラズマ処理（ステップＳ４に対応）と、その後の還元処理（ステップＳ５に対応）とにおいて、めっき層ＰＬの表面で生じている反応を示す反応式（反応式１、反応式２および反応式３）が示されている。図２５に示される反応式１は、Ａｇ（銀）とＣ（炭素）と酸素（Ｏ）とが反応してＡｇ２ＣＯ３（炭酸銀）が生成される反応を示している。図２５に示される反応式２は、Ａｇ２ＣＯ３（炭酸銀）がＡｇ２Ｏ（酸化銀）とＣＯ２（二酸化炭素ガス）とに分解される反応を示している。図２５に示される反応式３は、Ａｇ２Ｏ（酸化銀）がＡｇ（銀）とＯ２（酸素ガス）とに分解される反応を示している。
図２３および図２４は、酸素プラズマ処理（ステップＳ４に対応）を行うと、めっき層ＰＬの表面にＡｇ２ＣＯ３（炭酸銀）が生成されることを示唆しており、これは、ステップＳ４の酸素プラズマ処理において、めっき層ＰＬの表面で図２５の反応式１で表される反応が生じることを示唆している。また、図２３および図２４は、酸素プラズマ処理（ステップＳ４に対応）の後に還元処理（ステップＳ５に対応）を行うと、めっき層ＰＬの表面に形成されていたＡｇ２ＣＯ３（炭酸銀）が還元されることを示唆しており、これは、ステップＳ４の還元処理において、めっき層ＰＬの表面で図２５の反応式２で表される反応と図２５の反応式３で表される反応とが生じることを示唆している。
なお、反応式１でＡｇ２ＣＯ３（炭酸銀）を生成するためのＡｇ（銀）、Ｃ（炭素）およびＯ（酸素）のうち、Ａｇ（銀）は、めっき層ＰＬを構成するＡｇ（銀）であり、炭素（Ｃ）は、めっき層ＰＬの表面に付着していた有機物（汚染物質）が含有しているＣ（炭素）であり、Ｏ（酸素）は、酸素プラズマに含まれている酸素（酸素ラジカル）である。
図２６には、リードＬＤおよびめっき層ＰＬの断面構造が模式的に示されているが、図２６の（ａ）は、ステップＳ４の酸素プラズマ処理を行う直前の段階（ステップＳ３の後でステップＳ４の前お段階）における断面構造に対応している。また、図２６の（ｂ）は、ステップＳ４の酸素プラズマ処理後でステップＳ５の還元処理前の段階における断面構造に対応し、図２６の（ｃ）は、ステップＳ５の還元処理を行った直後（ステップＳ５の後でステップＳ６の前の段階）における断面構造に対応している。
ステップＳ４の酸素プラズマ処理を行う直前の段階で、めっき層ＰＬの表面には有機物を含む汚染物質ＯＢが付着している（図２６の（ａ）を参照）。ステップＳ４の酸素プラズマ処理を行うと、めっき層ＰＬの表面に付着していた汚染物質ＯＢは概ね除去できるが、汚染物質ＯＢ中に含まれていたＣ（炭素）と、酸素プラズマ中の酸素ラジカルと、めっき層ＰＬを構成するＡｇ（銀）とが反応して（すなわち図２５の反応式１の反応が生じて）、めっき層ＰＬの表面に薄いＡｇ２ＣＯ３（炭酸銀）層ＰＬ１が形成される（図２６の（ｂ）を参照）。ステップＳ４の酸素プラズマ処理の後にステップＳ５の還元処理を行うことにより、めっき層ＰＬの表面の薄いＡｇ２ＣＯ３層ＰＬ１が還元されて（すなわち図２５の反応式２の反応と反応式３の反応とが生じて）Ａｇ（銀）層となり、めっき層（銀めっき層）ＰＬの表面は、Ａｇ２ＣＯ３（炭酸銀）層ではなく、Ａｇ（銀）で構成された露出表面を有した状態になる（図２６の（ｃ）を参照）。このため、ステップＳ６のワイヤボンディング工程では、めっき層（銀めっき層）ＰＬのＡｇ（銀）で構成される露出表面に対してワイヤ（銅ワイヤ）ＢＷを接続することができるため、めっき層ＰＬとワイヤＢＷとの接続強度を確保することができ、従って、リードＬＤとワイヤＢＷとの接続強度を確保することができる。
しかしながら、ステップＳ５の還元処理が不十分であると、ステップＳ６のワイヤボンディング工程において、めっき層ＰＬの表面に薄い炭酸銀（Ａｇ２ＣＯ３）層が形成されている状態でそのめっき層ＰＬに対してワイヤＢＷを接続することになる。この場合、めっき層ＰＬの表面に形成されている炭酸銀層が、ワイヤＢＷとめっき層ＰＬとの接合を阻害してしまい、ワイヤＢＷとめっき層ＰＬとの接続強度が低下してしまう虞がある。このため、ステップＳ５の還元処理は、めっき層ＰＬの表面（より特定的にはめっき層ＰＬの表面の炭酸銀層）が十分に還元されるように行う必要がある。
そこで、本実施の形態では、ステップＳ６のワイヤボンディングを行うワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置する前に、ステップＳ５の還元処理を行う。
本実施の形態とは異なり、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置した状態で、リードフレームＬＦを加熱してめっき層ＰＬの表面を還元することも考えられる。しかしながら、この場合、めっき層ＰＬの表面を十分に還元するためには、かなりの加熱時間（熱処理時間）が必要となり、その加熱処理（熱処理）が終了するまで、ワイヤボンディング動作を行うことができない。このため、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置してから、ワイヤボンディングが終了してそのリードフレームＬＦをワイヤボンディング装置ＷＢのステージＳＴから移動させるまでに要する時間がかなり長くなってしまう。これは、半導体装置の製造時間が長くなることにつながるだけではなく、１台のワイヤボンディング装置によって単位時間当たりに処理できるリードフレームの数を著しく低下させてしまう。この場合、スループットの著しい低下を受け入れるか、あるいは、ワイヤボンディング装置の台数を増やす必要がある。
それに対して、本実施の形態では、ステップＳ５の還元処理とステップＳ６のワイヤボンディング工程とを別々の工程として行い、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置する前に、そのリードフレームＬＦに対してステップＳ５の還元処理を行う。すなわち、ステップＳ４の酸素プラズマ処理ＯＰを行った後に、ステップＳ５の還元処理を行ってリードフレームＬＦのリードＬＤに形成されているめっき層ＰＬの表面を還元し、その後に、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置する。つまり、ステップＳ５の還元処理によりリードフレームＬＦのめっき層ＰＬの表面が還元された状態で、そのリードフレームＬＦをワイヤボンディング装置ＷＢのステージＳＴ上に配置する。これにより、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置した状態でめっき層ＰＬの表面を還元する処理を行う必要がなくなるため、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置してからボンディングツールＢＴによるワイヤボンディング動作を開始するまでに要する時間を短くすることができる。結果として、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置してから、ワイヤボンディングが終了してそのリードフレームＬＦをワイヤボンディング装置ＷＢのステージＳＴから移動させるまでに要する時間を短くすることができる。このため、半導体装置の製造時間を短くすることができ、また、１台のワイヤボンディング装置によって単位時間当たりに処理できるリードフレームの数を多くすることができる。従って、スループットを向上させることができ、また、ワイヤボンディング装置の台数を抑制することも可能になる。
また、本実施の形態では、ステップＳ６（ワイヤボンディング工程）において、銅ワイヤ（ワイヤＢＷ）をパッド電極ＰＤやめっき層ＰＬに接合しやすくするために、すなわち、より良好なワイヤ接合を得るために、ワイヤボンディング装置ＷＢのステージＳＴ上に配置したリードフレームＬＦ（および半導体チップＣＰ）を加熱しながら、ワイヤボンディング動作を行う場合がある。この加熱は、ワイヤボンディングをしやすくする（良好なワイヤ接合を得やすくする）ために行うものであり、めっき層ＰＬの還元処理のために行うものではないため、加熱に要する時間は短くて済み、それゆえ、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置してからワイヤボンディング動作を開始するまでに要する時間を短くすることができる。すなわち、ワイヤボンディング装置のステージ上に配置されたリードフレームＬＦが所定のワイヤボンディング温度に到達したら、速やかにボンディングツールＢＴによるワイヤボンディング動作を開始することができる。
それに対して、本実施の形態とは異なり、ステップＳ５を行わずにリードフレームＬＦをワイヤボンディング装置ＷＢのステージＳＴ上に配置し、ステージＳＴ上に配置されたリードフレームＬＦを加熱してめっき層ＰＬの還元処理を行う場合には、リードフレームＬＦが所定の還元処理温度に到達した後も、還元反応が進行している間はワイヤボンディング動作を開始せずに待機する必要がある。そして、めっき層ＰＬの還元処理が完了してから、ワイヤボンディング動作を開始する。このため、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置してからボンディングツールＢＴによるワイヤボンディング動作を開始するまでに要する時間が長くなってしまう。
本実施の形態では、ステップＳ５の還元処理を行った後にリードフレームＬＦをワイヤボンディング装置ＷＢのステージＳＴ上に配置しているため、たとえステージＳＴ上に配置したリードフレームＬＦを加熱しながらワイヤボンディングを行う場合であっても、ステージ上にリードフレームＬＦを配置してからワイヤボンディング動作を開始するまでに要する時間を短くすることができる。このため、半導体装置の製造時間を短くすることができ、また、１台のワイヤボンディング装置によって単位時間当たりに処理できるリードフレームの数を多くすることができる。従って、スループットを向上させることができ、また、ワイヤボンディング装置の台数を抑制することも可能になる。
本実施の形態では、ワイヤボンディング装置ＷＢのステージＳＴ上にリードフレームＬＦを配置する前に、そのリードフレームＬＦに対してステップＳ５の還元処理を行うため、ステップＳ５の還元処理を行うための装置は、ステップＳ６のワイヤボンディング工程を行うための装置（ワイヤボンディング装置ＷＢ）とは別々に用意する。ステップＳ５の還元を行うための装置としては、例えば、ランプ加熱方式の熱処理置（ランプアニール装置）、ベーク炉型の熱処理装置、あるいは、ホットプレート型の熱処理装置などを用いることができる。そして、半導体チップＣＰが搭載されたリードフレームＬＦをプラズマ処理装置に搬送して酸素プラズマ処理（ステップＳ４）を施した後、そのリードフレームＬＦを上述のような熱処理装置に搬送して熱処理（ステップＳ５）を施し、その後、そのリードフレームＬＦをワイヤボンディング装置に搬送してワイヤボンディング（ステップＳ６）を施すことができる。
また、ワイヤボンディング装置ＷＢに近接してステップＳ５を行うための装置（熱処理装置）を配置することもでき、例えば、ワイヤボンディング装置ＷＢのローダー部にステップＳ５を行うための装置（熱処理装置）を配置することもできる。
また、ステップＳ４とステップＳ５とを行うのに、プラズマ処理用のチャンバと還元処理用のチャンバとを有するマルチチャンバ型の装置（製造装置）を用いることもできる。この場合、半導体チップＣＰが搭載されたリードフレームＬＦを、プラズマ処理用のチャンバ内に配置して酸素プラズマ処理（ステップＳ４）を施してから、そのリードフレームＬＦを還元理用のチャンバ内に移動させて還元処理（ステップＳ５）を施すことができる。その後に、リードフレームＬＦをワイヤボンディング装置に移動させてワイヤボンディング（ステップＳ６）を施すことができる。
また、ステップＳ４において、リードフレームＬＦを加熱しながら酸素プラズマ処理を行った場合であっても、ステップＳ４の酸素プラズマ処理を行った後に、ステップＳ５の還元処理を行う必要がある。なぜなら、リードフレームＬＦを加熱しながら酸素プラズマ処理を行った場合であっても、酸素プラズマ処理を終了した段階で、めっき層ＰＬの表面は酸化されているからである。すなわち、酸素プラズマ処理中のリードフレームＬＦの加熱の有無にかかわらず、リードフレームＬＦに対して酸素プラズマ処理を行うと、めっき層ＰＬの表面が酸化されてしまう。本実施の形態では、ステップＳ４の酸素プラズマ処理の後にステップＳ５の還元処理を行うことで、ステップＳ４の酸素プラズマ処理によって酸化されためっき層ＰＬの表面を、ステップＳ４の後に行うステップＳ５により還元させることができる。
また、本実施の形態では、ステップＳ５の還元処理として熱処理を行う場合について説明したが、変形例として、ステップＳ５の還元処理として紫外線照射処理を行うこともできる。すなわち、ステップＳ４の酸素プラズマ処理の後に、ステップＳ５の還元処理として、めっき層ＰＬの表面に紫外線を照射することにより、めっき層ＰＬの表面を還元することができる。これは、上記図２５の反応式２および反応式３の反応は、熱処理によって生じさせることが可能であるが、それ以外にも、紫外線照射処理によって生じさせることも可能だからである。
紫外線照射処理は、光照射処理の一種である。ステップＳ５の還元処理として光照射処理を行うこととし、めっき層ＰＬに照射する光は、めっき層ＰＬの表面を還元することができる波長の光であればよく、紫外線以外の波長の光を用いることも可能である。但し、短時間で効率的にめっき層ＰＬの表面を還元できるようにすることと、光照射処理を行う装置を準備しやすくする観点からは、めっき層ＰＬに照射する光としては、紫外線を用いることが好ましい。このため、ステップＳ５の還元処理として光照射処理を用いることができるが、めっき層ＰＬに照射する光としては紫外線を用いる（すなわちめっき層ＰＬに照射する光は紫外線を含む）ことが好ましい。
ステップＳ５の還元処理として紫外線照射処理（光照射処理）を行う場合も、紫外線照射処理（光照射処理）を行うための装置（紫外線照射処理装置、光照射処理装置）は、ステップＳ６のワイヤボンディング工程を行うための装置（ワイヤボンディング装置）とは別々に用意する。紫外線照射処理（光照射処理）は、例えば、紫外線ランプを用いたランプ照射により、行うことができる。
ステップＳ５の還元処理として熱処理を行う場合は、その熱処理により、接合材ＢＤ（ダイボンディング材）からガス（アウトガス）が発生する懸念があるが、ステップＳ５の還元処理として紫外線照射処理（光照射処理）を行う場合は、ステップＳ５において、接合材ＢＤは加熱されずに済むため、接合材ＢＤからガスが発生する懸念はない。このため、ステップＳ５の還元処理として紫外線照射処理（光照射処理）を行う場合は、ステップＳ５において、接合材ＢＤから発生したガス（アウトガス）に起因する不具合が発生するのを的確に防止することができる。
一方、ステップＳ５の還元処理として紫外線照射処理（光照射処理）を行う場合よりも、ステップＳ５の還元処理として熱処理を行う場合の方が、上記図２５の反応式２および反応式３の反応を促進しやすいため、めっき層ＰＬの還元処理を行いやすくなる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
ＢＤ，ＢＤ１ 接合材
ＢＴ ボンディングツール
ＢＷ ワイヤ
ＣＢ チャンバ
ＣＰ 半導体チップ
ＤＰ ダイパッド
ＤＰａ 上面
ＤＰｂ 下面
ＨＴ 熱処理装置
ＬＤ リード
ＬＦ リードフレーム
ＭＲ 封止部
ＭＲａ 上面
ＭＲｂ 下面
ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４ 側面
ＯＢ 汚染物質
ＯＰ 酸素プラズマ処理
ＰＤ パッド電極
ＰＫＧ 半導体装置
ＰＬ めっき層
ＰＬ１ Ａｇ２ＣＯ３（炭酸銀）層
ＰＴ プラズマ処理装置
ＳＧ，ＳＴ ステージ
ＷＢ ワイヤボンディング装置
ＢＴ ボンディングツール
ＢＷ ワイヤ
ＣＢ チャンバ
ＣＰ 半導体チップ
ＤＰ ダイパッド
ＤＰａ 上面
ＤＰｂ 下面
ＨＴ 熱処理装置
ＬＤ リード
ＬＦ リードフレーム
ＭＲ 封止部
ＭＲａ 上面
ＭＲｂ 下面
ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４ 側面
ＯＢ 汚染物質
ＯＰ 酸素プラズマ処理
ＰＤ パッド電極
ＰＫＧ 半導体装置
ＰＬ めっき層
ＰＬ１ Ａｇ２ＣＯ３（炭酸銀）層
ＰＴ プラズマ処理装置
ＳＧ，ＳＴ ステージ
ＷＢ ワイヤボンディング装置
Claims (20)
- （ａ）銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を備えるリードフレームを準備する工程、
（ｂ）前記リードフレームの前記チップ搭載部上に、接合材を介して半導体チップを搭載する工程、
（ｃ）前記（ｂ）工程後、前記リードフレームおよび前記半導体チップに対して酸素プラズマ処理を施す工程、
（ｄ）前記（ｃ）工程後、前記銀めっき層の表面を還元する工程、
（ｅ）前記（ｄ）工程後、前記半導体チップの複数のパッド電極と前記複数のリードとを複数の銅ワイヤを介して電気的に接続する工程、
を有し、
前記（ｅ）工程では、前記複数のリードのそれぞれの前記銀めっき層に、前記複数の銅ワイヤのそれぞれが接続される、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
（ｆ）前記（ｅ）工程後、前記半導体チップと前記複数の銅ワイヤと前記チップ搭載部の少なくとも一部と前記複数のリードの少なくとも一部とを封止する封止体を形成する工程、
を更に有する、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程では、熱処理により、前記銀めっき層の表面を還元する、半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記（ｄ）工程の前記熱処理は、１８０℃以上で行われる、半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記（ｄ）工程の前記熱処理は、１８０℃以上、２５０℃以下で行われる、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程では、光照射処理により、前記銀めっき層の表面を還元する、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程では、紫外線照射処理により、前記銀めっき層の表面を還元する、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面が酸化され、
前記（ｄ）工程では、前記（ｃ）工程で酸化された前記銀めっき層の表面が還元される、半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面に付着していた汚染物質が除去され、かつ、前記銀めっき層の表面が酸化される、半導体装置の製造方法。 - 請求項９記載の半導体装置の製造方法において、
前記汚染物質は、有機物を含む、半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面に炭酸銀が形成され、
前記（ｄ）工程では、前記炭酸銀が還元される、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程後で、前記（ｅ）工程前に、前記（ｃ）工程の前記酸素プラズマ処理以外のプラズマ処理は行われない、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程は、
（ｅ１）前記半導体チップが搭載された前記リードフレームを、ワイヤボンディング装置のステージ上に配置する工程、
（ｅ２）前記（ｅ１）工程後、前記ワイヤボンディング装置により、前記半導体チップの前記複数のパッド電極と前記複数のリードとを前記複数の銅ワイヤを介して電気的に接続する工程、
を有し、
前記（ｄ）工程は、前記（ｅ１）工程の前に行われる、半導体装置の製造方法。 - 請求項１３記載の半導体装置の製造方法において、
前記（ｃ）工程は、
（ｃ１）プラズマ処理用のチャンバ内に、前記半導体チップが搭載された前記リードフレームを配置する工程、
（ｃ２）前記（ｃ１）工程後、前記チャンバ内の前記リードフレームおよび前記半導体チップに対して酸素プラズマ処理を施す工程、
（ｃ３）工程後、前記チャンバから、前記半導体チップが搭載された前記リードフレームを搬出する工程、
を有し、
前記（ｄ）工程は、前記（ｃ３）工程の後に行われる、半導体装置の製造方法。 - （ａ）銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を備えるリードフレームを準備する工程、
（ｂ）前記リードフレームの前記チップ搭載部上に、接合材を介して半導体チップを搭載する工程、
（ｃ）前記（ｂ）工程後、前記リードフレームおよび前記半導体チップに対して酸素プラズマ処理を施す工程、
（ｄ）前記（ｃ）工程後、前記リードフレームおよび前記半導体チップに対して熱処理を施す工程、
（ｅ）前記（ｄ）工程後、前記半導体チップが搭載された前記リードフレームを、ワイヤボンディング装置のステージ上に配置する工程、
（ｆ）前記（ｅ）工程後、前記ワイヤボンディング装置により、前記半導体チップの複数のパッド電極と前記複数のリードとを複数の銅ワイヤを介して電気的に接続する工程、
を有し、
前記（ｆ）工程では、前記複数のリードのそれぞれの前記銀めっき層に、前記複数の銅ワイヤのそれぞれが接続される、半導体装置の製造方法。 - 請求項１５記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面が酸化され、
前記（ｄ）工程では、前記熱処理により、前記（ｃ）工程で酸化された前記銀めっき層の表面が還元される、半導体装置の製造方法。 - 請求項１５記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面に炭酸銀が形成され、
前記（ｄ）工程では、前記熱処理により前記炭酸銀が還元される、半導体装置の製造方法。 - （ａ）銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を備えるリードフレームを準備する工程、
（ｂ）前記リードフレームの前記チップ搭載部上に、接合材を介して半導体チップを搭載する工程、
（ｃ）前記（ｂ）工程後、前記リードフレームおよび前記半導体チップに対して酸素プラズマ処理を施す工程、
（ｄ）前記（ｃ）工程後、前記リードフレームおよび前記半導体チップに対して紫外線照射処理を施す工程、
（ｅ）前記（ｄ）工程後、前記半導体チップが搭載された前記リードフレームを、ワイヤボンディング装置のステージ上に配置する工程、
（ｆ）前記（ｅ）工程後、前記ワイヤボンディング装置により、前記半導体チップの複数のパッド電極と前記複数のリードとを複数の銅ワイヤを介して電気的に接続する工程、
を有し、
前記（ｆ）工程では、前記複数のリードのそれぞれの前記銀めっき層に、前記複数の銅ワイヤのそれぞれが接続される、半導体装置の製造方法。 - 請求項１８記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面が酸化され、
前記（ｄ）工程では、前記紫外線照射処理により、前記（ｃ）工程で酸化された前記銀めっき層の表面が還元される、半導体装置の製造方法。 - 請求項１８記載の半導体装置の製造方法において、
前記（ｃ）工程の前記酸素プラズマ処理により、前記銀めっき層の表面に炭酸銀が形成され、
前記（ｄ）工程では、前記紫外線照射処理により前記炭酸銀が還元される、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018209988A JP2020077746A (ja) | 2018-11-07 | 2018-11-07 | 半導体装置の製造方法 |
| US16/585,739 US11031254B2 (en) | 2018-11-07 | 2019-09-27 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018209988A JP2020077746A (ja) | 2018-11-07 | 2018-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020077746A true JP2020077746A (ja) | 2020-05-21 |
Family
ID=70458974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018209988A Pending JP2020077746A (ja) | 2018-11-07 | 2018-11-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11031254B2 (ja) |
| JP (1) | JP2020077746A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7477404B2 (ja) * | 2020-09-03 | 2024-05-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340599A (ja) | 1999-05-26 | 2000-12-08 | Canon Inc | ワイヤボンディング装置及び該ワイヤボンディング装置によるワイヤボンディング方法 |
| US20130193575A1 (en) * | 2012-01-27 | 2013-08-01 | Skyworks Solutions, Inc. | Optimization of copper plating through wafer via |
| KR101375192B1 (ko) * | 2012-02-03 | 2014-03-17 | 삼성테크윈 주식회사 | 리드 프레임의 에폭시 블리드 아웃 방지 방법 |
| US9640466B1 (en) * | 2016-02-24 | 2017-05-02 | Nxp Usa, Inc. | Packaged semiconductor device with a lead frame and method for forming |
-
2018
- 2018-11-07 JP JP2018209988A patent/JP2020077746A/ja active Pending
-
2019
- 2019-09-27 US US16/585,739 patent/US11031254B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20200144075A1 (en) | 2020-05-07 |
| US11031254B2 (en) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720607B1 (ko) | 반도체장치 | |
| JP6030970B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP5689462B2 (ja) | 半導体装置およびその製造方法 | |
| JP4624170B2 (ja) | 半導体装置の製造方法 | |
| JP5959386B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| TW200416969A (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
| US9972598B2 (en) | Method of manufacturing semiconductor device | |
| JP5956783B2 (ja) | 半導体装置の製造方法 | |
| CN1652314A (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
| JP2020004857A (ja) | 半導体装置の製造方法 | |
| US11031254B2 (en) | Method for manufacturing a semiconductor device | |
| JP2007165442A (ja) | モールドパッケージ | |
| JP6100612B2 (ja) | 半導体装置の製造方法 | |
| JP2012109435A (ja) | 半導体装置の製造方法 | |
| JP3783212B2 (ja) | チップタイプｌｅｄランプの製造方法 | |
| JP6693642B2 (ja) | リードフレーム | |
| TWI501371B (zh) | A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device | |
| JP2003068958A (ja) | ディスクリート用パッケージ及びその製造方法 | |
| JP2014082385A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2017108191A (ja) | 半導体装置 | |
| JP7494107B2 (ja) | リードフレーム、リードフレームの製造方法及び半導体装置 | |
| JP2022103594A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置 | |
| TW495945B (en) | Semiconductor packaging method for preventing whisker growing on outer leads of a lead frame |