JP2020004857A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2020004857A
JP2020004857A JP2018123337A JP2018123337A JP2020004857A JP 2020004857 A JP2020004857 A JP 2020004857A JP 2018123337 A JP2018123337 A JP 2018123337A JP 2018123337 A JP2018123337 A JP 2018123337A JP 2020004857 A JP2020004857 A JP 2020004857A
Authority
JP
Japan
Prior art keywords
semiconductor device
argon plasma
plating layer
wire
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018123337A
Other languages
English (en)
Inventor
賢治 長澤
Kenji Nagasawa
賢治 長澤
武彦 前田
Takehiko Maeda
武彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018123337A priority Critical patent/JP2020004857A/ja
Publication of JP2020004857A publication Critical patent/JP2020004857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】ダイボンディング工程の後に、ワイヤボンディング工程を行って、半導体チップCPの複数のパッド電極PDと複数のリードLDとを複数のワイヤBWを介して電気的に接続する。リードLDの表面にはめっき層PLが形成されており、ワイヤボンディング工程では、めっき層PLにワイヤBWが接続される。ワイヤBWは、銅を主成分とする導体線と、該導体線の周囲を被覆するパラジウム層とを有する。ワイヤボンディング工程の後、リードフレームおよび半導体チップCPに対してアルゴンプラズマ処理APを施してから、樹脂封止工程を行う。アルゴンプラズマ処理APの電力量は、0.42Wh以上であり、アルゴンプラズマ処理APを終了した段階で、ワイヤBWにおいて、パラジウム層は銅を主成分とする導体線の周囲に層状に残存している。【選択図】図15

Description

本発明は、半導体装置の製造方法に関し、例えば、半導体チップを樹脂封止してパッケージ化した半導体装置の製造方法に好適に利用できるものである。
ダイパッド上に半導体チップを搭載し、半導体チップのパッド電極とリードとをワイヤを介して電気的に接続し、それらを樹脂封止することにより、半導体パッケージ形態の半導体装置を製造することができる。
特開平5−67713号公報(特許文献1)には、樹脂封止型半導体装置の製造方法に関する技術が記載されている。
特開平5−67713号公報
樹脂封止型の半導体装置において、信頼性を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の製造方法は、(a)第1銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を有するリードフレームを準備する工程、(b)前記リードフレームの前記チップ搭載部上に接合材を介して半導体チップを搭載する工程、を有する。半導体装置の製造方法は、更に、(c)前記(b)工程後、前記半導体チップの複数のパッド電極と前記複数のリードとを複数のワイヤを介して電気的に接続する工程、(d)前記(c)工程後、前記リードフレームおよび前記半導体チップに対してアルゴンプラズマ処理を施す工程を有する。半導体装置の製造方法は、更に、(e)前記(d)工程後、前記半導体チップと前記複数のワイヤと前記チップ搭載部の少なくとも一部と前記複数のリードの少なくとも一部とを封止する封止体を形成する工程を有する。前記複数のワイヤのそれぞれは、銅を主成分とする導体線と、前記導体線の周囲を被覆するパラジウム層とを有する。前記(c)工程では、前記複数のリードのそれぞれの前記第1銀めっき層に、前記複数のワイヤのそれぞれが接続される。前記アルゴンプラズマ処理の電力量は、0.42Wh以上であり、前記アルゴンプラズマ処理を終了した段階で、前記複数のワイヤのそれぞれにおいて、前記パラジウム層は前記導体線の周囲に層状に残存している。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態である半導体装置の上面図である。 一実施の形態である半導体装置の下面図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の平面透視図である。 一実施の形態である半導体装置の断面図である。 ワイヤの斜視断面図である。 一実施の形態である半導体装置の製造工程を示すプロセスフロー図である。 一実施の形態である半導体装置を製造するためのリードフレームを示す平面図である。 図9のリードフレームの断面図である。 ダイボンディング工程を示す平面図である。 ダイボンディング工程を示す断面図である。 ワイヤボンディング工程を示す平面図である。 ワイヤボンディング工程を示す断面図である。 アルゴンプラズマ処理工程を示す断面図である。 アルゴンプラズマ処理に用いられるプラズマ処理装置を示す説明図である。 モールド工程を示す平面図である。 モールド工程を示す断面図である。 リード加工工程を示す断面図である。 第1検討例の半導体装置の製造工程を示すプロセスフロー図である。 第2検討例の半導体装置の製造工程を示すプロセスフロー図である。 アルゴンプラズマ処理における電力量と、封止樹脂の剥離の発生率との相関を調べた結果を示すグラフである。 めっき層の表面分析を行った結果を示すグラフである。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態)
<半導体装置の構造について>
本発明の一実施の形態の半導体装置を図面を参照して説明する。図1は、本発明の一実施の形態である半導体装置PKGの上面図であり、図2は、半導体装置PKGの下面図(裏面図)であり、図3〜図5は、半導体装置PKGの平面透視図であり、図6は、半導体装置PKGの断面図である。
図3には、封止部MRを透視したときの半導体装置PKGの上面側の平面透視図が示されている。また、図4は、図3において、更にワイヤBWを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。また、図5は、図4において、更に半導体チップCPおよび接合材BDを透視(省略)したときの半導体装置PKGの上面側の平面透視図が示されている。図5は、平面図であるが、理解を簡単にするために、リードLDのインナリード部の上面に形成されているめっき層PLに、ハッチングを付してある。また、図1および図3〜図5では、半導体装置PKGの向きは同じであり、また、図3〜図5では、封止部MRの外周の位置を点線で示してある。また、図1〜図3のA−A線の位置での半導体装置PKGの断面が、図6にほぼ対応している。また、図7は、ワイヤBWの斜視断面図である。図7には、ワイヤBWの断面構造が分かるように、ワイヤBWの延在方向に略垂直な断面も示されている。
図1〜図6に示される本実施の形態の半導体装置(半導体パッケージ)PKGは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではQFP(Quad Flat Package)形態の半導体装置である。以下、図1〜図7を参照しながら、半導体装置PKGの構成について説明する。
図1〜図6に示される本実施の形態の半導体装置PKGは、半導体チップCPと、半導体チップCPを搭載するダイパッドDPと、導電体によって形成された複数のリードLDと、半導体チップCPの複数のパッド電極PDと複数のリードLDとを電気的に接続する複数のワイヤBWと、これらを封止する封止部(封止体)MRと、を備えている。
樹脂封止部(樹脂封止体)としての封止部MRは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部MRを形成することができる。エポキシ系の樹脂以外にも、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を、封止部MRの材料として用いても良い。
封止部MRは、一方の主面である上面MRaと、上面MRaの反対側の主面である下面(裏面、底面)MRbと、上面MRaおよび下面MRbに交差する側面MRc1,MRc2,MRc3,MRc4と、を有している。すなわち、封止部MRの外観は、上面MRa、下面MRbおよび側面MRc1,MRc2,MRc3,MRc4で囲まれた薄板状とされている。
封止部MRの平面形状、すなわち、封止部MRの上面MRaおよび下面MRbの平面形状は、例えば矩形状(長方形状)であり、この矩形の角に丸みを帯びさせることもでき、また、この矩形の4つの角のうち、任意の角を落とす(面取りする)こともできる。
複数のリードLDのそれぞれは、一部が封止部MR内に封止され、他の一部が封止部MRの側面から封止部MRの外部に突出している。以下では、リードLDのうちの封止部MR内に位置する部分をインナリード部と呼び、リードLDのうちの封止部MR外に位置する部分をアウタリード部と呼ぶものとする。
なお、本実施の形態の半導体装置PKGは、各リードLDの一部(アウタリード部)が封止部MRの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではない。例えば、封止部MRの側面から各リードLDがほとんど突出せず、かつ封止部MRの下面MRbで各リードLDの一部が露出した構成(QFN(Quad Flat Non leaded package)型の構成)などを採用することもできる。
ダイパッドDPは、半導体チップCPを搭載するチップ搭載部である。ダイパッドDPの平面形状は、例えば矩形状である。ダイパッドDPは、一方の主面である上面DPaと、上面DPaの反対側の主面である下面(裏面、底面)DPbと、封止部MRの側面MRc1に沿った側面と、封止部MRの側面MRc2に沿った側面と、封止部MRの側面MRc3に沿った側面と、封止部MRの側面MRc4に沿った側面と、を有している。
ダイパッドDPは封止部MR内に封止されている。ダイパッドDPの上面DPa、側面および下面DPbは、封止部MRから露出されていない。なお、図2および図6には、ダイパッドDPの下面DPbが封止部MRで覆われる場合、すなわち、封止部MRの下面MRbからダイパッドDPの下面DPbが露出していない場合が示されているが、他の形態として、封止部MRの下面MRbからダイパッドDPの下面DPbが露出する場合もあり得る。
ダイパッドDPと複数のリードLDとは、導電体で構成されており、好ましくは銅(Cu)を主成分とする金属材料からなり、具体的には、銅(Cu)または銅合金からなる。ダイパッドDPと複数のリードLDにおける銅(Cu)の含有率は、好ましくは、約95原子%以上である。また、ダイパッドDPと複数のリードLDとは、同じ材料(金属材料)で形成されていることが好ましく、これにより、ダイパッドDPおよび複数のリードLDが連結されたリードフレームを作製しやすくなり、リードフレームを用いた半導体装置PKGの製造が容易になる。
半導体装置PKGが有する複数のリードLDは、平面視においてダイパッドDPの周囲に配置されている。なお、平面視とは、ダイパッドDPの上面DPaに略平行な平面で見た場合に対応している。このため、半導体装置PKGが有する複数のリードLDは、封止部MRの側面MRc1側に配置された複数のリードLDと、封止部MRの側面MRc2側に配置された複数のリードLDと、封止部MRの側面MRc3側に配置された複数のリードLDと、封止部MRの側面MRc4側に配置された複数のリードLDとで構成されている。
封止部MRの側面MRc1側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc1から封止部MR外に突出している。また、封止部MRの側面MRc2側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc2から封止部MR外に突出している。また、封止部MRの側面MRc3側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc3から封止部MR外に突出している。また、封止部MRの側面MRc4側に配置された複数のリードLDの各アウタリード部は、封止部MRの側面MRc4から封止部MR外に突出している。
各リードLDのアウタリード部は、アウタリード部の端部近傍の下面が封止部MRの下面MRbとほぼ同一平面上に位置するように、折り曲げ加工されている。リードLDのアウタリード部は、半導体装置PKGの外部接続用端子部(外部端子)として機能する。
ダイパッドDPの平面形状を構成する矩形の四隅には、それぞれ吊りリードTLが一体的に接続されており、その吊りリードTLは、平面矩形状の封止部MRの四隅に向かって、封止部MR内を延在している。各吊りリードTLは、ダイパッドDPと同じ材料によりダイパッドDPと一体的に形成されている。吊りリードTLは、封止部MRの形成後に封止部MRから突出する部分が切断されており、吊りリードTLの切断により生じた切断面(端面)が封止部MRの四隅側面で露出している。
ダイパッドDPの上面DPa上には、半導体チップCPが、その表面(上面)を上に向け、かつ、その裏面(下面)をダイパッドDPに向けた状態で搭載されている。図3、図4および図6の場合は、ダイパッドDPの平面寸法(平面積)は、半導体チップCPの平面寸法(平面積)よりも大きく、平面視において、半導体チップCPは、ダイパッドDPの上面に内包されている。
ここで、半導体チップCPにおいて、互いに反対側に位置する2つの主面のうち、複数のパッド電極PDが形成されている側の主面を半導体チップCPの表面(上面)と呼び、この表面とは反対側でかつダイパッドDPに対向する側の主面を半導体チップCPの裏面と呼ぶものとする。
半導体チップCPは、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップCPの平面形状は矩形状である。
半導体チップCPは、ダイパッドDPの上面DPa上に、接合材(接合材層、接着層)BDを介して搭載されている。すなわち、半導体チップCPの裏面が、接合材BDを介してダイパッドDPの上面DPaに接合(接着)されて固定されている。半導体チップCPは、封止部MR内に封止されており、封止部MRから露出されない。
接合材BDは、導電性の接合材または絶縁性の接合材を用いることができる。接合材BDとして導電性の接合材を用いる場合は、例えば、銀ペーストのような導電性ペースト型の接合材を好適に用いることができるが、半田を用いることも可能である。製造された半導体装置PKGにおいては、接合材BDは既に硬化または固化している。また、半導体チップCPの裏面に裏面電極が形成されている場合は、接合材BDとして導電性の接合材を用いることで、半導体チップCPの裏面電極を、導電性の接合材BDを介して、ダイパッドDPに電気的に接続することができる。
また、他の形態として、ダイパッドDPの上面DPaにめっき層(好ましくは銀めっき膜)を設けておき、このめっき層上に接合材BDを介して半導体チップCPを搭載することもできる。
半導体チップCPの表面には、複数のパッド電極(パッド、ボンディングパッド)PDが形成されている。半導体チップCPの複数のパッド電極PDと、複数のリードLDとは、複数のワイヤ(ボンディングワイヤ)BWを介してそれぞれ電気的に接続されている。すなわち、各ワイヤBWの一端が半導体チップCPのパッド電極PDに接続され、各ワイヤBWの他端がリードLD(具体的にはリードLDのインナリード部の上面に形成されているめっき層PL)に接続されており、それによって、半導体チップCPのパッド電極PDとリードLDとがワイヤBWを介して電気的に接続される。半導体チップCPの各パッド電極PDは、半導体チップCP内に形成された内部回路と電気的に接続されている。
平面視において、半導体チップCPの各辺は、ダイパッドDPの各辺に略平行であり、従って、封止部MRの各側面に略平行である。半導体チップCPの表面において側面MRc1側の辺に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc1側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。また、半導体チップCPの表面において側面MRc2側の辺に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc2側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。また、半導体チップCPの表面において、側面MRc3側の辺に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc3側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。また、半導体チップCPの表面において側面MRc4側の辺に沿って配列する複数のパッド電極PDが、封止部MRの側面MRc4側に配置された複数のリードLDに、複数のワイヤBWを介して電気的に接続されている。
ワイヤ(ボンディングワイヤ)BWは、導電性の接続部材であり、導電性を有しており、具体的には、銅(Cu)ワイヤである。図7に示されるように、ワイヤBWは、銅を主成分とする導体線5aの周囲にパラジウム(Pd)層5bが被覆された構造を有している。すなわち、ワイヤBWは、銅を主成分とする導体線5aと、該導体線5aの周囲に形成されたパラジウム(Pd)層5bとを有している。導体線5aは、銅または銅合金からなり、銅の含有率は、95原子%以上が好適である。以下では、銅を主成分とする導体線を、「銅線」または「Cu線」と称する場合がある。
ワイヤBWは、銅(Cu)ワイヤであり、硬い素材であるため、機械的な圧力を加えてワイヤBWをパッド電極PDに対して圧着することで、高い接合強度を得ることができる。また、銅(Cu)ワイヤは、金(Au)ワイヤに比べて安価であるため、コストを低減できるという利点がある。
ワイヤBWの外表面は、パラジウム層(パラジウム膜)5bにより構成されており、ワイヤBWを構成する導体線5aは、パラジウム層5bにより被覆されている。このため、ワイヤBWの端部を除き、導体線5aはパラジウム層5bで覆われているので露出されない。パラジウム層5bは、銅ワイヤ(ワイヤBW)の外皮層とみなすこともできる。なお、導体線5aもパラジウム層5bも、導電性を有している。
パラジウム層5bは、導体線5a(銅線)の酸化を防止する作用を有している。また、パラジウム層5bは、導体線5a(銅線)が封止部MRに含まれる硫黄やハロゲン系元素と反応するのを防止する作用を有している。
ワイヤBWは、封止部MR内に封止されており、封止部MRから露出されない。各リードLDにおいて、ワイヤBWの接続箇所は、封止部MR内に位置するインナリード部(より特定的にはインナリード部の上面)である。
また、各リードLDのインナリード部の上面には、めっき層PLが設けられている。めっき層PLは、リードLDのインナリード部の上面の少なくとも一部に形成されている。めっき層PLは、好ましくは、銀(Ag)めっき層である。すなわち、めっき層PLは、好ましくは、めっき法で形成された銀層(Ag層)である。各ワイヤBWの一方の端部(パッド電極PDに接続された側とは反対側の端部)は、リードLDのインナリード部の上面のめっき層PLに接続されている。ワイヤBWを、リードLDのインナリード部の上面のめっき層PLに接続することで、ワイヤBWの接続強度を高めることができる。
図5および図6の場合は、リードLDのインナリード部の上面の一部にめっき層PLを形成している。他の形態として、リードLDのインナリード部の上面全体にめっき層PLを形成することも可能である。また、更に他の形態として、リードLDのインナリード部の上面だけでなく、リードLDのインナリード部の側面にめっき層PLを形成することも可能であり、また、リードLDのインナリード部の下面にめっき層PLを形成することも可能であり、また、リードLDのインナリード部の先端面にめっき層PLを形成することも可能である。
但し、めっき層PLが形成されていない領域のリードLDの表面と封止部MRとの密着性に比べて、めっき層PLと封止部MRとの密着性は低くなるため、めっき層PLの面積を必要以上に大きくすることは、望ましくはない。このため、リードLDのインナリード部の上面全体にめっき層PLを形成するよりも、リードLDのインナリード部の上面の一部にめっき層PLを形成した場合の方が、封止部MRの密着性を高めることができるため、より好ましい。また、リードLDのインナリード部の側面や下面にもめっき層PLを形成する場合よりも、リードLDのインナリード部の側面や下面にはめっき層PLを形成しない場合の方が、封止部MRの密着性を高めることができるため、より好ましい。このため、めっき層PLは、リードLDのインナリード部において、ワイヤBWを接続する領域とその近傍に形成することが好ましく、従って、リードLDのインナリード部の先端部付近の上面に形成することが好ましい。
<半導体装置の製造工程について>
次に、上記図1〜図6に示される半導体装置PKGの製造工程(組立工程)について説明する。図8は、上記図1〜図6に示される半導体装置PKGの製造工程を示すプロセスフロー図である。図9〜図15および図17〜19は、半導体装置PKGの製造工程中の平面図または断面図である。図9〜図15および図17〜19のうち、図9、図11、図13および図17が平面図であり、図10、図12、図14、図15、図18および図19が断面図であり、断面図としては、上記図6に相当する断面が示されている。図9は、平面図であるが、理解を簡単にするために、リードLDのインナリード部の上面に形成されているめっき層PLに、ハッチングを付してある。図16は、ステップS5のアルゴンプラズマ処理に用いられるプラズマ処理装置の一例を示す説明図(断面図)である。
半導体装置PKGを製造するには、まず、リードフレームLFを準備し(図8のステップS1)、また、半導体チップCPを準備する(図8のステップS2)。リードフレームLFと半導体チップCPとは、どちらを先に準備してもよく、また、同時に準備してもよい。
図9および図10に示されるように、リードフレームLFは、フレーム枠(図示せず)と、フレーム枠に連結された複数のリードLDと、フレーム枠に複数の吊りリードTLを介して連結されたダイパッドDPと、を一体的に有している。リードフレームLFは、銅(Cu)を主成分とする金属材料からなり、具体的には、銅(Cu)または銅(Cu)合金からなる。リードフレームLFの銅の含有率は、95原子%以上が好適である。
リードフレームLFの各リードLDの先端部(インナリード部の先端部)の上面には、めっき層PLが形成されている。めっき層PLは、めっき法(好ましくは電解めっき法)を用いて形成することができる。なお、以下では、ダイパッドDPの上面DPaやリードLDの上面(めっき層PLが形成される側の面)を含むリードフレームの主面を、リードフレームLFの上面と称することとする。
リードフレームLFは、金属板(銅板または銅合金板)を加工することにより作製することができるが、金属板を加工してリードフレームLFを作製した後、リードフレームLFのリードLDのインナリード部の上面のめっき層PLを、めっき法(好ましくは電解めっき法)を用いて形成する。これにより、ダイパッドDPと、めっき層PLが形成された複数のリードLDとを一体的に有するリードフレームLFを準備することができる。
なお、リードフレームLFのダイパッドDPの上面DPaに、めっき層を形成する場合もあり得る。この場合、リードフレームLFのダイパッドDPの上面のめっき層と、リードフレームLFのリードLDのインナリード部の上面のめっき層PLとは、同じめっき工程で形成することができ、その場合は、両者は同じ材料(好ましくは銀)からなる。
次に、図11および図12に示されるように、半導体チップCPのダイボンディング工程を行って、リードフレームLFのダイパッドDP上に半導体チップCPを接合材BDを介して搭載して接合する(図8のステップS3)。ステップS3のダイボンディング工程は、具体的には、次のようにして行うことができる。
すなわち、まず、リードフレームLFのダイパッドDPの上面DPa上に、接合材BD1を供給(塗布)する。接合材BD1としては、銀(Ag)ペーストのような導電性ペースト型接合材(接着材)を好適に用いることができるが、絶縁性のペースト型接合材を用いることもでき、あるいは、半田ペーストを用いることもできる。また、フィルム型の接合材を接合材BD1として用いることもできる。
接合材BD1は、リードフレームのダイパッドDPの上面DPaにおいて、チップ搭載予定領域(半導体チップCPを搭載する予定の領域)に供給(塗布)される。
それから、リードフレームのダイパッドDPの上面DPaのチップ搭載予定領域に半導体チップCPを配置(搭載)する。この際、半導体チップCPは、半導体チップCPの表面側が上方を向き、半導体チップCPの裏面側が下方(すなわちダイパッドDPの上面DPa側)を向くように、フェイスアップでダイパッドDPの上面DPa上に配置される。すなわち、半導体チップCPは、半導体チップCPの裏面がダイパッドDPの上面DPaと対向するように、ダイパッドDPの上面DPaに配置される。これにより、ダイパッドDPの上面DPa上に、接合材BD1を介して半導体チップCPが配置(搭載)される。
それから、熱処理(ベーク処理)を行って、接合材BD1を硬化させる。これにより、接合材BD1が硬化して、接合材BDとなる。接合材BDは、接合材BD1が硬化したものである。接合材BD1が含有する樹脂材料として、熱硬化性の樹脂材料を用いれば、熱処理により接合材BD1に含まれる熱硬化性樹脂材料を硬化させ、それによって接合材BD1を硬化させることができる。半導体チップCPは、硬化した接合材BD1(すなわち接合材BD)によって、ダイパッドDPに接合されて固定される。接合材BD1として半田ペーストを用いた場合は、リードフレームのダイパッドDPの上面DPaのチップ搭載予定領域に半導体チップCPを配置(搭載)した後、半田リフロー処理を行えばよい。これにより、半導体チップCPは、溶融・再固化した半田を介して、ダイパッドDPに接合されて固定される。
なお、リードフレームのダイパッドDPの上面DPaにめっき層を形成していた場合は、そのめっき層上に上記接合材BD1を供給(塗布)してから、ダイパッドDPの上面DPaのめっき層上に、上記接合材BD1を介して半導体チップCPを配置(搭載)し、その後、熱処理を行って、上記接合材BD1を硬化させればよい。
次に、図13および図14に示されるように、ワイヤボンディング工程を行う(図8のステップS4)。
ステップS4のワイヤボンディング工程では、半導体チップCPの複数のパッド電極PDとリードフレームLFの複数のリードLDとを、複数のワイヤBWを介してそれぞれ電気的に接続する。各ワイヤBWの一方の端部は、半導体チップCPの各パッド電極PDに接続(接合)され、他方の端部は、各リードLDのインナリード部の上面のめっき層PLに接続(接合)される。このため、ワイヤBWの両端のうちの一方は、めっき層PLに接触した状態になる。例えば、半導体チップCPのパッドPDにワイヤBWの一端を接続(ファーストボンディング)してから、リードLDのインナリード部のめっき層PLにワイヤBWの他端を接続(セカンドボンディング)することができる。
次に、図15に示されるように、アルゴン(Ar)プラズマ処理を施す(図8のステップS5)。ステップS5では、リードフレームLFおよび半導体チップCPに対してアルゴンプラズマ処理が施される。ステップS5のアルゴンプラズマ処理を、以下では符号APを付してアルゴンプラズマ処理APと称することとし、図15では、ステップS5のアルゴンプラズマ処理APを、矢印で模式的に示してある。
ステップS5のアルゴンプラズマ処理APは、例えば、平行平板型のプラズマ処理装置を用いて行うことができる。図16には、ステップS5のアルゴンプラズマ処理に用いられるプラズマ処理装置の一例が示されている。
図16に示されるプラズマ処理装置PTは、平行平板型のプラズマ処理装置である。図16に示されるように、プラズマ処理装置PTは、チャンバCBと、チャンバCB内に配置され、かつ、互いに対向する下部電極LEおよび上部電極UEとを有している。チャンバCBは、真空気密が可能な処理室である。下部電極LEは、その上にプラズマ処理の被処理物HBが配置可能に構成され、必要に応じて内部にヒータなどの加熱機構(図示せず)を内蔵している。また、下部電極LEと上部電極UEとの間には、チャンバCBの外部に設けられた高周波電源DGなどにより高周波電力または高周波電圧を供給(印加)可能である。例えば、下部電極LEに高周波電源DGが接続され、上部電極UEに接地電位(グランド電位)が接続されている。高周波電源DGから供給される高周波電力の周波数は、例えば、13.56MHzである。また、チャンバCBには、ガス供給口GS1およびガス排気口GS2が設けられており、ガス供給口GS1からチャンバCB内に所望のガス(プラズマ処理用のガス)を導入し、また、ガス排気口GS2からチャンバCB内を排気できるようになっている。チャンバCBはガス排気口GS2を介して真空ポンプなどのガス排気部(図示せず)に接続されている。また、図示しない圧力制御部が、圧力センサなどが検出したチャンバCB内の圧力に応じて、ガス排気口GS2からの排気速度などを調節し、チャンバCB内を所望の圧力に維持することができる。
ステップS5のアルゴンプラズマ処理APを図16のプラズマ処理装置PTを用いて行う具体的な手法について、以下に説明する。
プラズマ処理装置PTを用いたプラズマ処理(ここではアルゴンプラズマ処理AP)の際には、まず、下部電極LE上に被処理物HBが、プラズマ処理すべき面を上方(上部電極UE側)に向けて配置される。ステップS5のアルゴンプラズマ処理APの場合は、被処理物HBは、半導体チップCPが搭載されたリードフレームLFである。すなわち、被処理物HBは、リードフレームLFと、リードフレームLFのダイパッドDP上に搭載された半導体チップCPと、半導体チップCPの複数のパッド電極PDとリードフレームLFの複数のリードLDとを電気的に接続する複数のワイヤBWと、を含んでいる。ステップS5では、半導体チップCPの表面(上面)やリードフレームLFの上面が、上部電極UE側を向くように、従って、めっき層PLが上部電極UE側を向くように、被処理物HBが下部電極LE上に配置される。
それから、ガス供給口GS1からチャンバCB内にプラズマ処理用のガス(ここではアルゴンガス)を導入する。チャンバCB内へ導入されるガス流量と、チャンバCBからの排気速度とを調整することにより、チャンバCB内は、所定の圧力に維持される。一例を挙げれば、チャンバCB内へ導入するアルゴン(Ar)ガスの流量を1〜20sccm程度とし、チャンバCB内の圧力を1〜50Pa程度とすることができる。
それから、下部電極LEと上部電極UEとの間に高周波電源DGから高周波電力(プラズマ放電出力)を供給(印加)する。これにより、上部電極UEと下部電極LEとの間でプラズマ(ここではアルゴンプラズマ)が生成され、被処理物HBに対するプラズマ処理(ここではアルゴンプラズマ処理)が開始される。すなわち、アルゴンプラズマを被処理物HBに照射する処理が開始される。
この際、下部電極LEに生じた自己バイアスなどによってプラズマ中のイオン(ここではアルゴンイオン)を加速する電界が生じ、加速されたプラズマまたはプラズマ中のイオン(ここではアルゴンイオン)が被処理物HBに照射される。このため、被処理物HBに対して加速されたプラズマまたはイオン(ここではアルゴンイオン)を照射する処理(異方性プラズマ処理、例えばスパッタエッチング処理)を行うことができる。アルゴンプラズマ処理では、プラズマ(イオン)を加速して被処理物HBの処理面に照射する(ぶつける)ので、有機物はもちろん、無機物も物理的作用により除去することが可能である。詳細は後述するが、アルゴンプラズマ処理により、めっき層PL表面の汚染物質(硫酸銀など)を除去することができる。このため、アルゴンプラズマ処理を、アルゴンプラズマクリーニング処理とみなすこともできる。
下部電極LEと上部電極UEとの間に高周波電力を所定の時間供給して、被処理物HBに対するアルゴンプラズマ処理を行った後、下部電極LEと上部電極UEとの間への高周波電力の供給(印加)を停止する。これにより、被処理物HBに対するプラズマ処理(ここではアルゴンプラズマ処理)が終了する。
その後、被処理物HBは、チャンバCB外に搬出され、次の工程(モールド工程)に搬送される。
ステップS5のアルゴンプラズマ処理APにより、めっき層PLの表面から汚染物質(硫酸銀など)が除去され、めっき層PLの表面を清浄化することができる。これを的確に達成するために、ステップS5のアルゴンプラズマ処理APの電力量は、0.42Wh以上とする。
なお、アルゴンプラズマ処理APの電力は、プラズマを生成するために供給(印加)する高周波電力に対応しており、上記図16のプラズマ処理装置PTを使用する場合は、下部電極LEと上部電極UEとの間に供給される高周波電力の電力値である。下部電極LEと上部電極UEとの間に500Wの高周波電力を供給する場合は、アルゴンプラズマ処理APの電力は、500Wである。また、アルゴンプラズマ処理APの電力量は、プラズマを生成するために供給(印加)される高周波電力の電力量に対応しており、上記図16のプラズマ処理装置PTを使用する場合は、下部電極LEと上部電極UEとの間に供給される高周波電力の電力量である。電力量の単位は、一般的にはWh(Whr、W時)が用いられる。1Wh(ワット時)は、3600Ws(ワット秒)に等しい。例えば、下部電極LEと上部電極UEとの間に500Wの高周波電力を9秒間供給してアルゴンプラズマ処理を行った場合は、そのアルゴンプラズマ処理の電力量は、500W×9秒=500W×0.0025時間=1.25Whである。また、例えば、下部電極LEと上部電極UEとの間に500Wの高周波電力を18秒間供給してアルゴンプラズマ処理を行った場合は、そのアルゴンプラズマ処理の電力量は、500W×18秒=500W×0.005時間=2.5Whである。
但し、アルゴンプラズマ処理APでは、めっき層PL表面の汚染物質(硫酸銀など)だけでなく、ワイヤBWを構成するパラジウム層5bも、アルゴンイオンの物理的衝撃(スパッタエッチング)によって除去され得る。このため、アルゴンプラズマ処理APを終了した段階で、各ワイヤBWにおいてパラジウム層5bが導体線5aの周囲に層状に残存するように、アルゴンプラズマ処理APの電力量を設定する。つまり、ワイヤBWの端部を除き、ワイヤBWを構成する導体線5aがアルゴンプラズマ処理APによって露出させられないように、アルゴンプラズマ処理APの電力量を設定する。従って、アルゴンプラズマ処理APにより、ワイヤBWにおけるパラジウム層5bは、厚さが減少するが、消失はしない。これにより、アルゴンプラズマ処理APに起因してワイヤBWの導体線5aが露出してしまうのを、防止することができる。
なお、本実施の形態では、ステップS4(ワイヤボンディング工程)の後で、後述のステップS6(モールド工程)の前に、ステップS5のアルゴンプラズマ処理APを行うが、ステップS3(ダイボンディング工程)の後で、ステップS4(ワイヤボンディング工程)の前には、リードフレームLFおよび半導体チップCPに対して、アルゴンプラズマ処理などのプラズマ処理は行わない。また、ステップS4(ワイヤボンディング工程)中も、リードフレームLFおよび半導体チップCPに対して、アルゴンプラズマ処理などのプラズマ処理は行わない。つまり、ステップS3(ダイボンディング工程)の後、ステップS4(ワイヤボンディング工程)を終了するまでは、リードフレームLFおよび半導体チップCPに対してアルゴンプラズマ処理などのプラズマ処理は行わない。
次に、モールド工程(樹脂成形工程)による樹脂封止を行って、図17および図18に示されるように、半導体チップCPおよびそれに接続された複数のワイヤBWを封止部MRによって封止する(図8のステップS6)。このステップS6のモールド工程によって、半導体チップCP、ダイパッドDP、複数のリードLDのインナリード部、複数のワイヤBWおよび吊りリードTLを封止する封止部MRが形成される。なお、図18の場合は、ダイパッドDPの下面DPbは、封止部MRの下面MRbから露出される。他の形態として、ダイパッドDPの下面DPbが封止部MRで覆われる場合(すなわち封止部MRの下面MRbからダイパッドDPの下面DPbが露出されない場合)もあり得る。従って、ステップS6(モールド工程)では、半導体チップCPと複数のワイヤBWとダイパッドDPの少なくとも一部と複数のリードLDの少なくとも一部(インナリード部)とを封止する封止部MR(封止体)が形成される。
次に、封止部MRから露出しているリードLDのアウタリード部とダイパッドDPの下面DPbとに必要に応じてめっき処理を施してめっき膜(外装めっき膜)を形成してから、封止部MRの外部において、リードLDおよび吊りリードTLを所定の位置で切断して、リードフレームLFのフレーム枠から分離する(図8のステップS7)。
次に、図19に示されるように、封止部MRから突出するリードLDのアウタリード部を折り曲げ加工(リード加工、リード成形)する(図8のステップS8)。例えば、封止部MRから露出したリードLDのアウタリード部を、封止部MRから離れる方向に延在する第1部分と、第1部分から封止部MRの下面MRb側に向かって延在する第2部分と、第2部分に接続されかつ封止部MRから離れる方向に延在する第3部分とからなるように成形する。すなわち、リードLDのアウタリード部を、ガルウィング形状に成形する。なお、第1部分と第3部分とは、封止部MRの上面MRaまたは下面MRbに略平行である。
このようにして、上記図1〜図6に示されるような半導体装置PKGが製造される。
<検討例について>
本願発明者は、ワイヤボンディングに銅ワイヤを用いることを検討している。
図20は、本発明者が検討した第1検討例の半導体装置の製造工程を示すプロセスフロー図であり、上記図8に相当するものである。
図20の第1検討例においては、ステップS1,S2でリードフレームLFおよび半導体チップCPを準備し、ステップS3でダイボンディング工程を行った後、ステップS4のワイヤボンディング工程を行う前に、ステップS105のアルゴンプラズマ処理(アルゴンプラズマクリーニング)を行っている。
ワイヤボンディングに金ワイヤを用いる場合には、図20の第1検討例の工程フローを適用し、ステップS4のワイヤボンディング工程を行う前に、ステップS105のアルゴンプラズマ処理を行うことが望ましい。なぜなら、金ワイヤは柔らかいことから、金ワイヤを用いたワイヤボンディング工程では、比較的弱い力で金ワイヤをパッド電極PDに接続するため、パッド電極PDの表面状態の影響を受けやすく、ワイヤボンディング工程の前にプラズマクリーニング(アルゴンプラズマ処理)を行っていないと、パッド電極PDに対する金ワイヤの接続強度が弱くなってしまうからである。金ワイヤを用いる場合には、ステップS105のアルゴンプラズマ処理により半導体チップCPのパッド電極PDの露出表面をクリーニングすることで、その後のワイヤボンディング工程において金ワイヤをパッド電極PDに接続しやすくなり、パッド電極PDに対する金ワイヤの接続強度を確保することができる。これにより、半導体チップCPのパッド電極PDと金ワイヤとの接続の信頼性を確保することができる。
しかしながら、本発明者は、ワイヤボンディングに銅ワイヤを用いることを検討している。銅ワイヤは硬いことから、銅ワイヤを用いたワイヤボンディング工程では、比較的強い力で銅ワイヤをパッド電極PDに接続する。このため、銅ワイヤを用いたワイヤボンディング工程では、パッド電極PDの表面状態の影響を受けにくく、ワイヤボンディング工程の前にプラズマクリーニング(アルゴンプラズマ処理)を行っていなくとも、パッド電極PDに対する銅ワイヤの接続強度を確保しやすい。このため、銅ワイヤを用いる場合には、ワイヤボンディング工程の前にステップS105のアルゴンプラズマ処理を行わなくとも、すなわち図20の工程フローを適用せずとも、ワイヤボンディング条件の適正化により、パッド電極PDに対する銅ワイヤの接続強度を確保して、半導体チップCPのパッド電極PDと銅ワイヤとの接続の信頼性を確保することができる。
図21は、本発明者が検討した第2検討例の半導体装置の製造工程を示すプロセスフロー図であり、上記図8や図20に相当するものである。
図21の第2検討例においては、ステップS1,S2でリードフレームLFおよび半導体チップCPを準備し、ステップS3でダイボンディング工程を行い、ステップS4のワイヤボンディング工程を行った後、上記ステップS5のアルゴンプラズマ処理に相当する工程を行うことなく、ステップS6のモールド工程を行っている。
図21の第2検討例の場合は、ステップS4のワイヤボンディング工程の前に、上記ステップS105のアルゴンプラズマ処理を行わない。金ワイヤを用いる場合には、図21の第2検討例の工程フローだと、半導体チップCPのパッド電極PDに対する金ワイヤの接続強度を確保しにくいが、銅ワイヤを用いる場合には、図21の第2検討例の工程フローでも、半導体チップCPのパッド電極PDに対する銅ワイヤの接続強度を確保しやすい。このため、ワイヤボンディングに銅ワイヤを用いるのであれば、ワイヤボンディングの観点では、図21の第2検討例の工程フローでも特に不都合は生じずに済む。
しかしながら、本発明者の検討によれば、図21の第2検討例の場合は、アルゴンプラズマ処理を行わずにステップS6のモールド工程を行っていることで、リードフレームLFのリードLDの表面(上面)に設けられためっき層PLと、封止樹脂(封止部MR)との間の密着性が低下してしまい、半導体装置の信頼性が低下してしまう虞があることが分かった。これについて、以下に説明する。
銅ワイヤをリードに電気的に接続する場合、銅ワイヤを接続しやすくするためには、リードの表面に上記めっき層PLを予め形成しておき、そのめっき層PLに銅ワイヤを接続することが好ましい。リードフレームLFは、銅を主成分とするため、酸化されやすいので、もしも、めっき層PLが形成されていなければ、銅ワイヤとリードとの接合を酸化膜(銅酸化物膜)が阻害する虞がある。一方、めっき層PLは、銀めっき層であるため、銅に比べて酸化しにくい材料からなる。このため、リードの表面に上記めっき層PLを予め形成しておき、そのめっき層PLに銅ワイヤを接続すれば、銅ワイヤとめっき層PLとの接合は、金属酸化物膜によって阻害されずに済むため、銅ワイヤとリードとの電気的接続の信頼性を向上させることができる。
しかしながら、めっき層PLと封止樹脂(封止部MR)との密着性は、比較的低く、具体的には、めっき層PLが形成されていない領域のリードの表面と封止樹脂(封止部MR)との密着性に比べて、めっき層PLと封止樹脂(封止部MR)との密着性は、低くなる。このため、めっき層PLの表面と封止樹脂とが接触している箇所が、封止樹脂の剥離が生じやすい箇所となりやすい。封止樹脂の剥離は、半導体装置が高温環境下に長時間さらされた場合、あるいは、半導体装置の温度サイクル試験を実施した場合などに、発生する虞がある。封止樹脂の剥離が一か所でも生じてしまうと、そこが起点となって封止樹脂の剥離が進行してしまい、封止樹脂の剥離箇所が拡がりやすい。すなわち、めっき層PLと封止樹脂との間に剥離が発生してしまうと、そこを起点として封止樹脂の剥離が伸展してしまう。封止樹脂の剥離が拡がることは、封止樹脂の剥離箇所を通じて水分の侵入を招くなど、半導体装置の信頼性の低下につながる。このため、樹脂封止型の半導体装置の信頼性を向上させる上では、封止樹脂の剥離を防ぐことが有効である。封止樹脂の剥離を防ぐためには、封止樹脂の密着性が相対的に低い箇所において、その密着性ができるだけ低くならないようにすることが有効であり、すなわち、めっき層PLと封止樹脂との間の密着性が、できるだけ低くならないようにすることが有効である。
しかしながら、図21の第2検討例の場合は、アルゴンプラズマ処理を行わずに、ステップS6のモールド工程を行っているため、めっき層PLの露出表面に汚染物質(コンタミネーション)が付着した状態でステップS6のモールド工程を行うこととなる。めっき層PLの表面に付着している汚染物質としては、例えば硫酸銀(AgSO)などがある。例えば、ダイボンディング材(上記接合材BD1)を硬化させるための熱処理中に、ダイボンディング材(上記接合材BD1)から発生したガス(アウトガス)に含まれるHO分子や雰囲気中に含まれるHO分子が、めっき層PLの表面に付着していたSO(二硫化硫黄)やHS(硫化水素)などと反応し、硫酸が生成される。この硫酸(熱硫酸)により、めっき層PL(銀めっき膜)の表面が酸化されて、硫酸銀(AgSO)が生成され、これがめっき層PL表面の汚染物質となってしまう。
めっき層PLの表面に付着した硫酸銀(AgSO)などの汚染物質は、めっき層PLと封止樹脂(封止部MR)との密着性を低下させるように作用する。なぜなら、めっき層PLの表面に付着した硫酸銀(AgSO)などの汚染物質は、めっき層PLを構成する元素(より特定的には銀)と封止樹脂を構成する元素(より特定的には炭素)との結合を阻害するように作用し得るからである。
すなわち、めっき層PLを構成する銀(Ag)原子と、封止樹脂を構成する炭素(C)原子との間は、水素(H)原子や、酸素(O)原子や、封止樹脂材料中にカップリング剤として導入した元素などを介して結合されることで、めっき層PLと封止樹脂とが密着した状態になる。しかしながら、めっき層PLの表面のうち、硫酸銀(AgSO)などの汚染物質で覆われている領域では、めっき層PLを構成する銀(Ag)原子と、封止樹脂を構成する炭素(C)原子との間で、そのような結合(水素、酸素、カップリング剤を介した結合)が形成されず、従って、めっき層PLと封止樹脂との密着性が低下する。
また、封止樹脂材料中に導入したカップリング剤には、硫黄(S)原子が含まれるが、この硫黄(S)原子は、めっき層PLを構成する銀(Ag)原子と、封止樹脂を構成する炭素(C)原子との間の間接的な結合を促進し、めっき層PLと封止樹脂(封止部MR)との密着性を高めるように作用する。しかしながら、金ワイヤに比べて、銅ワイヤは、硫黄(S)と反応しやすい。このため、銅ワイヤを用いる場合は、封止樹脂材料中に導入する硫黄(S)原子の量(数)を多くしてしまうと、銅ワイヤが封止樹脂中の硫黄(S)と反応しやすくなり、銅ワイヤの劣化につながる懸念がある。このため、金ワイヤを用いる場合に比べて、銅ワイヤを用いる場合は、封止樹脂材料中に導入され得る硫黄(S)原子の量(数)が少なくなり、それゆえ、めっき層PLと封止樹脂との密着性が低くなりやすい。従って、銅ワイヤを用いる場合は、めっき層PLと封止樹脂との密着性が低くなりやすいのに加えて、更に、めっき層PLの表面に硫酸銀(AgSO)などの汚染物質が形成されていると、めっき層PLと封止樹脂との密着性がますます低下してしまい、封止樹脂の剥離の起点になるリスクが高くなる。
このため、図21の第2検討例の場合は、銅ワイヤを用いてワイヤボンディングを行った後、めっき層PLの表面に硫酸銀(AgSO)などの汚染物質が付着している状態でステップS6のモールド工程を行うため、その汚染物質に起因して、めっき層PLと封止樹脂との密着性が低下してしまい、そこが起点となって、封止樹脂の剥離が発生する虞がある。これは、半導体装置の信頼性を低下させる。
<主要な特徴と効果について>
本実施の形態の半導体装置の製造方法は、ステップS3で、リードフレームLFのダイパッドDP(チップ搭載部)上に、接合材BD(BD1)を介して半導体チップCPを搭載してから、ステップS4で、半導体チップCPの複数のパッド電極PDと複数のリードLDとを複数のワイヤBWを介して電気的に接続する。その後、ステップS5で、リードフレームLFおよび半導体チップCPに対してアルゴンプラズマ処理APを施してから、ステップS6で、半導体チップCPと複数のワイヤBWとダイパッドDPの少なくとも一部と複数のリードLDの少なくとも一部とを封止する封止部MR(封止体)を形成する。
本実施の形態の主要な特徴のうちの一つは、半導体チップCPのパッド電極PDとリードLDとを電気的に接続するワイヤBWとして、銅ワイヤを用いることである。このため、ステップS4で用いられる複数のワイヤBWのそれぞれは、銅を主成分とする導体線5aと、導体線5aの周囲を被覆するパラジウム層5bとを有している。
本実施の形態の主要な特徴のうちの他の一つは、ステップS1で準備されたリードフレームLFにおいて、複数のリードLDのそれぞれの表面に、めっき層PL(第1銀めっき層)が形成されていることである。すなわち、複数のリードLDのそれぞれは、めっき層PLが形成された表面を有している。ステップS4では、リードLDのめっき層PLにワイヤBWが接続される。
本実施の形態の主要な特徴のうちの更に他の一つは、ステップS4(ワイヤボンディング工程)の後で、ステップS6(モールド工程)の前に、ステップS5でリードフレームLFおよび半導体チップCPに対してアルゴンプラズマ処理APを施すことである。但し、ステップS5のアルゴンプラズマ処理APの電力量は、0.42Wh以上である。そして、ステップS5のアルゴンプラズマ処理APを終了した段階で、各ワイヤBWにおいて、パラジウム層5bは銅を主成分とする導体線5aの周囲に層状に残存している。別の見方をすると、ステップS5のアルゴンプラズマ処理APを終了した段階で、各ワイヤBWにおいてパラジウム層5bが銅線(導体線5a)の周囲に層状に残存するように、ステップS5のアルゴンプラズマ処理APの電力量を設定する。
本実施の形態では、ステップS4(ワイヤボンディング工程)の後で、ステップS6(モールド工程)の前に、ステップS5のアルゴンプラズマ処理APを行う。このため、ステップS5のアルゴンプラズマ処理APによりめっき層PLの表面が清浄化された状態で、ステップS6(モールド工程)を行うことができるため、めっき層PLと封止樹脂(封止部MR)との間の密着性を向上させることができ、封止樹脂(封止部MR)の剥離を抑制または防止することができる。これにより、半導体装置の信頼性を向上させることができる。
すなわち、ステップS5のアルゴンプラズマ処理APを行わずに、ステップS6(モールド工程)を行った場合には、上記第2検討例に関連して説明したように、めっき層PLの表面に硫酸銀(AgSO)などの汚染物質が付着している状態でステップS6(モールド工程)を行うことになるため、めっき層PLと封止樹脂との密着性が低下してしまう。それに対して、本実施の形態では、ステップS5のアルゴンプラズマ処理APを行う前の段階で、めっき層PLの表面に硫酸銀(AgSO)などの汚染物質が形成されていたとしても、ステップS5のアルゴンプラズマ処理APを行うことにより、めっき層PLの表面から、そのような汚染物質を除去することができる。これにより、めっき層PLの表面から硫酸銀(AgSO)などの汚染物質が除去された状態で、ステップS6(モールド工程)を行うことができるため、めっき層PLと封止樹脂との密着性を向上させることができる。
しかしながら、アルゴンプラズマ処理を終了してからモールド工程を開始するまでの時間が長いと、せっかくアルゴンプラズマ処理によりめっき層PLの表面を清浄化したとしても、その後にモールド工程を開始するまでにめっき層PLの表面にまた汚染物質が付着してしまい、めっき層PLと封止樹脂との間の密着性が低下してしまう虞がある。
また、アルゴンプラズマ処理は、めっき層PLの表面から硫酸銀(AgSO)などの汚染物質を除去する作用があり、これがめっき層PLと封止樹脂との密着性の向上に寄与するが、それ以外にも、アルゴンプラズマ処理は、めっき層PLの表面を活性化させる作用があり、これも、めっき層PLと封止樹脂との密着性の向上に寄与する。しかしながら、アルゴンプラズマ処理を終了してからモールド工程を開始するまでの時間が長いと、せっかくアルゴンプラズマ処理によりめっき層PLの表面が活性化されたとしても、その後にモールド工程を開始するまでにめっき層PLの表面の活性度が低下してしまい、めっき層PLと封止樹脂との間の密着性が低下してしまう虞がある。
それに対して、本実施の形態では、ステップS4(ワイヤボンディング工程)の後で、ステップS6(モールド工程)の前に、ステップS5のアルゴンプラズマ処理APを行っているため、アルゴンプラズマ処理APを終了してからステップS6のモールド工程を開始するまでの時間を短縮することができる。
すなわち、上記図20の第1検討例の場合は、ステップS105のアルゴンプラズマ処理とステップS6のモールド工程との間にワイヤボンディング工程を行っているため、ステップS105のアルゴンプラズマ処理を終了してからステップS6のモールド工程を開始するまでの時間が長くなってしまう。一方、本実施の形態では、ステップS5のアルゴンプラズマ処理APとステップS6のモールド工程との間にワイヤボンディング工程は行われないため、アルゴンプラズマ処理APを終了してからステップS6のモールド工程を開始するまでの時間を短くすることができる。
本実施の形態では、アルゴンプラズマ処理APを終了してからステップS6のモールド工程を開始するまでの時間を短くすることができるため、アルゴンプラズマ処理APによりめっき層PLの表面を清浄化した後、ステップS6のモールド工程を開始するまでにめっき層PLの表面にまた汚染物質が付着してしまうのを抑制または防止することができる。また、アルゴンプラズマ処理APによりめっき層PLの表面を活性化させ、めっき層PLの表面の活性度が高い状態でステップS6のモールド工程を行うことができる。これにより、アルゴンプラズマ処理APを導入したことによるめっき層PLと封止樹脂(封止部MR)との密着性向上効果を、効率的に得ることができる。従って、めっき層PLと封止樹脂(封止部MR)との間の密着性を的確に向上させることができ、封止樹脂(封止部MR)の剥離を的確に抑制または防止することができる。これにより、半導体装置の信頼性を的確に向上させることができる。
このように、本発明者は、銅ワイヤを用いる場合について検討し、ワイヤボンディング工程の前にアルゴンプラズマ処理を行わなくとも、半導体チップCPのパッド電極PDと銅ワイヤとの接続強度を確保できることに気付いた。更に、本発明者は、封止樹脂の剥離を防ぐには、モールド工程前にアルゴンプラズマ処理を行うとともに、そのアルゴンプラズマ処理からモールド工程までの時間を短くすることが有効であることに気付いた。これらのことから、ステップS4(ワイヤボンディング工程)の後で、ステップS6(モールド工程)の前に、ステップS5のアルゴンプラズマ処理APを行うこととしている。このタイミングで行うアルゴンプラズマ処理APにより、めっき層PLの表面から硫酸銀(AgSO)などの汚染物質を除去し、また、めっき層PLの表面を活性化させて、めっき層PLと封止樹脂との密着性を向上させる。
しかしながら、ステップS5のアルゴンプラズマ処理APが不十分であると、めっき層PLの表面に硫酸銀(AgSO)などの汚染物質が残存している状態でステップS6(モールド工程)を行うことになるため、めっき層PLと封止樹脂との間の密着性が低下してしまい、封止樹脂の剥離を抑制できなくなってしまう。このため、めっき層PLの表面から硫酸銀(AgSO)などの汚染物質が十分に除去され、めっき層PLと封止樹脂との間の密着性を確保でき、封止樹脂の剥離を防げるように、ステップS5のアルゴンプラズマ処理APの条件を設定する必要がある。
図22は、ステップS5のアルゴンプラズマ処理APにおける電力量と、封止樹脂の剥離の発生率との相関を調べた結果を示すグラフである。図22のグラフの横軸は、ステップS5のアルゴンプラズマ処理APにおける電力量に対応しており、グラフの横軸の単位は、Wh(ワットアワー、ワット時)である。また、複数のサンプルについて温度サイクル試験を実施してから封止樹脂の剥離の有無を調べることで、封止樹脂の剥離の発生率を算出したものが、図22のグラフの縦軸に対応している。
図22のグラフから分かるように、アルゴンプラズマ処理APの電力量が0.333Wh(150W×8秒)の場合には、製造したサンプルにおける封止樹脂の剥離の発生率はある程度大きかった。それに対して、アルゴンプラズマ処理APの電力量が0.42Wh(500W×3秒)の場合には、製造したサンプルにおける封止樹脂の剥離の発生率は、大きく低下した。更に、アルゴンプラズマ処理APの電力量が0.83Wh(500W×6秒)の場合、1.25Wh(500W×9秒)の場合、2.5Wh(500W×18秒)の場合の順に、製造したサンプルにおける封止樹脂の剥離の発生率は、徐々に低下した。
アルゴンプラズマ処理APの電力量が0.333Whの場合と0.42Whの場合とで、封止樹脂の剥離の発生率は大きく相違し、0.42Whの場合が0.333Whの場合よりもかなり低くなる。一方、アルゴンプラズマ処理APの電力量が0.42Whの場合と、0.83Whの場合と、1.25Whの場合と、2.5Whの場合とでは、封止樹脂の剥離の発生率は、徐々に低下はするが、それほど大きくは変わらない。このため、アルゴンプラズマ処理APの電力量が0.42Wh以上であれば、封止樹脂の剥離を抑制または防止する効果を得られることが分かる。
これは、アルゴンプラズマ処理APの電力量が0.42Wh以上であれば、アルゴンプラズマ処理APによってめっき層PLの表面から硫酸銀(AgSO)などの汚染物質をほぼ除去することができるため、めっき層PLと封止樹脂との間の密着性を確保でき、封止樹脂の剥離を防げたためと考えられる。一方、アルゴンプラズマ処理APの電力量が0.42Wh未満の場合は、めっき層PLの表面から硫酸銀(AgSO)などの汚染物質を十分には除去できず、めっき層PLの表面に汚染物質がある程度残存している状態でモールド工程を行うことになるため、めっき層PLと封止樹脂との間の密着性が低下してしまい、封止樹脂の剥離を十分には抑制できないと考えられる。
なお、アルゴンプラズマ処理APによるめっき層PLの表面からの汚染物質の除去能力(除去作用)は、アルゴンプラズマ処理APの電力と時間とに依存し、アルゴンプラズマ処理APの電力が大きくなるほど汚染物質の除去能力が大きくなり、また、アルゴンプラズマ処理APの時間が長くなるほど汚染物質の除去能力が大きくなる。このため、アルゴンプラズマ処理APによるめっき層PLの表面からの汚染物質の除去能力(除去作用)は、アルゴンプラズマ処理APの電力と時間の積(積分)である電力量に依存し、アルゴンプラズマ処理APの電力量が大きくなるほど汚染物質の除去能力は大きくなる。
このため、本実施の形態では、ステップS5のアルゴンプラズマ処理APの電力量は、0.42Wh(0.42ワット時)以上とする。そうすることで、ステップS5のアルゴンプラズマ処理APによって、めっき層PLの表面から硫酸銀(AgSO)などの汚染物質を的確に除去することができ、めっき層PLと封止樹脂(封止部MR)との間の密着性を的確に確保することができる。従って、製造された半導体装置において、封止樹脂(封止部MR)の剥離を的確に抑制または防止することができ、半導体装置の信頼性を的確に向上させることができる。
但し、ステップS5のアルゴンプラズマ処理APの電力量が大きすぎると、アルゴンプラズマ処理APによって、銅ワイヤ(ワイヤBW)の外皮層を構成するパラジウム層5bが過剰にエッチング(スパッタエッチング)されてしまい、パラジウム層5bがエッチングされた領域から、銅を主成分とする導体線5a(銅線)が露出してしまう虞がある。なぜなら、アルゴンプラズマ処理APでは、アルゴンイオンの物理的衝撃(スパッタエッチング)によってめっき層PL表面の汚染物質を除去するが、ワイヤBWを構成するパラジウム層5bも、アルゴンイオンの物理的衝撃(スパッタエッチング)によって除去され得るからである。
パラジウム層5bは、元来、導体線5a(銅線)の酸化を防止することや、導体線5aが封止樹脂(封止部MR)に含まれる硫黄やハロゲン系元素と反応するのを防止することなどを目的として、設けられている。しかしながら、アルゴンプラズマ処理APによって、銅ワイヤのパラジウム層5bが過剰にエッチングされて導体線5a(銅線)が露出してしまうと、パラジウム層5bを設けた目的を達成できなくなる虞がある。例えば、アルゴンプラズマ処理APによって銅ワイヤのパラジウム層5bが過剰にエッチングされて導体線5a(銅線)が露出した状態でモールド工程を行った場合には、銅ワイヤを構成する導体線5a(銅線)が封止樹脂(封止部MR)と直接的に接触してしまい、導体線5aが封止樹脂中に含まれる硫黄やハロゲン系元素と反応してしまう。これは、銅ワイヤの劣化につながる虞があるため、半導体装置の信頼性の低下を招いてしまう。
それに対して、本実施の形態では、ステップS5のアルゴンプラズマ処理APを終了した段階で、各ワイヤBWにおいて、パラジウム層5bは銅を主成分とする導体線5aの周囲に層状に残存するようにしている。すなわち、ステップS5のアルゴンプラズマ処理APを終了した段階で、各ワイヤBWにおいてパラジウム層5bが導体線5a(銅線)の周囲に層状に残存するように、ステップS5のアルゴンプラズマ処理APの電力量を設定している。つまり、ステップS5のアルゴンプラズマ処理APの電力量の上限は、パラジウム層5bが導体線5a(銅線)の周囲に層状に残存できなくなる電力量としている。
これにより、アルゴンプラズマ処理APによってワイヤBWのパラジウム層5bが過剰にエッチングされて導体線5aが露出するのを防止できるため、パラジウム層5bを設けた目的を達成することができるようになる。例えば、ワイヤBWを構成する導体線5a(銅線)が封止樹脂(封止部MR)と直接的に接触して封止樹脂中に含まれる硫黄やハロゲン系元素と反応してしまうのを抑制または防止することができる。これにより、ワイヤBWの劣化を抑制または防止できるため、半導体装置の信頼性を向上させることができる。
従って、本実施の形態では、ステップS4(ワイヤボンディング工程)の後で、ステップS6(モールド工程)の前に、ステップS5のアルゴンプラズマ処理APを行うが、そのアルゴンプラズマ処理APの電力量の下限値を0.42Whとし、上限値を、ワイヤBWにおいてパラジウム層5bが導体線5a(銅線)の周囲に層状に残存できなくなる電力量としている。これにより、封止樹脂(封止部MR)の剥離を的確に抑制または防止することができるとともに、ワイヤBWの劣化を抑制または防止できる。従って、半導体装置の信頼性を的確に向上させることができる。
ステップS5では、パラジウム層5bの厚さ全体がエッチングされて導体線5a(銅線)が露出してしまう前に、アルゴンプラズマ処理APを終了するようにし、これが可能となるように、アルゴンプラズマ処理APの電力量を設定する必要がある。すなわち、ステップS5では、パラジウム層5bの厚さの一部がエッチンングされたとしても、パラジウム層5bの厚さの全部はエッチンングされないように、ステップS5のアルゴンプラズマ処理APの電力量を設定する必要がある。
例えば、アルゴンプラズマ処理APを行う前のパラジウム層5bの厚さが、α(単位はnm)であり、アルゴンプラズマ処理APにおいて、高周波電力がα(単位はW)であり、かつ、パラジウム層5bのエッチングレートがα(単位はnm/秒)である場合を仮定する。この場合は、アルゴンプラズマ処理APを行う時間α(単位は秒)は、α/αよりも小さくする(すなわちα<α/α)。これにより、アルゴンプラズマ処理APにおけるパラジウム層5bのエッチング厚さ(すなわちα×α)は、αよりも小さくなるため、アルゴンプラズマ処理APを行った後のパラジウム層5bの厚さはゼロよりも大きくなり、従って、アルゴンプラズマ処理APを終了した段階で、パラジウム層5bは導体線5aの周囲に層状に残存した状態となる。この場合、アルゴンプラズマ処理APの電力量α(単位はWh)は、α=α×α/3600と表されるため、アルゴンプラズマ処理APの電力量α(単位はWh)は、0.42<α<α×α/α/3600が成り立つように設定されることになる。
図23は、めっき層PLの表面分析を行った結果を示すグラフである。図23のグラフの縦軸は、硫酸銀(AgSO)の検出強度に対応している。硫酸銀(AgSO)の検出強度が高いことは、めっき層PLの表面に硫酸銀(AgSO)が生成されていることを示唆している。
なお、図23のグラフでは、サンプル1とサンプル2とサンプル3とサンプル4とについて、めっき層PLの表面分析を行っている。サンプル1は、ステップS1で準備したリードフレームLFにおけるめっき層PLに相当している。サンプル2は、ステップS3(ダイボンディング工程)およびステップS4(ワイヤボンディング工程)を行った後で、かつ、ステップS5のアルゴンプラズマ処理を行う前の段階におけるめっき層PLに相当している。サンプル3とサンプル4は、ステップS3(ダイボンディング工程)およびステップS4(ワイヤボンディング工程)を行った後で、かつ、ステップS5のアルゴンプラズマ処理を行った後の段階(但しモールド工程前)におけるめっき層PLに相当している。なお、サンプル3は、ステップS5のアルゴンプラズマ処理の電力量を1.25Wh(500W×9秒)とし、サンプル4は、ステップS5のアルゴンプラズマ処理の電力量を2.08Wh(500W×15秒)としている。
図23のグラフからも分かるように、サンプル1では、めっき層PLの表面からは、硫酸銀(AgSO)はほとんど検出されないか、検出されてもごく微量であるのに対して、サンプル2では、めっき層PLの表面から、硫酸銀(AgSO)がかなり検出されている。これは、ステップS3(ダイボンディング工程)およびステップS4(ワイヤボンディング工程)を行うことに起因して、サンプル2のめっき層PLの表面に硫酸銀(AgSO)が生成されたためと考えられる。一方、サンプル3とサンプル4では、めっき層PLの表面からの硫酸銀(AgSO)の検出強度は、サンプル1と同程度である。これは、サンプル3とサンプル4では、ステップS5のアルゴンプラズマ処理を行うことにより、めっき層PLの表面から硫酸銀(AgSO)が除去されたためと考えられる。
図23のグラフからも分かるように、本実施の形態とは異なり、ステップS5のアルゴンプラズマ処理を行わなければ、めっき層PLの表面に硫酸銀(AgSO)がかなり存在した状態でモールド工程を行うことになるため、封止樹脂の剥離が懸念される。それに対して、本実施の形態のように、ステップS5のアルゴンプラズマ処理を行うことで、めっき層PLの表面から硫酸銀(AgSO)がほとんど除去された状態でモールド工程を行うことができるため、めっき層PLと封止樹脂との密着性を向上させることができ、封止樹脂の剥離を抑制または防止することができる。
また、本実施の形態では、ステップS5のアルゴンプラズマ処理APを行うが、本実施の形態とは異なり、ステップS5でアルゴンガスを用いずに、酸素ガスを用いて酸素プラズマ処理を行うことも考えられる。しかしながら、酸素プラズマ処理は、有機物からなる汚染物質は除去できるが、無機物からなる汚染物質はほとんど除去することができない。それに対して、アルゴンプラズマ処理では、アルゴンイオンの直進性が高く、アルゴンイオンによる物理的衝撃でめっき層PLの表面の汚染物質を除去することができる。このため、めっき層PLの表面の汚染物質が有機物であっても、無機物であっても、あるいは有機物と無機物との混在であっても、アルゴンプラズマ処理APによって、めっき層PLの表面の汚染物質を的確に除去することができる。このため、本実施の形態では、ステップS5において、プラズマ処理としてアルゴンプラズマ処理APを採用している。
また、ステップS3のワイヤボンディングで用いるワイヤBWにおいて、パラジウム層5bの厚さは、好適には100nm〜200nm程度である。この厚さは、アルゴンプラズマ処理APを行う前の厚さである。このような厚さを採用した場合でも、アルゴンプラズマ処理AP後にパラジウム層5bが導体線5aの周囲に層状に残存するように、アルゴンプラズマ処理APの電力量を設定する。
本発明者の実験によれば、アルゴンプラズマ処理APの高周波電力を500Wとした場合は、パラジウム層5bのエッチングレートは、0.43nm/秒程度であった。この場合、アルゴンプラズマ処理APの時間が230秒程度以下であれば、パラジウム層5bのエッチング厚さは、100nm未満となる。このため、アルゴンプラズマ処理APの電力量が32Wh以下(500W×230秒以下)であれば、パラジウム層5bのエッチング厚さは、100nm未満となる。なお、エッチングレートは、高周波電力に概ね比例し、エッチング厚さは高周波電力の電力量に概ね比例している。
このため、ステップS3のワイヤボンディングで用いるワイヤBWにおいて、パラジウム層5bの厚さを100nm〜200nm程度とした場合には、アルゴンプラズマ処理APの電力量は、0.42Wh以上でかつ32Wh以下とすることが好ましい。これにより、ステップS3のワイヤボンディングで用いるワイヤBWにおいて、パラジウム層5bの厚さを100nm〜200nm程度とした場合であっても、アルゴンプラズマ処理AP後にパラジウム層5bを導体線5a(銅線)の周囲に層状に的確に残存させることができる。これにより、ワイヤBWの劣化をより的確に抑制または防止できるため、半導体装置の信頼性をより的確に向上させることができる。また、アルゴンプラズマ処理APの時間が不必要に長くなるのを防ぐことができるため、半導体装置の製造時間を短縮でき、半導体装置のスループットを向上させることができる。
また、ステップS5のアルゴンプラズマ処理APを終了した段階におけるワイヤBWのパラジウム層5bの厚さは、50nm以上であることが好ましい。これにより、製造条件の意図しない変動などによりアルゴンプラズマ処理APにおけるパラジウム層5bのエッチング厚さが多少変動したとしても、ステップS5のアルゴンプラズマ処理APを終了した段階で、パラジウム層5bを導体線5a(銅線)の周囲に層状に的確に残存させることができる。これにより、ワイヤBWの劣化をより的確に抑制または防止できるため、半導体装置の信頼性をより的確に向上させることができる。
また、他の形態として、ダイパッドDPの上面DPaにめっき層(好ましくは銀めっき層)が設けられ、そのめっき層上に接合材BDを介して半導体チップCPが搭載されている場合もあり得る。この場合、ダイパッドDPの上面DPaに形成されためっき層の平面寸法や接合材BDの量によっては、ダイパッドDPの上面DPaに形成されためっき層と封止樹脂(封止部MR)とが接した状態になり得る。しかしながら、ステップS5のアルゴンプラズマ処理APを行うことにより、リードLDのインナリード部に形成されためっき層PLの表面だけでなく、ダイパッドDPの上面DPaに形成されためっき層の表面からも、硫酸銀(AgSO)などの汚染物質を除去することができる。これにより、リードLDのインナリード部に形成されためっき層PLと封止樹脂との密着性だけでなく、ダイパッドDPの上面DPaに形成されためっき層と封止樹脂との密着性も向上させることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
5a 導体線
5b パラジウム層
AP アルゴンプラズマ処理
BD,BD1 接合材
BW ワイヤ
CB チャンバ
CP 半導体チップ
DG 高周波電源
DP ダイパッド
DPa 上面
DPb 下面
GS1 ガス供給口
GS2 ガス排気口
HB 被処理物
LD リード
LE 下部電極
LF リードフレーム
MR 封止部
MRa 上面
MRb 下面
MRc1,MRc2,MRc3,MRc4 側面
PD パッド電極
PKG 半導体装置
PL めっき層
PT プラズマ処理装置
TL 吊りリード
UE 上部電極

Claims (13)

  1. (a)第1銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を備えるリードフレームを準備する工程、
    (b)前記リードフレームの前記チップ搭載部上に、接合材を介して半導体チップを搭載する工程、
    (c)前記(b)工程後、前記半導体チップの複数のパッド電極と前記複数のリードとを複数のワイヤを介して電気的に接続する工程、
    (d)前記(c)工程後、前記リードフレームおよび前記半導体チップに対してアルゴンプラズマ処理を施す工程、
    (e)前記(d)工程後、前記半導体チップと前記複数のワイヤと前記チップ搭載部の少なくとも一部と前記複数のリードの少なくとも一部とを封止する封止体を形成する工程、
    を有する半導体装置の製造方法であって、
    前記(c)工程で用いられる前記複数のワイヤのそれぞれは、銅を主成分とする導体線と、前記導体線の周囲を被覆するパラジウム層とを有し、
    前記(c)工程では、前記複数のリードのそれぞれの前記第1銀めっき層に、前記複数のワイヤのそれぞれが接続され、
    前記(d)工程における前記アルゴンプラズマ処理の電力量は、0.42Wh以上であり、
    前記(d)工程の前記アルゴンプラズマ処理を終了した段階で、前記複数のワイヤのそれぞれにおいて、前記パラジウム層は前記導体線の周囲に層状に残存している、半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記(d)工程の前記アルゴンプラズマ処理により、前記第1銀めっき層の表面が清浄化される、半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記(b)工程後で、前記(c)工程前に、前記リードフレームおよび前記半導体チップに対してプラズマ処理は行われない、半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記(d)工程の前記アルゴンプラズマ処理により、前記パラジウム層は、厚さが減少するが消失はしない、半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、
    前記(d)工程の前記アルゴンプラズマ処理により、前記導体線は露出されない、半導体装置の製造方法。
  6. 請求項1記載の半導体装置の製造方法において、
    前記(c)工程における前記パラジウム層の厚さは、100nm〜200nmである、半導体装置の製造方法。
  7. 請求項6記載の半導体装置の製造方法において、
    前記(d)工程における前記アルゴンプラズマ処理の電力量は、32Wh以下である、半導体装置の製造方法。
  8. 請求項1記載の半導体装置の製造方法において、
    前記(d)工程の前記アルゴンプラズマ処理を終了した段階における前記パラジウム層の厚さは、50nm以上である、半導体装置の製造方法。
  9. 請求項1記載の半導体装置の製造方法において、
    前記リードフレームは、銅を主成分とする金属材料からなる、半導体装置の製造方法。
  10. 請求項1記載の半導体装置の製造方法において、
    前記(a)工程で準備された前記リードフレームの前記チップ搭載部の主面には、第2銀めっき層が形成されており、
    前記(b)工程では、前記リードフレームの前記チップ搭載部の前記主面の前記第2銀めっき層上に、前記接合材を介して前記半導体チップを搭載する、半導体装置の製造方法。
  11. (a)第1銀めっき層が形成された表面をそれぞれ有する複数のリードと、チップ搭載部と、を備えるリードフレームを準備する工程、
    (b)前記リードフレームの前記チップ搭載部上に、接合材を介して半導体チップを搭載する工程、
    (c)前記(b)工程後、前記半導体チップの複数のパッド電極と前記複数のリードとを複数のワイヤを介して電気的に接続する工程、
    (d)前記(c)工程後、前記リードフレームおよび前記半導体チップに対してアルゴンプラズマ処理を施す工程、
    (e)前記(d)工程後、前記半導体チップと前記複数のワイヤと前記チップ搭載部の少なくとも一部と前記複数のリードの少なくとも一部とを封止する封止体を形成する工程、
    を有する半導体装置の製造方法であって、
    前記(c)工程で用いられる前記複数のワイヤのそれぞれは、銅を主成分とする導体線と、前記導体線の周囲を被覆するパラジウム層とを有し、
    前記(c)工程では、前記複数のリードのそれぞれの前記第1銀めっき層に、前記複数のワイヤのそれぞれが接続され、
    前記(c)工程における前記パラジウム層の厚さは、100nm〜200nmであり、
    前記(d)工程における前記アルゴンプラズマ処理の電力量は、0.42Wh〜32Whである、半導体装置の製造方法。
  12. 請求項11記載の半導体装置の製造方法において、
    前記(d)工程の前記アルゴンプラズマ処理を終了した段階で、前記複数のワイヤのそれぞれにおいて、前記パラジウム層は前記導体線の周囲に層状に残存している、半導体装置の製造方法。
  13. 請求項11記載の半導体装置の製造方法において、
    前記(d)工程の前記アルゴンプラズマ処理を終了した段階における前記パラジウム層の厚さは、50nm以上である、半導体装置の製造方法。
JP2018123337A 2018-06-28 2018-06-28 半導体装置の製造方法 Pending JP2020004857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018123337A JP2020004857A (ja) 2018-06-28 2018-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018123337A JP2020004857A (ja) 2018-06-28 2018-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020004857A true JP2020004857A (ja) 2020-01-09

Family

ID=69100539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018123337A Pending JP2020004857A (ja) 2018-06-28 2018-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2020004857A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112251A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021112241A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
US11705344B2 (en) 2020-09-03 2023-07-18 Renesas Electronics Corporation Method of manufacturing a resin-sealed semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112251A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021112241A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
US11705344B2 (en) 2020-09-03 2023-07-18 Renesas Electronics Corporation Method of manufacturing a resin-sealed semiconductor device

Similar Documents

Publication Publication Date Title
KR100720607B1 (ko) 반도체장치
JP5689462B2 (ja) 半導体装置およびその製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US10522446B2 (en) Semiconductor device and manufacturing method of the same
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
TW200416969A (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP2014154785A (ja) 樹脂封止型半導体装置およびその製造方法
JP2020004857A (ja) 半導体装置の製造方法
TW201423917A (zh) 樹脂密封型半導體裝置及其製造方法
US9972598B2 (en) Method of manufacturing semiconductor device
JP2023030046A (ja) 半導体装置およびその製造方法
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JPH07211852A (ja) リードフレーム、それを用いた半導体装置及びその製造装置
US11031254B2 (en) Method for manufacturing a semiconductor device
JP7494107B2 (ja) リードフレーム、リードフレームの製造方法及び半導体装置
JP3618316B2 (ja) 半導体装置の製造方法
JP3671879B2 (ja) 電子部品製造方法および電子部品
JP2002368165A (ja) 樹脂封止型半導体装置
JP2012182392A (ja) 半導体装置の製造方法
JP2003318346A (ja) 樹脂封止型半導体装置およびその製造方法
JP2010056325A (ja) 半導体装置およびその製造方法
JP2004200532A (ja) 半導体装置およびその製造方法
JP2003324177A (ja) リードフレームの製造方法および半導体装置
JP2907811B1 (ja) 半導体発光素子の実装方法および実装体
JP5125702B2 (ja) 電子装置の製造方法