JP3405259B2 - 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 - Google Patents
突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法Info
- Publication number
- JP3405259B2 JP3405259B2 JP07270199A JP7270199A JP3405259B2 JP 3405259 B2 JP3405259 B2 JP 3405259B2 JP 07270199 A JP07270199 A JP 07270199A JP 7270199 A JP7270199 A JP 7270199A JP 3405259 B2 JP3405259 B2 JP 3405259B2
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- forming
- substrate
- holes
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Description
【０００１】
【発明の属する技術分野】この発明は突起電極の形成方
法及び突起電極を備えたフィルム基板の製造方法並びに
突起電極を備えた半導体装置の製造方法に関する。
法及び突起電極を備えたフィルム基板の製造方法並びに
突起電極を備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】例えばＢＧＡ(ball grid array)と呼ば
れる半導体装置では、ＬＳＩ等からなる半導体チップを
中間基板(インターポーザ)上に搭載し、中間基板の下面
に半田ボール（突起電極）をマトリクス状に配置してい
る。図１７は従来のこのような半導体装置の一例の断面
図を示したものである。この半導体装置における中間基
板１は、半導体チップ６の平面サイズよりもやや大きめ
のフィルム基板からなっている。中間基板１の上面周辺
部には、半導体チップ６の下面周辺部に設けられたバン
プ電極７に対応して、第１の接続パッド２が設けられて
いる。中間基板１の上面の各所定の箇所には第２の接続
パッド３がマトリクス状に設けられている。第１の接続
パッド２と第２の接続パッド３とは、中間基板１の上面
に適宜に設けられた引き回し線（図示せず）を介して接
続されている。第２の接続パッド３の中央部に対応する
部分における中間基板１には円孔４が設けられている。
円孔４内及び円孔４下には半田ボール５が第２の接続パ
ッド３に接続されて設けられている。そして、半導体チ
ップ６は、バンプ電極７が第１の接続パッド２に接合さ
れていることにより、中間基板１上に搭載されている。
また、半導体チップ６を含む中間基板１の上面には樹脂
封止膜８が設けられている。
れる半導体装置では、ＬＳＩ等からなる半導体チップを
中間基板(インターポーザ)上に搭載し、中間基板の下面
に半田ボール（突起電極）をマトリクス状に配置してい
る。図１７は従来のこのような半導体装置の一例の断面
図を示したものである。この半導体装置における中間基
板１は、半導体チップ６の平面サイズよりもやや大きめ
のフィルム基板からなっている。中間基板１の上面周辺
部には、半導体チップ６の下面周辺部に設けられたバン
プ電極７に対応して、第１の接続パッド２が設けられて
いる。中間基板１の上面の各所定の箇所には第２の接続
パッド３がマトリクス状に設けられている。第１の接続
パッド２と第２の接続パッド３とは、中間基板１の上面
に適宜に設けられた引き回し線（図示せず）を介して接
続されている。第２の接続パッド３の中央部に対応する
部分における中間基板１には円孔４が設けられている。
円孔４内及び円孔４下には半田ボール５が第２の接続パ
ッド３に接続されて設けられている。そして、半導体チ
ップ６は、バンプ電極７が第１の接続パッド２に接合さ
れていることにより、中間基板１上に搭載されている。
また、半導体チップ６を含む中間基板１の上面には樹脂
封止膜８が設けられている。
【０００３】
【発明が解決しようとする課題】ところで、従来のこの
ような半導体装置において、中間基板１に半田ボール５
を形成するために、中間基板１にマトリクス状に設けら
れた各円孔４にそれぞれ半田ボールを配置する場合、円
孔４の配列に応じた構造のフラックス塗布または転写用
治具及び半田ボール吸着用治具を用いているが、円孔４
の配列が変わると、それに応じたフラックス塗布または
転写用治具及び半田ボール吸着用治具が必要になるとい
う問題があった。また、半田ボールを配置する際に、１
つでも欠落していると不良品となるので、半田ボール５
がすべて形成されているか否かの検査を行う必要がある
という問題があった。なお、スクリーン印刷により、円
孔４の部分に半田ペーストを塗布し、加熱処理により半
田ボールを形成する方法も知られているが、この場合
も、円孔４の配列が変わると、それに応じた印刷マスク
が必要になるという問題があった。また、半田ペースト
の塗布量がどちらかといえば少なく、このため半田ボー
ルの高さをある程度以上に高くすることはできないとい
う問題があった。この発明の課題は、基板に半田等から
なる突起電極を専用の補助具を用いることなく、且つ、
ある程度の高さを有して確実に形成することである。
ような半導体装置において、中間基板１に半田ボール５
を形成するために、中間基板１にマトリクス状に設けら
れた各円孔４にそれぞれ半田ボールを配置する場合、円
孔４の配列に応じた構造のフラックス塗布または転写用
治具及び半田ボール吸着用治具を用いているが、円孔４
の配列が変わると、それに応じたフラックス塗布または
転写用治具及び半田ボール吸着用治具が必要になるとい
う問題があった。また、半田ボールを配置する際に、１
つでも欠落していると不良品となるので、半田ボール５
がすべて形成されているか否かの検査を行う必要がある
という問題があった。なお、スクリーン印刷により、円
孔４の部分に半田ペーストを塗布し、加熱処理により半
田ボールを形成する方法も知られているが、この場合
も、円孔４の配列が変わると、それに応じた印刷マスク
が必要になるという問題があった。また、半田ペースト
の塗布量がどちらかといえば少なく、このため半田ボー
ルの高さをある程度以上に高くすることはできないとい
う問題があった。この発明の課題は、基板に半田等から
なる突起電極を専用の補助具を用いることなく、且つ、
ある程度の高さを有して確実に形成することである。
【０００４】
【課題を解決するための手段】請求項１記載の発明に係
る突起電極の形成方法は、基板の一の面に接続パッドを
形成する工程と、前記基板の前記接続パッドに対応する
部分と該基板の他の面に設けられた補助基板の前記接続
パッドに対応する部分とに孔を一括して形成する工程
と、前記両基板の孔内に導電性ペーストを充填し、加熱
処理により前記導電性ペーストの残存物によって前記両
基板の孔内に柱状電極を形成する工程と、前記柱状電極
を形成した後に前記補助基板を剥離する工程とを具備し
たものである。請求項７記載の発明に係る突起電極を備
えたフィルム基板の製造方法は、フィルム基板の一の面
に接続パッドを形成する工程と、前記フィルム基板の前
記接続パッドに対応する部分と該フィルム基板の他の面
に設けられた補助フィルム基板の前記接続パッドに対応
する部分とに孔を一括して形成する工程と、前記両フィ
ルム基板の孔内に導電性ペーストを充填し、加熱処理に
より前記導電性ペーストの残存物によって前記両フィル
ム基板の孔内に柱状電極を形成する工程と、前記柱状電
極を形成した後に前記補助フィルム基板を剥離する工程
とを具備したものである。請求項１３記載の発明に係る
突起電極を備えた半導体装置の製造方法は、フィルム基
板の一の面に設けられた導電層によって第１の接続パッ
ド、第２の接続パッド及びその間の引き回し線を形成す
る工程と、前記フィルム基板及び該フィルム基板の他の
面に設けられた補助フィルム基板の前記第２の接続パッ
ドに対応する部分に、それぞれ小孔及び大孔を形成する
工程と、前記フィルム基板の一の面上に半導体チップを
前記第１の接続パッドに接続させて搭載する工程と、前
記両フィルム基板の孔内に導電性ペーストを充填し、加
熱処理により前記導電性ペーストの残存物によって前記
両フィルム基板の孔内に柱状電極を形成する工程と、前
記柱状電極を形成した後に前記補助フィルム基板を剥離
する工程とを具備したものである。以上の発明によれ
ば、両基板の孔内に充填された導電性ペースト（半田ペ
ースト）の残存物（半田）によって柱状電極を形成した
後に、補助基板を剥離すると、補助基板の孔内に形成さ
れた柱状電極が基板から突出することになるので、基板
に半田等からなる柱状電極（突起電極）をある程度の高
さを有して形成することができる。この場合、両基板の
孔内への導電性ペーストの充填を補助基板を印刷マスク
としたスクリーン印刷により行うと、専用の印刷マスク
を用いることなく、基板に半田等からなる柱状電極（突
起電極）を確実に形成することができる。
る突起電極の形成方法は、基板の一の面に接続パッドを
形成する工程と、前記基板の前記接続パッドに対応する
部分と該基板の他の面に設けられた補助基板の前記接続
パッドに対応する部分とに孔を一括して形成する工程
と、前記両基板の孔内に導電性ペーストを充填し、加熱
処理により前記導電性ペーストの残存物によって前記両
基板の孔内に柱状電極を形成する工程と、前記柱状電極
を形成した後に前記補助基板を剥離する工程とを具備し
たものである。請求項７記載の発明に係る突起電極を備
えたフィルム基板の製造方法は、フィルム基板の一の面
に接続パッドを形成する工程と、前記フィルム基板の前
記接続パッドに対応する部分と該フィルム基板の他の面
に設けられた補助フィルム基板の前記接続パッドに対応
する部分とに孔を一括して形成する工程と、前記両フィ
ルム基板の孔内に導電性ペーストを充填し、加熱処理に
より前記導電性ペーストの残存物によって前記両フィル
ム基板の孔内に柱状電極を形成する工程と、前記柱状電
極を形成した後に前記補助フィルム基板を剥離する工程
とを具備したものである。請求項１３記載の発明に係る
突起電極を備えた半導体装置の製造方法は、フィルム基
板の一の面に設けられた導電層によって第１の接続パッ
ド、第２の接続パッド及びその間の引き回し線を形成す
る工程と、前記フィルム基板及び該フィルム基板の他の
面に設けられた補助フィルム基板の前記第２の接続パッ
ドに対応する部分に、それぞれ小孔及び大孔を形成する
工程と、前記フィルム基板の一の面上に半導体チップを
前記第１の接続パッドに接続させて搭載する工程と、前
記両フィルム基板の孔内に導電性ペーストを充填し、加
熱処理により前記導電性ペーストの残存物によって前記
両フィルム基板の孔内に柱状電極を形成する工程と、前
記柱状電極を形成した後に前記補助フィルム基板を剥離
する工程とを具備したものである。以上の発明によれ
ば、両基板の孔内に充填された導電性ペースト（半田ペ
ースト）の残存物（半田）によって柱状電極を形成した
後に、補助基板を剥離すると、補助基板の孔内に形成さ
れた柱状電極が基板から突出することになるので、基板
に半田等からなる柱状電極（突起電極）をある程度の高
さを有して形成することができる。この場合、両基板の
孔内への導電性ペーストの充填を補助基板を印刷マスク
としたスクリーン印刷により行うと、専用の印刷マスク
を用いることなく、基板に半田等からなる柱状電極（突
起電極）を確実に形成することができる。
【０００５】
【発明の実施の形態】図１〜図９はそれぞれこの発明の
一実施形態における半導体装置の各製造工程を示したも
のである。そこで、これらの図を順に参照して、この実
施形態における半導体装置の製造方法について説明す
る。まず、図１に示すように、中間基板形成用のポリイ
ミドからなるフィルム基板１１の上面に銅箔（導電層）
１２を直接（または接着剤を介して）ラミネートし、フ
ィルム基板１１の下面にポリイミド、ＰＥＳ（ポリエー
テルサルホン）、ＰＥＩ（ポリエーテルイミド）、ＰＥ
Ｔ（ポリエチレンテレフタレート）等からなる補助フィ
ルム基板１３を粘着剤（図示せず）を介してラミネート
したものを用意する。
一実施形態における半導体装置の各製造工程を示したも
のである。そこで、これらの図を順に参照して、この実
施形態における半導体装置の製造方法について説明す
る。まず、図１に示すように、中間基板形成用のポリイ
ミドからなるフィルム基板１１の上面に銅箔（導電層）
１２を直接（または接着剤を介して）ラミネートし、フ
ィルム基板１１の下面にポリイミド、ＰＥＳ（ポリエー
テルサルホン）、ＰＥＩ（ポリエーテルイミド）、ＰＥ
Ｔ（ポリエチレンテレフタレート）等からなる補助フィ
ルム基板１３を粘着剤（図示せず）を介してラミネート
したものを用意する。
【０００６】この場合、両フィルム基板１１、１３及び
銅箔１２は長尺なものからなり、ロールツウロールで搬
送されるようになっている。また、一例として、フィル
ム基板１１の厚さは２５〜７５μｍ程度であり、銅箔１
２の厚さは８〜１８μｍ程度であり、補助フィルム基板
１３の厚さは２５〜５００μｍ程度である。なお、補助
フィルム基板１３は幾つかの役目を有し、その１つはフ
ィルム基板１１を補強して製造工程中の搬送を確実とす
ることである。
銅箔１２は長尺なものからなり、ロールツウロールで搬
送されるようになっている。また、一例として、フィル
ム基板１１の厚さは２５〜７５μｍ程度であり、銅箔１
２の厚さは８〜１８μｍ程度であり、補助フィルム基板
１３の厚さは２５〜５００μｍ程度である。なお、補助
フィルム基板１３は幾つかの役目を有し、その１つはフ
ィルム基板１１を補強して製造工程中の搬送を確実とす
ることである。
【０００７】次に、図示していないが、通常の金型を用
いたパンチングにより、両フィルム基板１１、１３及び
銅箔１２の幅方向両側にスプロケットホールを形成す
る。次に、図２に示すように、通常のフォトリソグラフ
ィ法により、銅箔１２をパターニングして、第１の接続
パッド１４、第２の接続パッド１５及びその間の引き回
し線（図示せず）を形成する。次に、図３に示すよう
に、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等の
レーザを照射することにより、第２の接続パッド１５の
中央部に対応する部分における両フィルム基板１１、１
３に円孔１６を形成する。次に、レーザ加工によって発
生したスミアをデスミア等の処理（過マンガン酸液やプ
ラズマ等によるエッチング）により除去する。次に、図
示していないが、第１の接続パッド１４、第２の接続パ
ッド１５及びその間の引き回し線の表面にＡｕ／Ｎｉや
Ｓｕ等からなるメッキ層を形成する。
いたパンチングにより、両フィルム基板１１、１３及び
銅箔１２の幅方向両側にスプロケットホールを形成す
る。次に、図２に示すように、通常のフォトリソグラフ
ィ法により、銅箔１２をパターニングして、第１の接続
パッド１４、第２の接続パッド１５及びその間の引き回
し線（図示せず）を形成する。次に、図３に示すよう
に、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等の
レーザを照射することにより、第２の接続パッド１５の
中央部に対応する部分における両フィルム基板１１、１
３に円孔１６を形成する。次に、レーザ加工によって発
生したスミアをデスミア等の処理（過マンガン酸液やプ
ラズマ等によるエッチング）により除去する。次に、図
示していないが、第１の接続パッド１４、第２の接続パ
ッド１５及びその間の引き回し線の表面にＡｕ／Ｎｉや
Ｓｕ等からなるメッキ層を形成する。
【０００８】次に、図４に示すように、ＬＳＩ等からな
る半導体チップ２１の下面周辺部に設けられたバンプ電
極２２を第１の接続パッド１４に接合することにより、
半導体チップ２１をフィルム基板１１上にフェイスダウ
ン方式により搭載する。次に、図５に示すように、スク
リーン印刷等により、半導体チップ２１を含むフィルム
基板１１の上面においてスプロケットホール形成部を除
く部分にエポキシ系樹脂からなる樹脂封止膜２３を形成
する。
る半導体チップ２１の下面周辺部に設けられたバンプ電
極２２を第１の接続パッド１４に接合することにより、
半導体チップ２１をフィルム基板１１上にフェイスダウ
ン方式により搭載する。次に、図５に示すように、スク
リーン印刷等により、半導体チップ２１を含むフィルム
基板１１の上面においてスプロケットホール形成部を除
く部分にエポキシ系樹脂からなる樹脂封止膜２３を形成
する。
【０００９】次に、図６に示すように、全体の上下を反
転して、印刷マスクを用いないスクリーン印刷により、
すなわち補助フィルム基板１３を印刷マスクとしたスク
リーン印刷により、両フィルム基板１１、１３の円孔１
６内に半田ペースト２４を充填する。この場合、フィル
ム基板１１の円孔１６内のみでなく、補助フィルム基板
１３の円孔１６内にも半田ペースト２４を充填している
ので、半田ペースト２４の充填量を十分とすることがで
きる。したがって、スクリーン印刷により半田ペースト
２４を塗布しても、その塗布量を十分とすることができ
る。
転して、印刷マスクを用いないスクリーン印刷により、
すなわち補助フィルム基板１３を印刷マスクとしたスク
リーン印刷により、両フィルム基板１１、１３の円孔１
６内に半田ペースト２４を充填する。この場合、フィル
ム基板１１の円孔１６内のみでなく、補助フィルム基板
１３の円孔１６内にも半田ペースト２４を充填している
ので、半田ペースト２４の充填量を十分とすることがで
きる。したがって、スクリーン印刷により半田ペースト
２４を塗布しても、その塗布量を十分とすることができ
る。
【００１０】次に、加熱処理により、半田ペースト２４
中の溶剤等の有機系材料を蒸発させる。すると、図７に
示すように、両フィルム基板１１、１３の円孔１６内に
半田ペースト２４の残存物（半田）からなる柱状電極
（突起電極）２５が形成される。この場合、柱状電極２
５の頭部は表面張力により丸まることによりほぼ半球状
となる。また、柱状電極２５の高さは、半田ペースト２
４の塗布量（充填量）が十分であるので、ある程度の高
さとすることができ、しかも補助フィルム基板１３の厚
さを変えることにより、調整することができる。次に、
補助フィルム基板１３を図示しない粘着剤と共に剥離す
ると、図８に示すようになる。この状態では、柱状電極
２５はフィルム基板１１から突出されている。次に、切
断工程を経ると、すなわちフィルム基板１１及び樹脂封
止膜２３を適宜に切断すると、図９に示すような半導体
装置が複数個得られる。
中の溶剤等の有機系材料を蒸発させる。すると、図７に
示すように、両フィルム基板１１、１３の円孔１６内に
半田ペースト２４の残存物（半田）からなる柱状電極
（突起電極）２５が形成される。この場合、柱状電極２
５の頭部は表面張力により丸まることによりほぼ半球状
となる。また、柱状電極２５の高さは、半田ペースト２
４の塗布量（充填量）が十分であるので、ある程度の高
さとすることができ、しかも補助フィルム基板１３の厚
さを変えることにより、調整することができる。次に、
補助フィルム基板１３を図示しない粘着剤と共に剥離す
ると、図８に示すようになる。この状態では、柱状電極
２５はフィルム基板１１から突出されている。次に、切
断工程を経ると、すなわちフィルム基板１１及び樹脂封
止膜２３を適宜に切断すると、図９に示すような半導体
装置が複数個得られる。
【００１１】ところで、この半導体装置の製造方法で
は、両フィルム基板１１、１３の円孔１６内への半田ペ
ースト１４の充填をスクリーン印刷により行っているの
で、すべての孔１６内に半田ペースト２４を確実に充填
することができる。したがって、フィルム基板１１に半
田からなる柱状電極２５を確実に形成することができ、
ひいては柱状電極２５がすべて形成されているか否かの
検査を省略することが可能となる。
は、両フィルム基板１１、１３の円孔１６内への半田ペ
ースト１４の充填をスクリーン印刷により行っているの
で、すべての孔１６内に半田ペースト２４を確実に充填
することができる。したがって、フィルム基板１１に半
田からなる柱状電極２５を確実に形成することができ、
ひいては柱状電極２５がすべて形成されているか否かの
検査を省略することが可能となる。
【００１２】なお、図８に示す製造工程後に、加熱処理
を施して、図１０に示すように、フィルム基板１１から
突出されている柱状の半田によって半田ボール（突起電
極）２６を形成するようにしてもよい。
を施して、図１０に示すように、フィルム基板１１から
突出されている柱状の半田によって半田ボール（突起電
極）２６を形成するようにしてもよい。
【００１３】また、上記実施形態では、図３に示す製造
工程において、レーザの照射により、両フィルム基板１
１、１３に円孔１６を形成する場合について説明した
が、これに限定されるものではない。例えば、まず図１
１に示すように、フィルム基板１１の上面に接着剤３１
を設け、フィルム基板１１の下面に補助フィルム基板１
３を粘着剤３２を介してラミネートしたものを用意す
る。次に、図１２に示すように、パンチングにより、両
フィルム基板１１、１３、接着剤３１及び粘着剤３２に
円孔１６を形成する。次に、図１３に示すように、フィ
ルム基板１１の上面に接着剤３１を介して銅箔（導電
層）１２をラミネートする。次に、図１４に示すよう
に、銅箔１２をパターニングして、第１の接続パッド１
４、第２の接続パッド１５及びその間の引き回し線（図
示せず）を形成する。以下は、図４に示す半導体チップ
搭載工程以降となるので、その説明を省略する。
工程において、レーザの照射により、両フィルム基板１
１、１３に円孔１６を形成する場合について説明した
が、これに限定されるものではない。例えば、まず図１
１に示すように、フィルム基板１１の上面に接着剤３１
を設け、フィルム基板１１の下面に補助フィルム基板１
３を粘着剤３２を介してラミネートしたものを用意す
る。次に、図１２に示すように、パンチングにより、両
フィルム基板１１、１３、接着剤３１及び粘着剤３２に
円孔１６を形成する。次に、図１３に示すように、フィ
ルム基板１１の上面に接着剤３１を介して銅箔（導電
層）１２をラミネートする。次に、図１４に示すよう
に、銅箔１２をパターニングして、第１の接続パッド１
４、第２の接続パッド１５及びその間の引き回し線（図
示せず）を形成する。以下は、図４に示す半導体チップ
搭載工程以降となるので、その説明を省略する。
【００１４】また、上記実施形態では、図６に示す製造
工程において、スクリーン印刷により、両フィルム基板
１１、１３の円孔１６内に半田ペースト２４を充填する
場合について説明したが、これに限定されるものではな
い。例えば、図１５に示すように、ライン状の射出ノズ
ル４１を用いて、両フィルム基板１１、１３の円孔１６
内に半田ペースト２４を充填するようにしてもよい。こ
の場合、射出ノズル４１から半田ペースト２４を圧力を
加えて射出することになるので、両フィルム基板１１、
１３の円孔１６内に半田ペースト２４を高密度に充填す
ることができる。なお、射出ノズル４１の先端部にはゴ
ム部材４２が設けられている。
工程において、スクリーン印刷により、両フィルム基板
１１、１３の円孔１６内に半田ペースト２４を充填する
場合について説明したが、これに限定されるものではな
い。例えば、図１５に示すように、ライン状の射出ノズ
ル４１を用いて、両フィルム基板１１、１３の円孔１６
内に半田ペースト２４を充填するようにしてもよい。こ
の場合、射出ノズル４１から半田ペースト２４を圧力を
加えて射出することになるので、両フィルム基板１１、
１３の円孔１６内に半田ペースト２４を高密度に充填す
ることができる。なお、射出ノズル４１の先端部にはゴ
ム部材４２が設けられている。
【００１５】また、上記実施形態では、図３に示す製造
工程において、レーザを照射することにより、両フィル
ム基板１１、１３に同じ孔径の円孔１６を形成する場合
について説明したが、これに限定されるものではない。
例えば、図１６に示すように、エッチレート制御が可能
であるエキシマレーザやＹＡＧレーザ等のレーザの照射
により、補助フィルム基板１３に大径の円孔１６ａを形
成し、次いでレーザの加工寸法を小さくして、フィルム
基板１１に小径の円孔１６ｂを形成するようにしてもよ
い。このようにした場合には、補助フィルム基板１３の
厚さを比較的薄くしても、例えば図１０に示す半田ボー
ル２６の高さをある程度高くすることができる。
工程において、レーザを照射することにより、両フィル
ム基板１１、１３に同じ孔径の円孔１６を形成する場合
について説明したが、これに限定されるものではない。
例えば、図１６に示すように、エッチレート制御が可能
であるエキシマレーザやＹＡＧレーザ等のレーザの照射
により、補助フィルム基板１３に大径の円孔１６ａを形
成し、次いでレーザの加工寸法を小さくして、フィルム
基板１１に小径の円孔１６ｂを形成するようにしてもよ
い。このようにした場合には、補助フィルム基板１３の
厚さを比較的薄くしても、例えば図１０に示す半田ボー
ル２６の高さをある程度高くすることができる。
【００１６】さらに、上記実施形態では、両フィルム基
板１１、１３の円孔１６内に半田ペースト２４を充填す
る場合について説明したが、これに限らず、Ｓｕ／Ｚｎ
／Ｃｕ、Ｓｕ／Ｚｎ、Ｓｕ／Ａｇ／Ｃｕ、Ｓｕ／Ａｇ／
Ｃｕ／Ｂｉ等の鉛を含まない導電性ペーストを充填する
ようにしてもよい。加えて、上記実施形態では、半導体
チップをフェイスダウン方式により搭載する場合につい
て説明したが、これに限らず、ワイヤボンディング方式
等のフェイスアップ方式により搭載するようにしてもよ
い。
板１１、１３の円孔１６内に半田ペースト２４を充填す
る場合について説明したが、これに限らず、Ｓｕ／Ｚｎ
／Ｃｕ、Ｓｕ／Ｚｎ、Ｓｕ／Ａｇ／Ｃｕ、Ｓｕ／Ａｇ／
Ｃｕ／Ｂｉ等の鉛を含まない導電性ペーストを充填する
ようにしてもよい。加えて、上記実施形態では、半導体
チップをフェイスダウン方式により搭載する場合につい
て説明したが、これに限らず、ワイヤボンディング方式
等のフェイスアップ方式により搭載するようにしてもよ
い。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、両基板の孔内に充填された導電性ペースト（半田ペ
ースト）の残存物（半田）によって柱状電極を形成した
後に、補助基板を剥離すると、補助基板の孔内に形成さ
れた柱状電極が基板から突出することになるので、基板
に半田等からなる柱状電極（突起電極）をある程度の高
さを有して形成することができる。この場合、両基板の
孔内への導電性ペーストの充填を補助基板を印刷マスク
としたスクリーン印刷により行うと、専用の印刷マスク
を用いることなく、基板に半田等からなる柱状電極（突
起電極）を確実に形成することができる。
ば、両基板の孔内に充填された導電性ペースト（半田ペ
ースト）の残存物（半田）によって柱状電極を形成した
後に、補助基板を剥離すると、補助基板の孔内に形成さ
れた柱状電極が基板から突出することになるので、基板
に半田等からなる柱状電極（突起電極）をある程度の高
さを有して形成することができる。この場合、両基板の
孔内への導電性ペーストの充填を補助基板を印刷マスク
としたスクリーン印刷により行うと、専用の印刷マスク
を用いることなく、基板に半田等からなる柱状電極（突
起電極）を確実に形成することができる。
【図１】この発明の一実施形態における半導体装置の製
造に際し、当初用意したものの断面図。
造に際し、当初用意したものの断面図。
【図２】図１に続く製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の断面図。
【図７】図６に続く製造工程の断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】柱状電極の他の例を説明するために示す断面
図。
図。
【図１１】この発明の他の実施形態における半導体装置
の製造に際し、当初用意したものの断面図。
の製造に際し、当初用意したものの断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】両フィルム基板の円孔内への半田ペーストの
充填の他の例を説明するために示す断面図。
充填の他の例を説明するために示す断面図。
【図１６】両フィルム基板に形成する円孔の他の例を説
明するために示す断面図。
明するために示す断面図。
【図１７】従来の半導体装置の一例の断面図。
１１ フィルム基板
１２ 銅箔
１３ 補助フィルム基板
１４ 第１の接続パッド
１５ 第２の接続パッド
１６ 円孔
２１ 半導体チップ
２２ バンプ電極
２３ 樹脂封止膜
２４ 半田ベースト
２５ 柱状電極
２６ 半田ボール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 倉嶋 功
東京都青梅市今井３丁目10番地６ カシ
オ計算機株式会社青梅事業所内
(56)参考文献 特開 平10−200006（ＪＰ，Ａ)
特開 平11−297890（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 21/60
Claims (19)
- 【請求項１】 基板の一の面に接続パッドを形成する工
程と、前記基板の前記接続パッドに対応する部分と該基
板の他の面に設けられた補助基板の前記接続パッドに対
応する部分とに孔を一括して形成する工程と、前記両基
板の孔内に導電性ペーストを充填し、加熱処理により前
記導電性ペーストの残存物によって前記両基板の孔内に
柱状電極を形成する工程と、前記柱状電極を形成した後
に前記補助基板を剥離する工程とを具備することを特徴
とする突起電極の形成方法。 - 【請求項２】 請求項１記載の発明において、前記両基
板に形成される孔は、前記補助基板において大孔であ
り、前記基板において小孔であることを特徴とする突起
電極の形成方法。 - 【請求項３】 請求項１または２記載の発明において、
前記両基板の孔内への前記導電性ペーストの充填は、前
記補助基板を印刷マスクとしたスクリーン印刷により行
うことを特徴とする突起電極の形成方法。 - 【請求項４】 請求項１または２記載の発明において、
前記両基板の孔内への前記導電性ペーストの充填は、ラ
イン状の射出ノズルを用いて行うことを特徴とする突起
電極の形成方法。 - 【請求項５】 請求項１〜４のいずれかに記載の発明に
おいて、前記導電性ペーストは半田ペーストであること
を特徴とする突起電極の形成方法。 - 【請求項６】 請求項５記載の発明において、前記補助
基板を剥離した後に、加熱処理により前記基板から突出
されている前記柱状電極によって半田ボールを形成する
工程をさらに具備することを特徴とする突起電極の形成
方法。 - 【請求項７】 フィルム基板の一の面に接続パッドを形
成する工程と、前記フィルム基板の前記接続パッドに対
応する部分と該フィルム基板の他の面に設けられた補助
フィルム基板の前記接続パッドに対応する部分とに孔を
一括して形成する工程と、前記両フィルム基板の孔内に
導電性ペーストを充填し、加熱処理により前記導電性ペ
ーストの残存物によって前記両フィルム基板の孔内に柱
状電極を形成する工程と、前記柱状電極を形成した後に
前記補助フィルム基板を剥離する工程とを具備すること
を特徴とする突起電極を備えたフィルム基板の製造方
法。 - 【請求項８】 請求項７記載の発明において、前記両フ
ィルム基板に形成される孔は、前記補助フィルム基板に
おいて大孔であり、前記フィルム基板において小孔であ
ることを特徴とする突起電極を備えたフィルム基板の製
造方法。 - 【請求項９】 請求項７または８記載の発明において、
前記両フィルム基板の孔内への前記導電性ペーストの充
填は、前記補助フィルム基板を印刷マスクとしたスクリ
ーン印刷により行うことを特徴とする突起電極を備えた
フィルム基板の製造方法。 - 【請求項１０】 請求項７または８記載の発明におい
て、前記両フィルム基板の孔内への前記導電性ペースト
の充填は、ライン状の射出ノズルを用いて行うことを特
徴とする突起電極を備えたフィルム基板の製造方法。 - 【請求項１１】 請求項７〜１０のいずれかに記載の発
明において、前記導電性ペーストは半田ペーストである
ことを特徴とする突起電極を備えたフィルム基板の製造
方法。 - 【請求項１２】 請求項１１記載の発明において、前記
補助フィルム基板を剥離した後に、加熱処理により前記
フィルム基板から突出されている前記柱状電極によって
半田ボールを形成する工程をさらに具備することを特徴
とする突起電極を備えたフィルム基板の製造方法。 - 【請求項１３】 フィルム基板の一の面に設けられた導
電層によって第１の接続パッド、第２の接続パッド及び
その間の引き回し線を形成する工程と、前記フィルム基
板及び該フィルム基板の他の面に設けられた補助フィル
ム基板の前記第２の接続パッドに対応する部分に、それ
ぞれ小孔及び大孔を形成する工程と、前記フィルム基板
の一の面上に半導体チップを前記第１の接続パッドに接
続させて搭載する工程と、前記両フィルム基板の孔内に
導電性ペーストを充填し、加熱処理により前記導電性ペ
ーストの残存物によって前記両フィルム基板の孔内に柱
状電極を形成する工程と、前記柱状電極を形成した後に
前記補助フィルム基板を剥離する工程とを具備すること
を特徴とする突起電極を備えた半導体装置の製造方法。 - 【請求項１４】 請求項１３記載の発明において、前記
フィルム基板の一の面上に前記半導体チップを搭載した
後に、前記半導体チップを含む前記フィルム基板の一の
面に樹脂封止膜を形成する工程をさらに具備することを
特徴とする突起電極を備えた半導体装置の製造方法。 - 【請求項１５】 請求項１３または１４記載の発明にお
いて、前記両フィルム基板の孔内への前記導電性ペース
トの充填は、前記補助フィルム基板を印刷マスクとした
スクリーン印刷により行うことを特徴とする突起電極を
備えた半導体装置の製造方法。 - 【請求項１６】 請求項１３または１４記載の発明にお
いて、前記両フィルム基板の孔内への前記導電性ペース
トの充填は、ライン状の射出ノズルを用いて行うことを
特徴とする突起電極を備えた半導体装置の製造方法。 - 【請求項１７】 請求項１３〜１６のいずれかに記載の
発明において、前記導電性ペーストは半田ペーストであ
ることを特徴とする突起電極を備えた半導体装置の製造
方法。 - 【請求項１８】 請求項１７記載の発明において、前記
補助フィルム基板を剥離した後に、加熱処理により前記
フィルム基板から突出されている前記柱状電極によって
半田ボールを形成する工程をさらに具備することを特徴
とする突起電極を備えた半導体装置の製造方法。 - 【請求項１９】 請求項１３〜１８のいずれかに記載の
発明において、前記フィルム基板、前記導電層及び前記
補助フィルム基板は長尺なものからなり、最終的には前
記フィルム基板を切断して複数の半導体装置を得ること
を特徴とする突起電極を備えた半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07270199A JP3405259B2 (ja) | 1999-03-17 | 1999-03-17 | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 |
| US09/526,665 US6375064B1 (en) | 1999-03-17 | 2000-03-15 | Method of forming projecting electrodes and method of manufacturing semiconductor device provided with projecting electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07270199A JP3405259B2 (ja) | 1999-03-17 | 1999-03-17 | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269378A JP2000269378A (ja) | 2000-09-29 |
| JP3405259B2 true JP3405259B2 (ja) | 2003-05-12 |
Family
ID=13496940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07270199A Expired - Fee Related JP3405259B2 (ja) | 1999-03-17 | 1999-03-17 | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6375064B1 (ja) |
| JP (1) | JP3405259B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409759B2 (ja) * | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP4635329B2 (ja) * | 2000-12-01 | 2011-02-23 | 凸版印刷株式会社 | 配線回路基板の製造方法 |
| CN1383197A (zh) * | 2001-04-25 | 2002-12-04 | 松下电器产业株式会社 | 半导体装置的制造方法及半导体装置 |
| US20050194665A1 (en) * | 2003-01-21 | 2005-09-08 | Huang Chien P. | Semiconductor package free of substrate and fabrication method thereof |
| TWI235028B (en) * | 2004-04-30 | 2005-06-21 | Via Tech Inc | Pin grid array package carrier and process for mounting passive component thereon |
| US7375288B1 (en) * | 2004-07-30 | 2008-05-20 | Intel Corp. | Apparatuses and methods for improving ball-grid-array solder joint reliability |
| US20070069378A1 (en) * | 2005-04-15 | 2007-03-29 | Chang-Yong Park | Semiconductor module and method of forming a semiconductor module |
| KR20130012470A (ko) * | 2011-07-25 | 2013-02-04 | 삼성전기주식회사 | 범프 형성 방법, 및 상기 범프를 포함하는 기판 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1474190A (en) * | 1973-12-17 | 1977-05-18 | Jones Co Ltd S | Stencils |
| US4706167A (en) * | 1983-11-10 | 1987-11-10 | Telemark Co., Inc. | Circuit wiring disposed on solder mask coating |
| US4572764A (en) * | 1984-12-13 | 1986-02-25 | E. I. Du Pont De Nemours And Company | Preparation of photoformed plastic multistrate by via formation first |
| US4964948A (en) * | 1985-04-16 | 1990-10-23 | Protocad, Inc. | Printed circuit board through hole technique |
| US4756080A (en) * | 1986-01-27 | 1988-07-12 | American Microsystems, Inc. | Metal foil semiconductor interconnection method |
| JPH01289144A (ja) * | 1988-05-16 | 1989-11-21 | Seiko Instr Inc | はんだバンプの製造方法 |
| JP2797542B2 (ja) * | 1989-11-06 | 1998-09-17 | ソニー株式会社 | リードフレームの製造方法 |
| US5244143A (en) * | 1992-04-16 | 1993-09-14 | International Business Machines Corporation | Apparatus and method for injection molding solder and applications thereof |
| US5303647A (en) * | 1992-05-27 | 1994-04-19 | Brother Kogyo Kabushiki Kaisha | Plate for stencil paper printing having a releasable film |
| WO1994024704A1 (en) * | 1993-04-12 | 1994-10-27 | Bolger Justin C | Area bonding conductive adhesive preforms |
| US5492266A (en) * | 1994-08-31 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder deposits on printed circuit board process and product |
| US5493075A (en) * | 1994-09-30 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder formation on printed circuit board process and product |
| US5499756A (en) * | 1995-02-03 | 1996-03-19 | Motorola, Inc. | Method of applying a tacking agent to a printed circuit board |
| US5822856A (en) * | 1996-06-28 | 1998-10-20 | International Business Machines Corporation | Manufacturing circuit board assemblies having filled vias |
| JPH1098257A (ja) * | 1996-09-19 | 1998-04-14 | Ibiden Co Ltd | 半田バンプ形成基板の製造方法 |
-
1999
- 1999-03-17 JP JP07270199A patent/JP3405259B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-15 US US09/526,665 patent/US6375064B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269378A (ja) | 2000-09-29 |
| US6375064B1 (en) | 2002-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915718B2 (en) | Apparatus for flip-chip packaging providing testing capability | |
| JP2009026805A (ja) | 半導体装置及びその製造方法 | |
| JPH0750725B2 (ja) | チップ接続構造体 | |
| US6849955B2 (en) | High density integrated circuit packages and method for the same | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| KR20140029268A (ko) | 반도체 장치의 제조 방법 | |
| JP3405259B2 (ja) | 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法 | |
| TWI433282B (zh) | 半導體裝置及其製造方法 | |
| US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US10755994B2 (en) | Semiconductor package structure and semiconductor substrate | |
| TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| JP2009016378A (ja) | 多層配線板及び多層配線板製造方法 | |
| US10912194B2 (en) | Printed circuit board | |
| US7671477B2 (en) | Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component | |
| US11482502B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2007142128A (ja) | 半導体装置およびその製造方法 | |
| JP2008147367A (ja) | 半導体装置及びその製造方法 | |
| JP2002124527A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JP2004039667A (ja) | スルーホールが形成された半導体素子の製造方法、及び、半導体パッケージの製造方法 | |
| US20050266614A1 (en) | Method of manufacturing semiconductor device and method of manufacturing electronic device | |
| KR100403359B1 (ko) | 반도체패키지의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |