KR20130012470A - 범프 형성 방법, 및 상기 범프를 포함하는 기판 - Google Patents

범프 형성 방법, 및 상기 범프를 포함하는 기판 Download PDF

Info

Publication number
KR20130012470A
KR20130012470A KR1020110073715A KR20110073715A KR20130012470A KR 20130012470 A KR20130012470 A KR 20130012470A KR 1020110073715 A KR1020110073715 A KR 1020110073715A KR 20110073715 A KR20110073715 A KR 20110073715A KR 20130012470 A KR20130012470 A KR 20130012470A
Authority
KR
South Korea
Prior art keywords
bump
solder resist
carrier film
substrate
etching
Prior art date
Application number
KR1020110073715A
Other languages
English (en)
Inventor
최철호
이창보
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110073715A priority Critical patent/KR20130012470A/ko
Priority to US13/487,926 priority patent/US20130026626A1/en
Publication of KR20130012470A publication Critical patent/KR20130012470A/ko
Priority to US14/842,046 priority patent/US20150373856A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Abstract

본 발명은 기판 및 기판에 형성된 전극에 솔더 레지스트를 도포하는 단계, 상기 솔더 레지스트를 레이저 식각 처리하여 범프 형성 개구부를 형성하는 단계, 상기 범프 형성 개구부에 범프 형성 조성물을 프린팅하는 단계, 및 리플로우시키는 단계를 포함하는 범프 형성 방법 및 상기 범프를 포함하는 기판에 관한 것이다.
본 발명의 방법에 따르면, 종래 방법에 비해 범프 형성시 공정수를 단축시킬 수 있을 뿐만 아니라, 90㎛ 이하의 미세한 범프 피치 구현이 가능하다. 또한, 공정수 단축에 따라, 얼라인먼트 횟수 또한 단축시킬 수 있는 효과를 가진다.

Description

범프 형성 방법, 및 상기 범프를 포함하는 기판{Method for preparing bump, and substrate comprising the bump}
본 발명은 범프 형성 방법, 및 상기 범프를 포함하는 기판에 관한 것이다.
기판 제작시 범프(Bump) 제작 방법은 대표적으로 금속 마스크 프린팅(Metal mask printing, MMP) 방법과 블루 스텐실 프린팅(Blue Stencil printing, BSP) 방법이 있다. 이 중에서, 미세한 범프 피치를 구현하는데 있어서 BSP 방식이 MMP 방식보다 더욱 유리한 것으로 알려져 있다. 이는 드라이 필름 레지스트(DFR)의 노광에 의한 범프 볼 입구를 형성시키는 BSP 공법이 일정한 크기의 금속 마스크를 사용하는 MMP 공법보다 스케일 보상(Scale compensation)에 유리하기 때문이다.
BSP 방식으로 구현하는 범프 피치 한계는 약 100㎛ 정도이며, 더욱 피치를 줄이기 위해서는 Cu 포스트(post)와 같은 신공법이 요구된다. 그러나 Cu post는 구현하는데 있어서 공정상의 어려움이 많이 있어 개발하기에 많은 시간이 소요될 수 있다. 공정상의 어려움의 예로서, 솔더 레지스트 표면에 화학동 처리를 하고, 추후 제거해야 하는데 기판의 물리적 불안정성 등이 그것이다.
종래의 범프 제조 방법의 대표적인 예를 다음 도 1에 나타내었으며, DFR을 이용한 BSP 공법이 있다.
도 1을 참조하면, 기판(10)의 외층에 동박(20)이 형성되어 있으며, 상기 동박(20) 위에 솔더 레지스트(SR, 30)가 형성되어 있다. 상기 솔더 레지스트(30)를 선정된 회로 마스크 패턴에 따라 노광, 현상, 건조, 표면처리 공정을 진행하여 선택적으로 동박 패드가 노출되도록 개구한다. 그 다음, 드라이 필름 레지스트(40)을 코팅하여 다시 노광, 현상, 건조 과정을 거쳐 범프 형성을 위한 개구부(41)을 형성시킨다. 또한, BSP 방식으로 솔더 범프(50)를 형성하게 된다. 마지막으로 리플로우 및 드라이 필름을 박리시키면 최종 범프를 제조할 수 있다.
상기 방법의 경우, 솔더 범프(50)를 형성할 위치인 개구부(41)를 정의하기 위하여, 솔더 레지스트를 노광, 현상, 식각하는 공정에 의존하므로, 현상 공정에서 분해능의 한계로 인하여 인접하는 솔더 범프 사이의 거리, 즉 피치를 100 마이크로미터 이하로 미세화하기에 제한이 있다.
또한, 솔더 레지스트를 도포하고 노광, 현상, 건조 과정을 거친 다음, 표면처리를 한 후, 다시 드라이 필름을 도포하고, 상기 노광, 현상, 건조 과정을 반복해야 한다. 따라서, 총 공정은 SR 코팅 → 노광 → 현상 → 건조 → 표면처리 → DFR코팅 → 노광 → 현상 → 건조 → BSP → Reflow → DFR 박리의 총 12 단계를 거쳐야 되므로, 그 공정이 너무 복잡하고 그에 따른 비용 발생도 문제가 된다.
이에 본 발명에서는 기판 제조시 미세한 크기의 범프 피치를 제조하는 데 있어 종래 기술의 문제들을 해결하기 위한 것으로서, 본 발명의 목적은 공정수를 줄여 비교적 간단한 방법으로 미세한 크기의 범프 피치를 제조할 수 있는 방법을 제공하는 데 있다.
또한, 본 발명은 상기 방법을 이용하여 다양한 형태의 범프 피치를 가지는 기판을 제공하는 데도 있다.
본 발명의 과제를 해결하기 위하여 본 발명에 따른 범프 형성 방법은 기판 및 기판에 형성된 전극에 솔더 레지스트를 도포하는 단계, 상기 솔더 레지스트를 레이저 식각 처리하여 범프 개구부를 형성하는 단계, 범프 형성 조성물을 프린팅하는 단계, 및 리플로우 시키는 단계를 포함할 수 있다.
상기 솔더 레지스트는 캐리어 필름을 더 포함할 수 있다.
상기 캐리어 필름은 상기 솔더 레지스트와 열분해 특성이 유사한 재료를 사용하는 것이 바람직하다.
상기 식각은 상기 전극에 형성된 솔더 레지스트를 레이저로 제거하고 범프를 형성할 수 있다.
상기 식각은 기판 상에 도포된 솔더 레지스트와 상기 각 전극의 양 말단에 도포된 솔더 레지스트는 남기고 처리되는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 캐리어 필름은 상기 솔더 레지스트와 동일한 크기로 식각 처리되는 것일 수 있다.
본 발명의 일 실시예에 따르면, 상기 캐리어 필름은 상기 솔더 레지스트보다 큰 크기로 제거되는 것일 수 있다.
상기 범프 형성 조성물은 블루 스텐실 프린팅(BSP) 또는 μ-ball을 이용하는 것일 수 있다.
상기 솔더 레지스트는 열경화성 수지, 광경화성 수지, 및 열경화성 수지와 광경화성 수지의 혼합 수지를 포함할 수 있다.
상기 솔더 레지스트로부터 캐리어 필름의 박리 단계를 더 포함할 수 있다.
상기 캐리어 필름의 박리는 일반 DFR 박리공정을 이용할 수 있다.
또한, 본 발명은 다른 과제를 해결하기 위하여 상기 방법으로 제조된 범프를 포함하는 기판을 제공할 수 있다.
상기 범프는 캐리어 필름과 솔더 레지스트가 동일한 크기로 식각 처리되어 형성되며, 상기 범프는 높이 방향으로 직선 형태를 가지는 것일 수 있다.
상기 범프는 탑(Top) 부분이 더 큰 테이퍼(Taper) 형태일 수도 있다.
상기 범프는 전체 단면의 길이가 동일한 것일 수 있다.
상기 범프는 캐리어 필름이 솔더 레지스트보다 큰 크기로 식각 처리되어 형성되며, 상기 범프는 계단식 구조를 가질 수 있다.
본 발명의 방법에 따르면, 종래 방법에 비해 범프 형성시 공정수를 단축시킬 수 있을 뿐만 아니라, 90㎛ 이하의 미세한 범프 피치 구현이 가능하다. 또한, 공정수 단축에 따라, 얼라인먼트 횟수 또한 단축시킬 수 있는 효과를 가진다.
또한, 레이저 식각 처리를 통해 범프를 형성함에 따라 다양한 레이저 식각을 통하여 원하는 범프 형태를 다양하게 조절할 수 있는 효과가 있다.
도 1은 일반적인 BSP 공정을 이용한 범프 형성 과정의 모식도이고,
도 2는 본 발명의 일 실시예에 따른 범프 형성 과정의 모식도이고,
도 3은 본 발명의 다른 일 실시예에 따른 LDA depth control을 이용한 다양한 범프 형태를 구현하는 일 예를 나타낸 것이다.
이하에서 본 발명을 더욱 상세하게 설명하면 다음과 같다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 종래에 비해 단축된 공정으로 미세한 범프 피치를 형성할 수 있는 범프 피치 형성 방법과, 상기 범프를 포함하는 기판에 관한 것이다.
본 발명에 따른 범프 형성 방법은 다음 도 2에서 구체적으로 나타낸 바와 같다. 구체적으로는, 기판 및 기판에 형성된 전극에 솔더 레지스트를 도포하는 단계, 상기 솔더 레지스트를 레이저 식각 처리하여 범프를 형성하는 단계, 범프 형성 조성물을 프린팅하는 단계, 및 리플로우시키는 단계를 포함할 수 있다.
다음 도 2를 참조하여 상세히 설명하면, 먼저 기판(110) 및 기판(110)에 형성된 전극(120)에 솔더 레지스트(130)를 도포하는 단계이다. 상기 전극(120)은 통상 구리를 일반적으로 사용할 수 있으며, 상기 기판(110)에 일정 간격으로 이격되어 구리 전극들이 형성된다.
상기 솔더 레지스트(130)는 상기 기판(110)과 기판(110)에 형성된 전극(120) 표면을 커버하도록 도포되며, 본 발명에서는 상기 솔더 레지스트(130)의 재료로서 열경화성 수지, 광경화성 수지, 및 열경화성 수지와 광경화성 수지의 혼합 수지를 포함할 수 있으며, 특별히 그 종류에 한정되지 않는다.
또한, 상기 솔더 레지스트를 구성하는 각 구성 성분은 특별히 한정되지 않으며, 일반적인 솔더 레지스트 조성을 사용할 수 있다.
본 발명의 상기 솔더 레지스트(130)에는 캐리어 필름(131)을 더 포함할 수 있다. 즉, 상기 캐리어 필름은 상기 솔더 레지스트와 열분해 특성이 유사한 재료를 사용하여, 레이저 식각시 효율적인 가공이 될 수 있는 역할을 하도록 할 수 있다. 상기 캐리어 필름의 구체적인 재료로는, 폴리이미드, 폴리에틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트-폴리부틸렌테레프탈레이트 공중합체, 액정 폴리머(LCP), 테프론 등의 내열성 폴리머들을 사용할 수 있으나, 이에 한정되는 것은 아니다.
다음 단계는, 상기 전극(120)에 도포된 솔더 레지스트(130)를 레이저로 처리, 제거하여 범프 형성을 위한 개구부(141)를 형성할 수 있다. 본 발명에서는 상기 레이저 처리시 다음 도 2에서와 같이, 기판(110) 상에 도포된 솔더 레지스트(130)와 상기 각 전극(120)의 양 말단에 도포된 솔더 레지스트(130)는 남기고 나머지 부분을 제거시킨다. 즉, 상기 범프 형성을 위한 개구부(141)가 전극(120) 영역 내에 위치하도록 레이저 처리하는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 상기 솔더 레지스트(130)에 캐리어 필름(131)이 포함되어 있는 경우, 상기 캐리어 필름(131)은 상기 솔더 레지스트(130)와 동일한 크기 또는 그 이상의 크기로 레이저 처리될 수 있다.
이 경우, 최종 형성된 범프(150)은 다음 도 2에서와 같이, 상기 범프(150)의 높이 방향으로 직선 형태를 가진다. 그러나, 상기 범프는 아래 위가 일정한 직선 형태를 가지나, 완전 90도가 아닌 각도의 경우도 있을 수 있다. 즉, 탑(Top) 부분이 약간 큰 테이퍼(Taper) 형태일 수도 있다.
이는 종래 방법을 이용하는 경우, 다음 도 1의 범프(50) 형태가 높이 방향으로 직선 형태가 아니라 그 상부가 더 두껍게 형성되어 마치 버섯 형태를 가지는 것과는 상이한 형태이다. 이러한 특징은 본 발명에서 레이저 식각 처리 방법을 이용함에 따른 효과라 할 수 있다. 따라서, 상기 방법에서는 최종 제조된 범프(50)는 전체 단면의 길이가 동일한 것일 수 있다.
본 발명에서 사용하는 레이저로는 CO2 레이저,　Yag 레이저, 및 Excimer 레이저 중에서 선택될 수 있으며, 파장이 짧을수록 미세한 가공을 할 수 있어 바람직하나, 소정의 크기에 따라 적절히 선택하여 사용할 수 있다.
또한, 본 발명의 다른 일 실시예에 따르면, 다음 도 3에서와 같이 캐리어 필름(131)은 솔더 레지스트(130)보다 큰 크기로 제거시킬 수 있다. 이 경우, 최종 형성된 범프(150) 형태는 계단식으로 형성되어 더 안정적인 형태를 가진다.
또한, 캐리어 필름(131)의 개구부 크기가 솔더 레지스트 개구부의 크기보다 상대적으로 큼으로써 후공정인 디스미어의 안정적 진행, 및 캐리어 필름의 안정적 박리 등을 기대할 수 있다.
상기와 같은 안정된 구조의 범프 형태는 레이저 식각 처리를 통하여 상기 범프 형성을 위한 개구부의 깊이를 미세하게 조절함으로써 달성될 수 있다. 본 발명에서는 다음 도 3에서 계단식 구조(서클 부분)만을 예시하였으나, 다양한 형태의 범프 형태를 가질 수 있다.
상기 레이저 식각 처리를 마친 후에는, 디스미어 및 표면처리와 같은 통상의 기판 제조 공정을 거칠 수 있으며, 그 구체 방법과 조건은 통상의 방법을 따를 수 있다.
또한, 본 발명에서 범프(150) 형성을 위한 조성물은 블루 스텐실 프린팅(BSP) 또는 μ-ball을 이용하는 것일 수 있으며, 특별히 한정되지 않고 모두 사용 가능하다.
상기 조성물은 블루 스텐실 프린팅(BSP) 또는 μ-ball을 이용하여 범프(150) 형성을 위한 조성물을 형성하고, 리플로우 공정을 거친다. 리플로우 공정 역시 특별히 한정되지 않고, 통상의 방법을 따른다.
마지막으로, 캐리어 필름을 박리시키는 공정을 거친다. 상기 캐리어 필름의 박리는 일반 DFR 공정에서 사용하는 DFR 박리액(탄산나트륨 또는 수용액)에서 할 수 있다.
본 발명에 따른 방법을 이용하는 경우, 종래 공정에 비해 공정수를 단축시킬 수 있을 뿐만 아니라, 90㎛ 이하의 미세한 범프를 형성할 수 있다.
또한, 종래 방법의 경우, 솔더 레지스트 open vs 구리 전극 패드; 및 드라이 필름 레지스트 vs 솔더 레지스트 open의 2회의 얼라인먼트를 고려해야 하는 번거로움이 있었다.
이에 반해, 본 발명에서는 레이저 식각 처리 open vs 구리 전극 패드의 1회의 얼라인먼트만 고려하면 되므로, 얼라인먼트 고려에 따른 공정 단축이 가능하다.
10, 110 : 기판
20, 120 : 전극
30, 130 : 솔더 레지스트
131 : 캐리어 필름
40 : 드라이 필름 레지스트(DFR)
141 : 범프 형성을 위한 개구부(open)
50, 150 : 범프

Claims (15)

  1. 기판 및 기판에 형성된 전극에 솔더 레지스트를 도포하는 단계,
    상기 솔더 레지스트를 레이저 식각 처리하여 범프 형성 개구부를 형성하는 단계,
    상기 범프 형성 개구부에 범프 형성 조성물을 프린팅하는 단계, 및
    리플로우시키는 단계를 포함하는 범프 형성 방법.
  2. 제1항에 있어서,
    상기 솔더 레지스트는 캐리어 필름을 더 포함하는 범프 형성 방법.
  3. 제2항에 있어서,
    상기 캐리어 필름은 상기 솔더 레지스트와 열분해 특성이 유사한 재료인 범프 형성 방법.
  4. 제1항에 있어서,
    상기 식각 처리는 상기 전극에 형성된 솔더 레지스트를 레이저로 제거하고 범프 형성 개구부를 형성하는 것인 범프 형성 방법.
  5. 제1항에 있어서,
    상기 식각은 기판 상에 도포된 솔더 레지스트와 상기 각 전극의 양 말단에 도포된 솔더 레지스트는 남기고 처리되는 것인 범프 형성 방법.
  6. 제2항에 있어서,
    상기 캐리어 필름은 상기 솔더 레지스트와 동일한 크기로 식각 처리되는 것인 범프 형성 방법.
  7. 제2항에 있어서,
    상기 캐리어 필름은 상기 솔더 레지스트보다 큰 크기로 제거되는 것인 범프 형성 방법.
  8. 제1항에 있어서,
    상기 범프 형성 조성물은 블루 스텐실 프린팅(BSP) 또는 μ-ball을 이용하는 것인 범프 형성 방법.
  9. 제1항에 있어서,
    상기 솔더 레지스트는 열경화성 수지, 광경화성 수지, 및 열경화성 수지와 광경화성 수지의 혼합 수지를 포함하는 것인 범프 형성 방법.
  10. 제1항에 있어서,
    상기 솔더 레지스트로부터 캐리어 필름의 박리 단계를 더 포함하는 범프 형성 방법.
  11. 제1항에 따른 방법으로 제조된 범프를 포함하는 기판.
  12. 제11항에 있어서,
    상기 범프는 캐리어 필름과 솔더 레지스트가 동일한 크기로 식각 처리되어 형성되며, 상기 범프는 높이 방향으로 직선 형태를 가지는 것인 기판.
  13. 제12항에 있어서,
    상기 범프는 전체 단면의 길이가 동일한 것인 기판.
  14. 제12항에 있어서,
    상기 범프는 탑(Top) 부분이 더 큰 테이퍼(Taper) 형태일 수 있는 것인 기판.
  15. 제11항에 있어서,
    상기 범프는 캐리어 필름이 솔더 레지스트보다 큰 크기로 식각 처리되어 형성되며, 상기 범프는 계단식 구조를 가지는 것인 기판.
KR1020110073715A 2011-07-25 2011-07-25 범프 형성 방법, 및 상기 범프를 포함하는 기판 KR20130012470A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110073715A KR20130012470A (ko) 2011-07-25 2011-07-25 범프 형성 방법, 및 상기 범프를 포함하는 기판
US13/487,926 US20130026626A1 (en) 2011-07-25 2012-06-04 Method for forming bumps and substrate including the bumps
US14/842,046 US20150373856A1 (en) 2011-07-25 2015-09-01 Method for forming bumps and substrate including the bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110073715A KR20130012470A (ko) 2011-07-25 2011-07-25 범프 형성 방법, 및 상기 범프를 포함하는 기판

Publications (1)

Publication Number Publication Date
KR20130012470A true KR20130012470A (ko) 2013-02-04

Family

ID=47596566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073715A KR20130012470A (ko) 2011-07-25 2011-07-25 범프 형성 방법, 및 상기 범프를 포함하는 기판

Country Status (2)

Country Link
US (2) US20130026626A1 (ko)
KR (1) KR20130012470A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436220B1 (ko) * 2015-09-18 2022-08-25 삼성전기주식회사 패키지 기판 및 그 제조방법
US10459179B2 (en) * 2017-10-04 2019-10-29 Prime World International Holdings Ltd. Optical transceiver and optical lens thereof
CN107960017B (zh) * 2017-12-25 2020-12-18 广州兴森快捷电路科技有限公司 线路板阻焊层的加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405259B2 (ja) * 1999-03-17 2003-05-12 カシオ計算機株式会社 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
CN1383197A (zh) * 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
US7375288B1 (en) * 2004-07-30 2008-05-20 Intel Corp. Apparatuses and methods for improving ball-grid-array solder joint reliability
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法

Also Published As

Publication number Publication date
US20130026626A1 (en) 2013-01-31
US20150373856A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
US20080135279A1 (en) Printed wiring board having plural solder resist layers and method for production thereof
JP2014045195A (ja) ソルダレジスト形成方法及びパッケージ用基板
US7498074B2 (en) Metal photoetching product and production method thereof
KR100621550B1 (ko) 테이프 배선 기판의 제조방법
KR100765146B1 (ko) 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법
KR20130012470A (ko) 범프 형성 방법, 및 상기 범프를 포함하는 기판
JP2008015462A (ja) モールドの製造方法。
CN203934093U (zh) 印刷布线板
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP2006332652A (ja) 感光性はんだマスクの使用方法および回路構造体
KR102186151B1 (ko) 인쇄회로기판의 제조방법
KR100815361B1 (ko) 인쇄회로기판의 제조방법
CN107689321B (zh) 图案化光阻的形成方法及其结构
KR101116762B1 (ko) 잉크젯 프린팅을 이용한 미세 패턴 형성방법
KR20110097322A (ko) 미세 피치의 인쇄회로기판 제조방법
JP3037316B1 (ja) ソルダーレジスト形成方法
KR101258869B1 (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
KR20120026369A (ko) 인쇄회로기판 제조방법
CN108135091A (zh) 线路板的制作方法及线路板
JP2004266230A (ja) 回路基板及びその製造方法
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
KR101383893B1 (ko) 회로 기판의 패턴 형성 방법
JP2009111299A (ja) バンプ付き基板の製造方法
KR101530130B1 (ko) 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법
KR20120044521A (ko) 포토레지스트를 이용한 미세 범프의 ｓｏｐ 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid