JP2000349114A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置

Info

Publication number
JP2000349114A
JP2000349114A JP15908999A JP15908999A JP2000349114A JP 2000349114 A JP2000349114 A JP 2000349114A JP 15908999 A JP15908999 A JP 15908999A JP 15908999 A JP15908999 A JP 15908999A JP 2000349114 A JP2000349114 A JP 2000349114A
Authority
JP
Japan
Prior art keywords
semiconductor
forming
resin
resin layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15908999A
Other languages
English (en)
Inventor
Hiroshi Haji
宏 土師
Kiyoshi Arita
潔 有田
Kazuhiro Noda
和宏 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15908999A priority Critical patent/JP2000349114A/ja
Publication of JP2000349114A publication Critical patent/JP2000349114A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造工程での異物による汚染から保護され、
ハンドリングが容易な半導体装置の製造方法および半導
体装置を提供することを目的とする。 【解決手段】 半導体ウェハ1を樹脂で封止した半導体
を製造する半導体装置の製造方法において、複数の半導
体素子1’が形成された半導体ウェハ1を2枚のシート
状の樹脂膜3の間に挟み込んで半導体ウェハ1に熱圧着
することにより樹脂層3を形成する。この樹脂層3に電
極2の位置に対応して樹脂層3を貫通する貫通孔3aを
形成し、この貫通孔3a内に電極と導通する導電部7を
形成した後に半導体ウェハ1を切断して複数の半導体装
置26を得る。これにより製造工程の早期段階で半導体
ウェハ1の電極形成面上に封止用の樹脂層3を形成し、
半導体ウェハ1を製造工程での異物付着による汚染から
保護するとともに、ハンドリングを容易にすることがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する後術分野】本発明は、半導体素子の外部
接続用の電極上に導電部を形成して成る半導体装置の製
造方法および半導体装置に関するものである。
【0002】
【従来の技術】電子機器の基板などに実装される半導体
装置は、従来はウェハ状態で回路パターン形成が行われ
個片に分割された後の半導体素子の外部接続用電極に、
リードフレームのピンや金属バンプなどを接続し、この
接続部分を含む半導体素子全体を樹脂モールドで封止し
て半導体装置とするパッケージング工程を経て製造され
ている。
【0003】ところで、半導体は信頼性を確保するため
にゴミや異物による汚染を極力排除する必要があり、そ
の製造工程においては取り扱いに細心の注意が求められ
る。このため、表面が保護されていない半導体素子を用
いるパッケージング工程は雰囲気中の微細異物を排除し
たクリーンルーム内で作業が行われ、また、搬送時のダ
メージを防ぐため特殊なキャリアに保持された状態で取
り扱われる。
【0004】
【発明が解決しようとする課題】ところが、クリーンル
ーム設備や、専用の特殊キャリアなどを準備するために
は多額の設備費用が必要とされ、このことが半導体製造
コストの低減を妨げる大きな要因となっており、前述の
ウェハ状態でのパッケージングにおいても製造工程にお
ける異物付着による汚染からの半導体ウェハの保護を低
コストで行うことが課題となっていた。また近年半導体
ウェハは薄型化が進行しており、上述の問題に加えて自
動化装置における半導体ウェハのハンドリングもますま
す困難になっていることから、半導体ウェハのハンドリ
ング性を改善することが望まれていた。
【0005】そこで本発明は、製造工程での異物付着に
よる汚染から保護され、ハンドリングが容易な半導体装
置の製造方法および半導体装置を提供することを目的と
する。
【0006】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、半導体素子の少なくとも外部接続用の
電極が形成された電極形成面上を樹脂で封止した半導体
を製造する半導体装置の製造方法であって、複数の半導
体素子が形成された半導体基板の電極形成面上に樹脂層
を形成する樹脂層形成工程と、この樹脂層に前記電極位
置に対応して前記樹脂層を貫通する貫通孔を形成する貫
通孔形成工程と、この貫通孔内に前記電極と導通する導
電部を形成する導電部形成工程と、前記半導体基板を切
断して複数の半導体装置を得る工程とを含む。
【0007】請求項2記載の半導体装置の製造方法は、
請求項1記載の半導体装置の製造方法であって、前記樹
脂層が半導体素子の少なくとも外部接続用電極形成面を
封止する封止機能を有する。
【0008】請求項3記載の半導体装置の製造方法は、
請求項1記載の半導体装置の製造方法であって、前記樹
脂層形成工程において、前記半導体基板の両面に樹脂層
が形成される。
【0009】請求項4記載の半導体装置の製造方法は、
請求項3記載の半導体装置の製造方法であって、前記両
面に樹脂層を形成する工程において、2枚のシート状の
樹脂膜の間に前記半導体基板を挟み込むようにした。
【0010】請求項5記載の半導体装置の製造方法は、
請求項3記載の半導体装置の製造方法であって、前記両
面に樹脂層を形成する工程において、袋状の樹脂膜に前
記半導体基板を挿入するようにした。
【0011】請求項6記載の半導体装置は、半導体素子
の少なくとも外部接続用の電極が形成された電極形成面
上を樹脂で封止した半導体装置であって、複数の半導体
素子が形成された半導体基板の電極形成面上に樹脂層を
形成する樹脂層形成工程と、この樹脂層に前記電極位置
に対応して前記樹脂層を貫通する貫通孔を形成する貫通
孔形成工程と、この貫通孔内に前記電極と導通する導電
部を形成する導電部形成工程と、前記半導体基板を切断
して複数の半導体装置を得る工程とを含む半導体装置の
製造方法によって製造されたものである。
【0012】請求項7記載の半導体装置は、請求項6記
載の半導体装置であって、前記樹脂層が半導体素子の少
なくとも外部接続用電極形成面を封止する封止機能を有
する。
【0013】請求項8記載の半導体装置は、請求項6記
載の半導体装置であって、前記樹脂層形成工程におい
て、前記半導体基板の両面に樹脂層が形成される。
【0014】本発明によれば、半導体装置の製造工程の
初期段階で半導体基板の電極形成面上に封止用の樹脂層
を形成することにより、半導体基板を製造工程での異物
による汚染から保護し、ハンドリングを容易にすること
ができる。
【0015】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図1は本発明の一実施の形態の半導
体装置の製造方法の工程説明図、図2は同半導体ウェハ
の平面図、図3、図4は同半導体装置の製造方法の工程
説明図、図5(a)は同半導体ウェハの斜視図、図5
(b)は同半導体ウェハの断面図、図6は同半導体ウェ
ハの平面図、図7,図8は同半導体ウェハの斜視図、図
9は同レーザ加工装置の正面図、図10、図11,図1
2,図13は同半導体装置の製造方法の工程説明図、図
14は同半導体ウェハの断面図、図15は同半導体ウェ
ハ切断装置の正面図、図16,図17は同半導体装置の
実装状態を示す断面図である。
【0016】まずはじめに本発明の半導体装置の製造方
法について説明する。
【0017】(1)樹脂層形成工程 図1(a)において、1は複数の半導体素子が形成され
た半導体基板としての半導体ウェハである。図2に示す
ように、半導体ウェハ1には複数の半導体素子1’が格
子状に形成されており、半導体素子1’の上面には、外
部接続用の電極2が形成されている。また、半導体ウェ
ハ1の表面には位置認識用の認識マークM、半導体素子
の境界を示す境界線BLが形成されている。この認識マ
ークMの機能については後述する。
【0018】次に、図1(b)に示すように、半導体ウ
ェハ1の上面の電極形成面および下面には樹脂層3が形
成される。この樹脂層形成には、エポキシ樹脂やポリイ
ミド樹脂などの樹脂材料を200μm程度の厚さのシー
ト状に加工した樹脂膜3の片面に接着剤4をコートした
ものが用いられる。この樹脂層3は、半導体ウェハ1の
上下両面を保護するのみならず、半導体ウェハ1から半
導体素子1’が切り出された後においてもそのまま封止
用の樹脂として機能する。
【0019】したがって、樹脂層3に用いる樹脂材料に
は半導体素子を保護するための封止機能を有するものが
選ばれる。すなわち、耐湿性、耐マイグレーション性、
外力に対する十分な強度、電気絶縁性等、封止材として
満足できる性能を有するものでなければならない。この
ような樹脂は、既に半導体装置の製造に用いられている
ものでよい。また、半導体装置を基板に実装した後の信
頼性を高めるために、上述した樹脂にSiO2等のフィ
ラーを混合したものを使用してもよい。この実装後の信
頼性については後述する。
【0020】次に樹脂層形成の第1の例を図3、図5を
参照して説明する。第1の例は半導体ウェハ1をシート
状の樹脂膜で挟み込むものであり、図3に示すように、
供給ローラ8から供給される上下2枚の同じ厚さのシー
ト状の樹脂膜3の間に半導体ウェハ1を送り込んで挟み
込む。樹脂膜3には予め片面に接着剤4(図5(b)参
照)がコートされており、樹脂膜3は接着剤4側を向か
い合わせた状態でガイドローラ9Aにガイドされて供給
される。
【0021】そしてこの2枚の樹脂膜3の間に半導体ウ
ェハ1が送り込まれ、次いで樹脂膜3によって挟み込ま
れた半導体ウェハ1を熱圧着ローラ9Bの間を通過させ
ることにより、樹脂膜3を半導体ウェハ1に熱圧着す
る。これにより図5(a)に示すように、円形の半導体
ウェハ1は表裏両面を矩形の樹脂膜3により封止された
状態となる。この状態では、図1(c)および図5
(b)に示すように、樹脂膜3が半導体ウェハ1に接着
されることにより、同じ厚さの樹脂層3が半導体ウェハ
1の両面に形成される。なお本実施の形態では熱硬化性
の接着剤を用いて半導体ウェハ1に樹脂膜を貼りつける
場合を例に説明したが、光硬化性の接着剤を用いて貼り
つけてもよい。ただしこの場合には、樹脂膜としては光
透過性のものに限られる。
【0022】次に樹脂層形成の第2の例を図4を参照し
て説明する。第2の例は、図4に示すように、2枚の樹
脂膜3を加工した袋状の樹脂膜3C内に半導体ウェハ1
を挿入し、この状態で樹脂膜3を上下両方向から半導体
ウェハ1に熱圧着する。この方法によっても、第1の例
と同様に半導体ウェハ1の両面に同じ厚さの樹脂層3を
形成することができる。なお、樹脂層3を形成する方法
として、上述のような樹脂膜を用いる替わりに、液状の
樹脂を前記半導体ウェハに均一に塗布する方法や、電着
により樹脂を半導体ウェハ1の表面に付着させる方法を
用いてもよい。いずれの方法においても、充分な厚さを
有する樹脂層を簡便な方法により低コストで形成するこ
とが出来る。ただし、樹脂層を均一な厚さで形成すると
いう点では、シート状の樹脂膜を接着剤を用いて貼りつ
ける方法が好ましい。
【0023】このように、半導体製造工程における早期
段階の半導体ウェハ状態において、半導体ウェハの少な
くとも電極形成面側に封止用の樹脂層を形成することに
より、半導体ウェハ1を製造工程での異物付着による汚
染から有効に保護することができるとともに、薄くて撓
みやすい半導体ウェハ1を樹脂層3により補強して運搬
時などの半導体ウェハ1のハンドリングを容易にするこ
とができる。なお、このときに半導体ウェハ1の表裏両
面に樹脂層3を形成することにより、封止による保護と
補強の効果をさらに確実なものとすることができるとと
もに、樹脂層3が半導体ウェハ1に対して上下対称に配
置されるため温度変化に伴うそりや変形を極めて小さく
抑えることができる。
【0024】次に、半導体ウェハ1の樹脂層3に設けら
れる開口部について説明する。図4に示すように、袋状
の樹脂層3には開口部Aが予め形成されている。この開
口部Aは図5(a)および図6に示すように、樹脂膜3
を熱圧着した状態で半導体ウェハ1に形成された認識マ
ークMの位置と合致するように配置されている。したが
って、半導体ウェハ1が樹脂層3によって封止された状
態においても、認識マークMを光学的手段によって認識
することができ、後述するように後工程における半導体
ウェハ1の位置決めを高精度で行うことが出来る。な
お、半導体ウェハ1に認識マークMを形成する替わり
に、特定位置の半導体素子1’の電極2の位置に同様の
開口部を設け、この電極2を認識マークとして認識する
ようにしてもよい。さらには、半導体素子の境界を示す
境界線BLや半導体素子表面の回路パターン等の特徴部
を認識マークの代用としてもよい。
【0025】また、図7に示すように、半導体ウェハ1
を封止する樹脂層3の樹脂材質として、半導体ウェハ1
の上面を透視可能な透明樹脂膜3Dを用いるようにして
もよい。さらには、図8に示すように、半導体ウェハ1
の縁部に樹脂層3が無い未封止部Eを設けるようにして
もよい。この場合、未封止部Eは半導体ウェハ1の縁部
の全周に設けても、または部分的にのみ設けるようにし
てもよい。いずれの場合においても、半導体ウェハ1の
上面の認識マークMや電極2などの特徴部を光学的に認
識することが可能となっている。
【0026】(2)貫通孔形成工程 次に、両面に樹脂層3が形成された半導体ウェハ1に対
して貫通孔形成が行われる。この貫通孔形成にはレーザ
加工が用いられ、電極2の位置に対応して樹脂層3を貫
通する貫通孔を形成する。図9はこの貫通孔孔形成工程
において用いられるレーザ加工装置を示している。
【0027】図9において、位置決めテーブル11に設
けられたワーク保持部12には樹脂層形成工程を経て樹
脂層が形成された半導体ウェハ1が保持されている。ワ
ーク保持部12の上方にはレーザ光源部13およびレー
ザ走査部14から構成されたレーザ照射装置が配設され
ており、レーザ照射装置にはカメラ15が装着されてい
る。レーザ走査部14は、ポリゴンミラーやガルバノミ
ラー等の周知の光学要素を備えており、レーザ光源部1
3から発射されたレーザ光を半導体ウェハ1の表面に向
かって垂直に照射するとともに、図9の矢印a、aで示
す所定の範囲内でレーザ光の照射位置を変更する。カメ
ラ15は半導体ウェハ1の認識マークMを撮像する。記
憶部17は半導体ウェハ1の設計データ、すなわち認識
マークMと電極2の相対的な位置関係を示すデータを格
納している。
【0028】位置決めテーブル11、レーザ光源部1
3、レーザ走査部14、カメラ15、認識部17は制御
部16に接続されている。制御部16はレーザ光源部1
3のON/OFFを制御し、位置決めテーブル11およ
びレーザ走査部14制御することにより、半導体ウェハ
1に対するレーザ光の照射部位を制御する。本実施の形
態では、位置決めテーブル11およびレーザ走査部14
が半導体ウェハ11に対してレーザ光を位置決めする位
置決め手段となっている。
【0029】カメラ15に撮像された半導体ウェハ1の
撮像データを制御部16によって処理することにより、
半導体ウェハ1の表面に形成された認識マークMの位置
を検出するとともに、この認識マークMの位置に関する
データと記憶部17に格納されている認識マークMと電
極2との相対的な位置関係を示すデータに基づいて位置
決めテーブル11上における電極2の位置が求められ
る。
【0030】したがって、この位置検出結果に基づいて
位置決めテーブル11、レーザ走査部14を制御するこ
とにより、半導体ウェハ1の電極2の位置にレーザ光を
正確に照射することが出来る。この貫通孔形成において
は、半導体ウェハ1の上面すなわち電極形成面側の樹脂
層3の電極2に対応した位置にレーザ光を照射すること
により、照射位置にある樹脂が昇華し、図1(c)に示
すように、樹脂層3には開口部が底部よりも広いテーパ
形状で電極2の表面に到達する貫通孔3aが形成され
る。
【0031】なお貫通孔形成工程において、電極2に到
達する貫通孔をレーザ加工のみで形成する替わりに、以
下に説明するようなレーザ加工とプラズマ処理を組み合
わせた貫通孔形成方法を用いてもよい。この方法は、所
定位置に凹部を形成する粗加工にレーザ加工を用い、仕
上げ加工にプラズマ処理を用いるものである。以下図1
0を参照して説明する。図10(a)において、樹脂層
3にはレーザ加工により電極2の位置に対応して凹部3
a’が形成される。このとき、厚さtが10μm程度の
未除去樹脂膜3bを凹部3a’底面の電極2表面に残留
させた状態でレーザ光の照射を停止する。そしてこの
後、残留した未除去樹脂膜3bを除去するためのプラズ
マ処理が行われる。
【0032】図10(b)に示すように、半導体ウェハ
1はプラズマ処理装置18の処理室19内に収容され、
電極20上に載置される。処理室19内を真空排気部2
1によって排気し、次いでガス供給部22によって酸素
ガスを含むプラズマ発生用ガスを処理室19内に供給す
る。この状態で高周波電源23を駆動して電極20に高
周波電圧を印加することにより処理室19内にはプラズ
マが発生し、半導体ウェハ1の上面のプラズマ処理が行
われ、樹脂層3の表面3cおよび凹部3a’内部のプラ
ズマのエッチング作用が及んだ部分は樹脂が除去され
る。このとき、電極2表面に残留していた未除去樹脂膜
3bが完全に除去されるように、プラズマ処理条件、処
理時間が設定される。これにより、樹脂層3の各電極2
に対応した位置には、樹脂残さのない良好な貫通孔3a
(図1(c)参照)が形成される。
【0033】このように、樹脂層3への貫通孔形成に際
し、レーザ加工とプラズマ処理とを組み合わせることに
より、レーザ加工とプラズマ処理の長所を生かして効率
的で品質の優れた加工を行うことが出来る。すなわち、
粗加工にレーザ加工を採用することにより高い位置精度
で樹脂除去効率のよい加工が行えるとともに、電極2表
面に未除去樹脂膜3bを残留させることにより、レーザ
加工時の熱が電極2を介して半導体素子に伝達されるこ
とによる半導体素子の熱ダメージを防止することができ
る。そして未除去樹脂膜3bの除去を目的とした仕上げ
加工にプラズマ処理を用いることにより、半導体素子へ
の熱ダメージを生じることなくレーザ加工後の電極2表
面の未除去樹脂膜3bとともに、凹部3a’内にレーザ
加工によって生じた樹脂残さを良好に除去することが出
来る。
【0034】(3)導電部形成工程 次に、貫通孔3a内に導電部を形成する工程について説
明する。導電部を形成する工法としては、電極2の表面
に金属をメッキして成長させる方法や、ペースト状の導
電材を用いる方法、あるいは両者を組み合わせた方法が
適用できる。以下本明細書では、ペースト状の導電材を
貫通孔3aの内部に充填し、この導電材を加熱すること
により、導電部を形成する方法を例に説明を行う。ペー
スト状の導電材としては、クリーム半田等の金属ペース
トや導電性樹脂が用いられる。金属ペーストの場合に
は、加熱によって金属成分を溶融させて半導体素子の電
極と接合して導電部となり、導電性樹脂の場合は貫通孔
内で熱硬化することによって電極と電気的に導通した導
電部となる。次に図面を用いて導電部形成工程を具体的
に説明する。
【0035】図11は、金属ペーストを用いて導電部を
形成する工程を示している。金属ペーストは導電性の金
属粒子と液状の有機溶剤とを混合してペースト状とした
ものであり、その代表的なものとしてクリーム半田が知
られている。まずはじめに、図11(a)に示すように
金属ペーストであるクリーム半田5が充填される。クリ
ーム半田5はスキージ等のへら状のものを用いて充填さ
れる。次いで、貫通孔3aに充填されたクリーム半田5
上には、図11(b)に示すように導電性ボールとして
の半田ボール6が搭載される。この半田ボール6はクリ
ーム半田5と同じ半田で形成されている。
【0036】この後半導体ウェハ1はリフロー工程に送
られここで加熱される。これにより、半田ボール6およ
びクリーム半田5中の半田粒子が溶融し、電極2上面と
半田接合される。これにより、図11(c)に示すよう
に、貫通孔3aには電極2と導通する導電部7が形成さ
れる(図1(d)も参照)。この導電部7は、樹脂層3
の上面よりも上方に突出する突出部7aを一体的に備え
たものとなっている。
【0037】次に、導電部形成工程の他の方法について
図12を参照しながら説明する。図12(a)に示すよ
うに、貫通孔3aが設けられた樹脂層3の上面にスクリ
ーンマスク25を装着し、貫通孔3aの位置に対応して
設けられたパターン孔25aを介して、貫通孔3a内と
パターン孔25a内にクリーム半田5を充填する。これ
により、図12(b)に示すように貫通孔3a内部のみ
ならず樹脂層3の上面にもクリーム半田5が供給され
る。そしてこの後加熱によりクリーム半田5中の半田粒
子を溶融させるが、各貫通孔3aの位置には充分な量の
クリーム半田5が供給されているので、溶融した半田は
貫通孔3aの上側に突出した状態で固化し、図12
(c)に示すように各貫通孔3aの位置には、電極2と
導通した導電部7が形成される。
【0038】図13は導電部形成工程のさらに他の方法
を示している。この方法は、図11の半田ボール搭載を
省略したものである。すなわち、貫通孔3a内にクリー
ム半田5を充填し(図11(a))、加熱して半田粒子
を溶融させて導電部50を形成する(図11(b))。
この導電部50は突出部を持たないので半導体素子をフ
ェイスアップ状態(電極形成面を上に向けた状態)で基
板に実装する場合や、基板側の電極に凸部が形成されて
いるような場合に有効である。なお本実施の形態では、
金属ペーストに替えて導電性樹脂を使用してもよい。導
電性樹脂は熱硬化性の樹脂に銀等の金属粉を混ぜ合わせ
たものであり、貫通孔3a内で硬化して導電部となる。
【0039】図14はさらに別の方法を示すものであ
り、図13に示す方法で形成された導電部50の上面に
突出部となるバンプ51を形成するものである。バンプ
51はワイヤボンディングもしくは金属ボールを接合す
る方法で作られる。このように導電部と突出部とを別々
に作成する工法は、前述の図12および図13に示す方
法に比べて工程が多くなるものの、導電部は作業性に優
れたペースト状導電材を使用し、突出部は基板との接合
性に優れた金等の金属で形成するような場合に有利な方
法である。
【0040】(4)半導体ウェハ分割工程 以上のように導電部が形成された半導体ウェハ1は、半
導体ウェハ分割工程に送られる。ここでは、図15に示
すような半導体ウェハ切断装置にセットされて各半導体
素子ごとに切断される。図15において、位置決めテー
ブル31に設けられたワーク保持部32には、導電部形
成工程を経て導電部が形成された半導体ウェハ1が保持
されている。ワーク保持部32の上方には昇降テーブル
33および半導体ウェハ1の認識マークMを撮像するカ
メラ36が配設されており、昇降テーブル33にはウェ
ハ切断部34が装着されている。ウェハ切断部34は円
板状の切断刃35を備えており、切断刃35によって半
導体ウェハ1は切断される。
【0041】位置決めテーブル31、昇降テーブル3
3、ウェハ切断部34、カメラ36、記憶部38は制御
部37に接続されている。記憶部38は半導体ウェハ1
の設計データすなわち認識マークMと半導体素子の境界
線BLとの相対的な位置関係を示すデータを格納してい
る。制御部37は位置決めテーブル31を制御すること
により半導体ウェハ1に対する切断刃35の位置を制御
する。本実施の形態では、位置決めテーブル31が半導
体ウェハ1に対して切断刃35を位置決めする位置決め
手段となっている。カメラ36に撮像された半導体ウェ
ハ1の撮像データを制御部37によって処理することに
より、半導体ウェハ1の表面に形成された認識マークM
の位置を検出するとともに、この認識マークMの位置に
関するデータと記憶部38に格納されている認識マーク
Mと境界線BLとの相対的な位置関係を示すデータに基
づいて位置決めテーブル31上における境界線BLの位
置が求められる。
【0042】したがって、この位置検出結果に基づいて
位置決めテーブル31およびウェハ切断部34を制御す
ることにより、半導体ウェハ1の所定位置を切断するこ
とができる。この半導体ウェハ分割工程においては、半
導体ウェハ1に格子状に形成された半導体素子1’(図
2参照)の分割線に沿って樹脂封止後の半導体ウェハ1
を切断することにより、図1(e)に示すように、電極
形成面が樹脂封止された半導体装置26が完成する。
【0043】次に、図16、図17を参照して本実施の
形態の半導体装置の製造方法によって製造された半導体
装置を、基板へ実装した実装構造について説明する。図
16は半田の導電部7が形成された半導体装置26を基
板27に半田接合によって実装した例を示している。図
16(a)に示すように、半導体素子1’下面に樹脂層
3が形成され樹脂層3の貫通孔3aに導電部7が形成さ
れた半導体装置26を、電極28が形成された基板27
に搭載する。半導体装置26を搭載した基板27を加熱
することにより、導電部7は溶融して電極28に半田接
合される。
【0044】このようにして得られる実装構造は、前述
のように半導体素子1’の下面からのバンプ高さが十分
に確保されているため、実装状態において実装高さhを
確保することが出来る。また実装状態では、半導体素子
1’の外部接続用の電極2と導電部7との接合部は周囲
を充分な厚さの樹脂層3に強固に囲まれた状態にある。
したがって、ヒートサイクル時の基板21と半導体素子
1’との熱膨張係数の差に起因する熱応力は接合部に集
中的に作用せず、樹脂層3が全く存在しない状態や、樹
脂層3があってもその厚さが薄い場合と比較して低い応
力レベルに抑えられ、結果として実装後の信頼性が高ま
る。また樹脂層3に含まれるフィラの含有率を変えて樹
脂層3の熱膨張係数を半導体素子1’と基板の熱膨張係
数の中間の値に調整することにより、実装後の信頼性を
さらに高めることができる。
【0045】図17は、金属バンプが形成された半導体
装置26をボンドによって基板27に接着して実装する
例を示している。図17(a)に示すように、ボンド2
9が塗布された基板27上に、導電部7が形成された半
導体装置26を搭載する。導電部7を電極28に押圧し
た状態でボンド29を硬化させることにより、図17
(b)に示すように半導体装置26は基板27に実装さ
れる。この場合においても、実装後には充分な実装高さ
hが確保され、樹脂層3はボンド層29とともにヒート
サイクル時の熱応力を緩和する応力緩和層として機能す
る。これにより、図16に示す例と同様に電極2と導電
部7との接合部の応力は低いレベルに抑えられる。
【0046】このように、上記いずれの場合において
も、充分な実装高さが確保されていることと相まって、
樹脂層3は充分な厚さで接合部を強固に補強しているた
め、半導体装置26の実装後の信頼性を大幅に向上させ
ることができる。また半導体装置の製造工程の早期段階
で半導体ウェハ1を封止用の樹脂で保護してしまうこと
から貫通孔形成工程以降の工程においてクリーンルーム
や特殊なキャリアを必ずしも必要としないので、設備に
要する費用を削減でき、信頼性と低コストの両立を可能
としている。
【0047】さらに、樹脂層を貫通する導電部形成にペ
ースト状の導電材を用いることにより、メッキによる方
法と比べて低コストで充分な厚さの樹脂層を形成するこ
とが可能となっている。したがって、ペースト状の導電
材を用いることにより高い信頼性を備えた半導体装置を
さらに低コストで製造することができ、高い信頼性と低
コストの両立をより高い次元で実現することができる。
【0048】なお本実施の形態では、半導体ウェハの両
面に樹脂層3を形成する例を示したが、半導体素子の電
極形成面のみに樹脂層3を形成するようにしてもよい。
この場合においても、半導体素子の電極形成面を汚染や
ダメージから有効に保護することが出来る。
【0049】
【発明の効果】本発明によれば、半導体装置の製造工程
の早期段階で半導体基板の電極形成面上に封止樹脂層を
形成するようにしたので、半導体基板を製造工程での異
物付着による汚染から有効に保護できるとともに、運搬
時や取り扱い時のハンドリングを容易にすることができ
る。
【図面の簡単な説明】
【図1】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
【図2】本発明の一実施の形態の半導体ウェハの平面図
【図3】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
【図4】本発明の一実施の形態の半導体装置の製造方法
の工程説明図
【図5】(a)本発明の一実施の形態の半導体ウェハの
斜視図 (b)本発明の一実施の形態の半導体ウェハの断面図
【図6】本発明の一実施の形態の半導体ウェハの平面図
【図7】本発明の一実施の形態の半導体ウェハの斜視図
【図8】本発明の一実施の形態の半導体ウェハの斜視図
【図9】本発明の一実施の形態のレーザ加工装置の正面
【図10】本発明の一実施の形態の半導体装置の製造方
法の工程説明図
【図11】本発明の一実施の形態の半導体装置の製造方
法の工程説明図
【図12】本発明の一実施の形態の半導体装置の製造方
法の工程説明図
【図13】本発明の一実施の形態の半導体装置の製造方
法の工程説明図
【図14】本発明の一実施の形態の半導体ウェハの断面
【図15】本発明の一実施の形態の半導体ウェハ切断装
置の正面図
【図16】本発明の一実施の形態の半導体装置の実装状
態を示す断面図
【図17】本発明の一実施の形態の半導体装置の実装状
態を示す断面図
【符号の説明】
1 半導体ウェハ 1’ 半導体素子 2 電極 3 樹脂層 3a 貫通孔 5 クリーム半田 6 半田ボール 7、50 導電部 26 半導体装置 27 基板
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 L (72)発明者 野田 和宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F061 AA01 BA07 CA03 CA22 CA26 CB13

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体素子の少なくとも外部接続用の電極
    が形成された電極形成面上を樹脂で封止した半導体を製
    造する半導体装置の製造方法であって、複数の半導体素
    子が形成された半導体基板の電極形成面上に樹脂層を形
    成する樹脂層形成工程と、この樹脂層に前記電極位置に
    対応して前記樹脂層を貫通する貫通孔を形成する貫通孔
    形成工程と、この貫通孔内に前記電極と導通する導電部
    を形成する導電部形成工程と、前記半導体基板を切断し
    て複数の半導体装置を得る工程とを含むことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】前記樹脂層が半導体素子の少なくとも外部
    接続用電極形成面を封止する封止機能を有することを特
    徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】前記樹脂層形成工程において、前記半導体
    基板の両面に樹脂層が形成されることを特徴とする請求
    項1記載の半導体装置の製造方法。
  4. 【請求項4】前記両面に樹脂層を形成する工程におい
    て、2枚のシート状の樹脂膜の間に前記半導体基板を挟
    み込むことを特徴とする請求項3記載の半導体装置の製
    造方法。
  5. 【請求項5】前記両面に樹脂層を形成する工程におい
    て、袋状の樹脂膜に前記半導体基板を挿入することを特
    徴とする請求項3記載の半導体装置の製造方法。
  6. 【請求項6】半導体素子の少なくとも外部接続用の電極
    が形成された電極形成面上を樹脂で封止した半導体装置
    であって、複数の半導体素子が形成された半導体基板の
    電極形成面上に樹脂層を形成する樹脂層形成工程と、こ
    の樹脂層に前記電極位置に対応して前記樹脂層を貫通す
    る貫通孔を形成する貫通孔形成工程と、この貫通孔内に
    前記電極と導通する導電部を形成する導電部形成工程
    と、前記半導体基板を切断して複数の半導体装置を得る
    工程とを含む半導体装置の製造方法によって製造された
    ことを特徴とする半導体装置。
  7. 【請求項7】前記樹脂層が半導体素子の少なくとも外部
    接続用電極形成面を封止する封止機能を有することを特
    徴とする請求項6記載の半導体装置。
  8. 【請求項8】前記樹脂層形成工程において、前記半導体
    基板の両面に樹脂層が形成されることを特徴とする請求
    項6記載の半導体装置。
JP15908999A 1999-06-07 1999-06-07 半導体装置の製造方法および半導体装置 Pending JP2000349114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15908999A JP2000349114A (ja) 1999-06-07 1999-06-07 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15908999A JP2000349114A (ja) 1999-06-07 1999-06-07 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2000349114A true JP2000349114A (ja) 2000-12-15

Family

ID=15686007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15908999A Pending JP2000349114A (ja) 1999-06-07 1999-06-07 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2000349114A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
JP2010010535A (ja) * 2008-06-30 2010-01-14 Renesas Technology Corp 半導体装置の製造方法
US8207606B2 (en) 2008-07-21 2012-06-26 Samsung Electronics Co., Ltd Semiconductor device
WO2014178266A1 (ja) * 2013-04-30 2014-11-06 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US7309919B2 (en) 2001-03-27 2007-12-18 Oki Electric Industry Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
KR100890956B1 (ko) * 2001-03-27 2009-03-27 오끼 덴끼 고오교 가부시끼가이샤 반도체 웨이퍼 수지봉지장치, 및 반도체장치 제조용 금형
KR100899151B1 (ko) 2001-03-27 2009-05-27 오끼 덴끼 고오교 가부시끼가이샤 반도체장치의 제조방법 및 반도체 웨이퍼 표면수지봉지장치의 게이트
US7800221B2 (en) 2001-03-27 2010-09-21 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US8044507B2 (en) 2001-03-27 2011-10-25 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
JP2010010535A (ja) * 2008-06-30 2010-01-14 Renesas Technology Corp 半導体装置の製造方法
US8207606B2 (en) 2008-07-21 2012-06-26 Samsung Electronics Co., Ltd Semiconductor device
WO2014178266A1 (ja) * 2013-04-30 2014-11-06 日東電工株式会社 封止シート貼付け方法および封止シート貼付け装置

Similar Documents

Publication Publication Date Title
US6350664B1 (en) Semiconductor device and method of manufacturing the same
JP2001144126A (ja) 半導体装置の製造方法および半導体装置
EP0248314A2 (en) Soldering of electronic components
JP2011181822A (ja) 半導体装置の製造方法
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
KR101053091B1 (ko) 실장기판의 제조방법
JP2005038927A (ja) 半導体装置およびその製造方法
JP2000349123A (ja) 半導体素子の実装方法
US20210335741A1 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
JP2011009372A (ja) 半導体装置及びその製造方法
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP3811567B2 (ja) 半導体装置の製造方法
JP2001144123A (ja) 半導体装置の製造方法および半導体装置
JP2000349114A (ja) 半導体装置の製造方法および半導体装置
JP2000349197A (ja) 半導体ウェハ封止基板
JP7477404B2 (ja) 半導体装置の製造方法
JP2001223232A (ja) 半導体装置の製造方法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JP3489489B2 (ja) 半導体装置の製造方法および半導体装置
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2021125643A (ja) 半導体装置およびその製造方法
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP2021141251A (ja) 電子部品の切削方法、部品の除去方法及び電子機器の製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525