JP2000133679A - バンプ付電子部品の実装方法および実装体 - Google Patents
バンプ付電子部品の実装方法および実装体Info
- Publication number
- JP2000133679A JP2000133679A JP30817498A JP30817498A JP2000133679A JP 2000133679 A JP2000133679 A JP 2000133679A JP 30817498 A JP30817498 A JP 30817498A JP 30817498 A JP30817498 A JP 30817498A JP 2000133679 A JP2000133679 A JP 2000133679A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive paste
- mounting
- electronic component
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 導電性ペーストを用いて低接続抵抗のバンプ
接合が行える、低コストのバンプ付電子部品の実装方法
および実装体を提供することを目的とする。 【解決手段】 金のバンプが形成されたバンプ付き電子
部品を導電性ペーストによって基板１に実装するバンプ
付電子部品の実装方法において、基板１の電極２表面に
フラッシュメッキにより金膜３を形成し、次いで金膜３
表面の汚染物層３ａをプラズマ処理して逆スパッタリン
グにより除去する。この後、金属バンプが形成された電
子部品を基板１に搭載してバンプを導電性ペーストを介
して電極２に接続する。これにより、導電性ペーストを
用いた低接続抵抗の実装を低コストで行うことができ
る。また、半田を使用しないため、廃棄処理された後に
も鉛汚染を発生することがない。
接合が行える、低コストのバンプ付電子部品の実装方法
および実装体を提供することを目的とする。 【解決手段】 金のバンプが形成されたバンプ付き電子
部品を導電性ペーストによって基板１に実装するバンプ
付電子部品の実装方法において、基板１の電極２表面に
フラッシュメッキにより金膜３を形成し、次いで金膜３
表面の汚染物層３ａをプラズマ処理して逆スパッタリン
グにより除去する。この後、金属バンプが形成された電
子部品を基板１に搭載してバンプを導電性ペーストを介
して電極２に接続する。これにより、導電性ペーストを
用いた低接続抵抗の実装を低コストで行うことができ
る。また、半田を使用しないため、廃棄処理された後に
も鉛汚染を発生することがない。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップな
どのバンプ付電子部品を基板に実装するバンプ付電子部
品の実装方法および実装体に関するものである。
どのバンプ付電子部品を基板に実装するバンプ付電子部
品の実装方法および実装体に関するものである。
【０００２】
【従来の技術】電子部品の実装方法として、電子部品に
突出電極であるバンプを形成し、このバンプを基板の電
極に接合する方法が知られている。この方法は、バンプ
と基板の電極を半田付けや導電性ペーストなどで接合
し、バンプ付電子部品を基板に固着するとともに、バン
プと基板の電極を電気的に導通させるものである。バン
プを形成する材質としては金が多用され、また基板の電
極表面にもバンプとの接合性を向上させるために金膜が
形成される場合が多い。ここで金膜を形成する方法とし
て、コスト的には簡便な方法で金メッキが行えるフラッ
シュメッキによる方法が望ましい。
突出電極であるバンプを形成し、このバンプを基板の電
極に接合する方法が知られている。この方法は、バンプ
と基板の電極を半田付けや導電性ペーストなどで接合
し、バンプ付電子部品を基板に固着するとともに、バン
プと基板の電極を電気的に導通させるものである。バン
プを形成する材質としては金が多用され、また基板の電
極表面にもバンプとの接合性を向上させるために金膜が
形成される場合が多い。ここで金膜を形成する方法とし
て、コスト的には簡便な方法で金メッキが行えるフラッ
シュメッキによる方法が望ましい。
【０００３】
【発明が解決しようとする課題】ところが、フラッシュ
メッキにより形成された金膜は、コスト的には安価であ
るというメリットはあるものの、メッキ過程で金膜内部
に混入したニッケルが金膜表面に析出して酸化物や水酸
化物などのニッケル化合物を生成しやすいというデメリ
ットを有する。またメッキ後の金膜表面には有機物が付
着するなどして、金膜表面を清浄に保つことが困難な場
合が多い。このようなフラッシュメッキにより金膜が形
成された電極と電子部品のバンプとの接合は、従来一般
に半田接合が用いられていた。半田接合に際しては通常
接合部にフラックスを塗布され、また半田接合時にはバ
ンプを電極表面に対して押圧することが行われるため、
金膜表面のニッケル化合物などの汚染物層が存在しても
バンプと電極を良好に接合することが可能だからであ
る。
メッキにより形成された金膜は、コスト的には安価であ
るというメリットはあるものの、メッキ過程で金膜内部
に混入したニッケルが金膜表面に析出して酸化物や水酸
化物などのニッケル化合物を生成しやすいというデメリ
ットを有する。またメッキ後の金膜表面には有機物が付
着するなどして、金膜表面を清浄に保つことが困難な場
合が多い。このようなフラッシュメッキにより金膜が形
成された電極と電子部品のバンプとの接合は、従来一般
に半田接合が用いられていた。半田接合に際しては通常
接合部にフラックスを塗布され、また半田接合時にはバ
ンプを電極表面に対して押圧することが行われるため、
金膜表面のニッケル化合物などの汚染物層が存在しても
バンプと電極を良好に接合することが可能だからであ
る。
【０００４】これに対し、導電性ペーストを用いてバン
プと電極を接合する場合には、ニッケル化合物や有機物
などの汚染物層の存在は下記の理由により接合後の接続
抵抗を増加させる要因となる。導電性ペーストによる接
合は、電極とバンプを接着剤としての導電性ペーストに
よって接合するものであり、一般に接合時にはバンプを
電極に対して押圧することは行われず、また導電性ペー
ストはフラックスのようなニッケル化合物を除去する作
用を有さないからである。
プと電極を接合する場合には、ニッケル化合物や有機物
などの汚染物層の存在は下記の理由により接合後の接続
抵抗を増加させる要因となる。導電性ペーストによる接
合は、電極とバンプを接着剤としての導電性ペーストに
よって接合するものであり、一般に接合時にはバンプを
電極に対して押圧することは行われず、また導電性ペー
ストはフラックスのようなニッケル化合物を除去する作
用を有さないからである。
【０００５】従って、接合後にも電極表面に汚染物層が
残留し、電気的な接続抵抗を増加させることとなってい
た。この結果、実用上必要とされる導電性が確保され
ず、フラッシュメッキによって形成された金膜を有する
電極とバンプを導電性ペーストによって接合する方法は
実用化が困難とされていた。
残留し、電気的な接続抵抗を増加させることとなってい
た。この結果、実用上必要とされる導電性が確保され
ず、フラッシュメッキによって形成された金膜を有する
電極とバンプを導電性ペーストによって接合する方法は
実用化が困難とされていた。
【０００６】しかしながら、近年環境保護の観点から、
使用後の電子機器が廃棄されて発生する産業廃棄物中に
含まれる鉛の量を減らすことが要請され、半田付けを極
力用いずに電子部品を実装する方法が求められている。
このため、従来一般に用いられていた半田接合による実
装方法に替えて、導電性ペーストを使用して定接続抵抗
が実現できしかも低コストの実装を可能とする実装方法
が求められていた。
使用後の電子機器が廃棄されて発生する産業廃棄物中に
含まれる鉛の量を減らすことが要請され、半田付けを極
力用いずに電子部品を実装する方法が求められている。
このため、従来一般に用いられていた半田接合による実
装方法に替えて、導電性ペーストを使用して定接続抵抗
が実現できしかも低コストの実装を可能とする実装方法
が求められていた。
【０００７】そこで本発明は、導電性ペーストを用いて
低接続抵抗のバンプ接合が行える、低コストのバンプ付
電子部品の実装方法および実装体を提供することを目的
とする。
低接続抵抗のバンプ接合が行える、低コストのバンプ付
電子部品の実装方法および実装体を提供することを目的
とする。
【０００８】
【課題を解決するための手段】請求項１記載のバンプ付
電子部品の実装方法は、基板の電極表面にフラッシュメ
ッキにより金膜を形成する工程と、前記金膜表面の汚染
物層を逆スパッタリングにより除去する工程と、金属バ
ンプが形成された電子部品を前記基板に搭載して前記金
属バンプを導電性ペーストを介して前記電極に接続する
工程と、加熱により前記導電性ペーストを硬化させる工
程とを含む。
電子部品の実装方法は、基板の電極表面にフラッシュメ
ッキにより金膜を形成する工程と、前記金膜表面の汚染
物層を逆スパッタリングにより除去する工程と、金属バ
ンプが形成された電子部品を前記基板に搭載して前記金
属バンプを導電性ペーストを介して前記電極に接続する
工程と、加熱により前記導電性ペーストを硬化させる工
程とを含む。
【０００９】請求項２記載のバンプ付電子部品の実装体
は、金属バンプが形成された電子部品を基板に実装して
なるバンプ付電子部品の実装体であって、請求項１記載
のバンプ付電子部品の実装方法によって実装されたもの
である。
は、金属バンプが形成された電子部品を基板に実装して
なるバンプ付電子部品の実装体であって、請求項１記載
のバンプ付電子部品の実装方法によって実装されたもの
である。
【００１０】各請求項記載の発明によれば、基板の電極
表面にフラッシュメッキにより形成された金膜を逆スパ
ッタリングによって清浄化することにより、電極表面の
汚染物層を除去して、導電性ペーストを用いた低接続抵
抗の実装を低コストで行うことができる。
表面にフラッシュメッキにより形成された金膜を逆スパ
ッタリングによって清浄化することにより、電極表面の
汚染物層を除去して、導電性ペーストを用いた低接続抵
抗の実装を低コストで行うことができる。
【００１１】
【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図１（ａ），（ｂ），（ｃ）、図２
（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施の形
態のバンプ付電子部品の実装方法の工程説明図である。
参照して説明する。図１（ａ），（ｂ），（ｃ）、図２
（ａ），（ｂ），（ｃ），（ｄ）は本発明の一実施の形
態のバンプ付電子部品の実装方法の工程説明図である。
【００１２】まず図１（ａ）において、基板１の上面に
は電極２が形成されている。基板１はメッキ工程に送ら
れ、電極２の表面にはフラッシュメッキにより金膜３が
形成される。図１（ａ）に示すように、メッキ後の金膜
３の表面には、メッキ工程において金膜３中に混入した
ニッケルが金膜３の表面に析出し、ニッケルの酸化物や
水酸化物などのニッケル化合物の被膜が形成されてお
り、更に工程中に表面に付着した有機物などにより汚染
物層３ａが形成されている。
は電極２が形成されている。基板１はメッキ工程に送ら
れ、電極２の表面にはフラッシュメッキにより金膜３が
形成される。図１（ａ）に示すように、メッキ後の金膜
３の表面には、メッキ工程において金膜３中に混入した
ニッケルが金膜３の表面に析出し、ニッケルの酸化物や
水酸化物などのニッケル化合物の被膜が形成されてお
り、更に工程中に表面に付着した有機物などにより汚染
物層３ａが形成されている。
【００１３】次に、これらの汚染物層３ａを除去するた
め、基板１はプラズマ処理装置４に送られる。図１
（ｂ）に示すように、基板１を電極６上に載置し、真空
チャンバ５を閉鎖して、真空排気部８により真空チャン
バ５内を排気し、次いで真空チャンバ５内にアルゴンガ
スなどのプラズマ発生用ガスを供給する。
め、基板１はプラズマ処理装置４に送られる。図１
（ｂ）に示すように、基板１を電極６上に載置し、真空
チャンバ５を閉鎖して、真空排気部８により真空チャン
バ５内を排気し、次いで真空チャンバ５内にアルゴンガ
スなどのプラズマ発生用ガスを供給する。
【００１４】この後、高周波電源７を駆動して電極６に
高周波電圧を印加することにより、真空チャンバ５内に
はプラズマが発生する。この結果発生したアルゴンイオ
ンや電子などの粒子がが電極６の表面に衝突し、これら
の粒子の逆スパッタリングにより、基板１の表面は清浄
化される。すなわち、図１（ｃ）に示すように電極２上
の金膜３の表面に存在していた汚染物層３ａが除去され
るとともに、基板１の上面の電極２以外の部分の表面層
も同時に除去され、清浄化される。
高周波電圧を印加することにより、真空チャンバ５内に
はプラズマが発生する。この結果発生したアルゴンイオ
ンや電子などの粒子がが電極６の表面に衝突し、これら
の粒子の逆スパッタリングにより、基板１の表面は清浄
化される。すなわち、図１（ｃ）に示すように電極２上
の金膜３の表面に存在していた汚染物層３ａが除去され
るとともに、基板１の上面の電極２以外の部分の表面層
も同時に除去され、清浄化される。
【００１５】次に、図２（ａ）に示すように、電極２の
金膜３上にディスペンサ１０により導電性ペースト１１
が供給される。導電性ペースト１１は、接着剤としての
エポキシ樹脂および硬化剤に、導電性粒子としての銀な
どの粒子を含有させたものである。導電性ペースト１１
を供給する方法として、本実施の形態のようにディスペ
ンサ１０を用いて電極２の表面に塗布する方法の他、ス
テンシルマスクによって電極２の表面に導電性ペースト
１１を印刷する方法や、実装される電子部品のバンプに
導電性ペーストを予め転写により塗布する方法であって
も良い。
金膜３上にディスペンサ１０により導電性ペースト１１
が供給される。導電性ペースト１１は、接着剤としての
エポキシ樹脂および硬化剤に、導電性粒子としての銀な
どの粒子を含有させたものである。導電性ペースト１１
を供給する方法として、本実施の形態のようにディスペ
ンサ１０を用いて電極２の表面に塗布する方法の他、ス
テンシルマスクによって電極２の表面に導電性ペースト
１１を印刷する方法や、実装される電子部品のバンプに
導電性ペーストを予め転写により塗布する方法であって
も良い。
【００１６】次にこの基板１に対しバンプ付電子部品１
２を搭載する。図２（ｂ）に示すように、金属バンプで
ある金のバンプ１４が形成されたバンプ付電子部品１２
を吸着ヘッド１３により保持する。次いでバンプ１４を
電極２に位置合せして吸着ヘッド１３を下降させ、バン
プ付電子部品１２を基板１に搭載する。これによりバン
プ１４は導電性ペースト１１を介して電極２と接続され
る。
２を搭載する。図２（ｂ）に示すように、金属バンプで
ある金のバンプ１４が形成されたバンプ付電子部品１２
を吸着ヘッド１３により保持する。次いでバンプ１４を
電極２に位置合せして吸着ヘッド１３を下降させ、バン
プ付電子部品１２を基板１に搭載する。これによりバン
プ１４は導電性ペースト１１を介して電極２と接続され
る。
【００１７】この後、図２（ｃ）に示すように、基板１
はリフロー工程に送られ、加熱される。これにより、導
電性ペーストが熱硬化し、バンプ１４は電極２と固着さ
れるとともに、電気的に導通する。この後、図２（ｄ）
に示すように、バンプ付電子部品１２と基板１の隙間に
は、封止用のアンダーフィル樹脂１５が注入される。こ
のとき、基板１の表面は逆スパッタリングによって清浄
化されているので、アンダーフィル樹脂１５との濡れ性
が良く、従って基板１とバンプ付き電子部品１２との隙
間にアンダーフィル樹脂１５を均一に注入することがで
きる。この後、所定の加熱時間を経過することにより、
アンダーフィル樹脂１５が硬化し、バンプ付電子部品１
２の実装が完了する。
はリフロー工程に送られ、加熱される。これにより、導
電性ペーストが熱硬化し、バンプ１４は電極２と固着さ
れるとともに、電気的に導通する。この後、図２（ｄ）
に示すように、バンプ付電子部品１２と基板１の隙間に
は、封止用のアンダーフィル樹脂１５が注入される。こ
のとき、基板１の表面は逆スパッタリングによって清浄
化されているので、アンダーフィル樹脂１５との濡れ性
が良く、従って基板１とバンプ付き電子部品１２との隙
間にアンダーフィル樹脂１５を均一に注入することがで
きる。この後、所定の加熱時間を経過することにより、
アンダーフィル樹脂１５が硬化し、バンプ付電子部品１
２の実装が完了する。
【００１８】このような工程を経て実装されたバンプ付
電子部品１２の実装体は、バンプ１４と電極２の接合に
半田を使用していないため、廃棄処理された後に鉛汚染
を発生させることがない。また、電極２の表面の金膜３
の形成に金のフラッシュメッキを用い、金膜３ａ形成後
に逆スパッタリングを行うようにしているため、簡便で
安価な製造工程で良好な接続抵抗を実現することができ
る。発明者が行った比較実験のデータによれば、逆スパ
ッタリングを行わないものと比較して略１／２の接続抵
抗値となっている。これにより、来接続抵抗値が実用条
件を満たさないことから採用が不可能であったフラッシ
ュメッキにより形成された金膜とバンプの接合に導電性
ペーストを用いるバンプ付電子部品の実装方法が、実用
的な実装工法として採用可能となる。
電子部品１２の実装体は、バンプ１４と電極２の接合に
半田を使用していないため、廃棄処理された後に鉛汚染
を発生させることがない。また、電極２の表面の金膜３
の形成に金のフラッシュメッキを用い、金膜３ａ形成後
に逆スパッタリングを行うようにしているため、簡便で
安価な製造工程で良好な接続抵抗を実現することができ
る。発明者が行った比較実験のデータによれば、逆スパ
ッタリングを行わないものと比較して略１／２の接続抵
抗値となっている。これにより、来接続抵抗値が実用条
件を満たさないことから採用が不可能であったフラッシ
ュメッキにより形成された金膜とバンプの接合に導電性
ペーストを用いるバンプ付電子部品の実装方法が、実用
的な実装工法として採用可能となる。
【００１９】
【発明の効果】本発明によれば、基板の電極表面にフラ
ッシュメッキにより形成された金膜を逆スパッタリング
によって清浄化して電極表面の汚染物層を除去するよう
にしたので、導電性ペーストを用いて低接続抵抗の実装
を低コストで行うことができる。またこの実装方法には
半田を使用しないため、実装体が廃棄処理された後にも
鉛汚染を発生することがない。
ッシュメッキにより形成された金膜を逆スパッタリング
によって清浄化して電極表面の汚染物層を除去するよう
にしたので、導電性ペーストを用いて低接続抵抗の実装
を低コストで行うことができる。またこの実装方法には
半田を使用しないため、実装体が廃棄処理された後にも
鉛汚染を発生することがない。
【図１】（ａ）本発明の一実施の形態のバンプ付電子部
品の実装方法の工程説明図 （ｂ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｃ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
品の実装方法の工程説明図 （ｂ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｃ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
【図２】（ａ）本発明の一実施の形態のバンプ付電子部
品の実装方法の工程説明図 （ｂ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｃ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｄ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
品の実装方法の工程説明図 （ｂ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｃ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図 （ｄ）本発明の一実施の形態のバンプ付電子部品の実装
方法の工程説明図
１ 基板 ２ 電極 ３ 金膜 ３ａ 汚染物層 ４ プラズマ処理装置 １１ 導電性ペースト １２ バンプ付電子部品 １４ バンプ １５ アンダーフィル樹脂
Claims (2)
- 【請求項１】基板の電極表面にフラッシュメッキにより
金膜を形成する工程と、前記金膜表面の汚染物層を逆ス
パッタリングにより除去する工程と、金属バンプが形成
された電子部品を前記基板に搭載して前記金属バンプを
導電性ペーストを介して前記電極に接続する工程と、加
熱により前記導電性ペーストを硬化させる工程とを含む
ことを特徴とするバンプ付電子部品の実装方法。 - 【請求項２】金属バンプが形成された電子部品を基板に
実装してなるバンプ付電子部品の実装体であって、請求
項１記載のバンプ付電子部品の実装方法によって実装さ
れたことを特徴とするバンプ付電子部品の実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30817498A JP2000133679A (ja) | 1998-10-29 | 1998-10-29 | バンプ付電子部品の実装方法および実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30817498A JP2000133679A (ja) | 1998-10-29 | 1998-10-29 | バンプ付電子部品の実装方法および実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133679A true JP2000133679A (ja) | 2000-05-12 |
Family
ID=17977805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30817498A Pending JP2000133679A (ja) | 1998-10-29 | 1998-10-29 | バンプ付電子部品の実装方法および実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133679A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015258A1 (fr) * | 2000-08-04 | 2002-02-21 | Toray Engineering Co., Ltd. | Procede de fixation |
| WO2002017378A1 (fr) * | 2000-08-18 | 2002-02-28 | Toray Engineering Co., Ltd. | Procédé et dispositif de montage |
| JP2007027623A (ja) * | 2005-07-21 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 基板吸着水分の除去方法 |
| JP2007336320A (ja) * | 2006-06-16 | 2007-12-27 | Epson Toyocom Corp | 表面実装型圧電デバイスの製造方法 |
| JP2007336321A (ja) * | 2006-06-16 | 2007-12-27 | Epson Toyocom Corp | 表面実装型圧電発振器の製造方法、及びｉｃ部品実装パッドの異物除去方法 |
-
1998
- 1998-10-29 JP JP30817498A patent/JP2000133679A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015258A1 (fr) * | 2000-08-04 | 2002-02-21 | Toray Engineering Co., Ltd. | Procede de fixation |
| KR100813757B1 (ko) * | 2000-08-04 | 2008-03-13 | 토레이 엔지니어링 컴퍼니, 리미티드 | 실장 방법 |
| WO2002017378A1 (fr) * | 2000-08-18 | 2002-02-28 | Toray Engineering Co., Ltd. | Procédé et dispositif de montage |
| KR100847192B1 (ko) * | 2000-08-18 | 2008-07-17 | 토레이 엔지니어링 컴퍼니, 리미티드 | 실장 방법 및 장치 |
| JP2007027623A (ja) * | 2005-07-21 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 基板吸着水分の除去方法 |
| JP2007336320A (ja) * | 2006-06-16 | 2007-12-27 | Epson Toyocom Corp | 表面実装型圧電デバイスの製造方法 |
| JP2007336321A (ja) * | 2006-06-16 | 2007-12-27 | Epson Toyocom Corp | 表面実装型圧電発振器の製造方法、及びｉｃ部品実装パッドの異物除去方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909633A (en) | Method of manufacturing an electronic component | |
| JPH11214441A (ja) | バンプ付電子部品の実装方法 | |
| JP4559777B2 (ja) | 半導体装置及びその製造方法 | |
| WO2001052316A1 (fr) | Procede de montage de puce | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2000082723A (ja) | 機能素子及び機能素子搭載用基板並びにそれらの接続方法 | |
| JPH1126922A (ja) | チップ実装方法 | |
| JP2000174059A (ja) | 電子部品の実装方法 | |
| JP2000133679A (ja) | バンプ付電子部品の実装方法および実装体 | |
| JP3376861B2 (ja) | バンプ付きワークの実装方法 | |
| JP4164052B2 (ja) | 電子部品組立体の製造方法及び表示パネル組立体の製造方法 | |
| JP3570229B2 (ja) | 半田接合方法および半田接合用の熱硬化性樹脂 | |
| JP2004363220A (ja) | 実装構造体の製造方法及び接続体 | |
| JP3811248B2 (ja) | 半導体素子の基板への接合方法及び実装方法 | |
| JP3726795B2 (ja) | バンプ付きワークの実装方法 | |
| JP2000164631A (ja) | バンプ付電子部品の実装方法 | |
| JP3381602B2 (ja) | 電子部品製造方法 | |
| JP2830824B2 (ja) | バンプ付きワークの実装方法および実装構造 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| JP2004281521A (ja) | 半導体装置の接合方法 | |
| JP2004311602A (ja) | Ｉｃチップの実装方法 | |
| JP2003059960A (ja) | 半田バンプ形成方法および半田バンプ接合構造 | |
| JP3938696B2 (ja) | 電極接続方法及び汚染物除去装置及び電極接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |