DE102006051151A1 - Verfahren zum Bilden von Mehrschicht-Bumps auf einem Substrat - Google Patents

Verfahren zum Bilden von Mehrschicht-Bumps auf einem Substrat Download PDF

Info

Publication number
DE102006051151A1
DE102006051151A1 DE102006051151A DE102006051151A DE102006051151A1 DE 102006051151 A1 DE102006051151 A1 DE 102006051151A1 DE 102006051151 A DE102006051151 A DE 102006051151A DE 102006051151 A DE102006051151 A DE 102006051151A DE 102006051151 A1 DE102006051151 A1 DE 102006051151A1
Authority
DE
Germany
Prior art keywords
metal powder
hump
substrate
forming
melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006051151A
Other languages
English (en)
Inventor
Hei Ming Shiu
On Lok Chau
Gor Amie Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of DE102006051151A1 publication Critical patent/DE102006051151A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Ein Verfahren zum Ausbilden mehrschichtiger Höcker auf einem Substrat umfasst Aufbringen eines ersten Metallpulvers auf dem Substrat und selektives Schmelzen oder Wiederverflüssigen eines Bereichs des ersten Metallpulvers, um erste Höcker auszubilden. Ein zweites Metallpulver wird auf den ersten Höckern aufgebracht und geschmolzen, um zweite Höcker auf den ersten Höckern zu bilden. Eine Maskierungsplatte wird über dem Substrat angebracht, um diejenigen Bereiche der Metallpulver auszuwählen, die geschmolzen werden, und die Metallpulver werden mittels eines Bestrahlungsstrahls geschmolzen. Der mehrschichtige Höcker wird ohne die Notwendigkeit irgendwelcher Nasschemikalien ausgebildet.

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Ausbilden von Höckern auf einer Halbleiterchip- oder Leiterplatten-(PCB-: printed circuit board)Umgebung. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zum Ausbilden von mehrschichtigen Kontaktstellen zur Flip-Chip-Kontaktierung unter Verwendung von Metallpulvern und lokalisierter Bestrahlung.
  • Eine typische Flip-Chip-Anordnung verwendet eine direkte elektrische Kontaktierung eines Kopf über angeordneten Halbleiterchips auf einem Substrat oder einer Leiterplatte mittels leitfähiger Höcker. Im Allgemeinen wird eine Flip-Chip-Anordnung in drei Stufen ausgebildet, d.h. Ausbilden von Höckern auf einem Chip, Anbringen des behöckerten Chips an einer Platine oder einem Substrat und Auffül len des unter dem behöckerten Chip verbleibenden Raumes mit einem elektrisch nicht leitfähigen Material.
  • Ein leitfähiger Höcker hat in einer Flip-Chip-Anordnung mehrere Funktionen, wie etwa Bereitstellen einer elektrischen Verbindung zwischen einem Halbleiterchip und einem Substrat und Bereitstellen eines thermisch leitfähigen Pfades, um Wärme von dem Halbleiterchip an das Substrat abzuführen. Der Höcker stellt auch einen Teil der mechanischen Anbringung auf dem Substrat dar und wirkt als ein Abstandshalter zum Verhindern eines elektrischen Kontaktes zwischen dem Halbleiterchip und den Leitern des Substrats.
  • Es gibt viele Verfahren zum Ausbilden von Höckern auf einem Wafer-Substrat. Ein Verfahren zum Ausbilden von Höckern umfasst ein Ausbilden einer Photoresistschicht, die Öffnungen aufweist, die mit Bondflecken auf dem Wafer-Substrat fluchten, Anbringen einer Lötpaste in den Öffnungen mittels Siebdruck und Schmelzen oder Wiederverflüssigen der Lötpaste, um einen Höcker auszubilden. Die Öffnungen können durch Bestrahlen und Entwickeln des Photoresist ausgebildet werden.
  • Das Problem dieses Verfahrens ist, dass zur Bearbeitung jedes Stücks des Wafer-Substrats eine neue Photoresistschicht erforderlich ist. Ein weiteres Problem ist die Notwendigkeit, die Photoresistschicht durch chemische Lösungen zu entfernen, was Chemieabfall erzeugt. Ein noch weiteres Problem ist, dass der Höckerüberstand (Höckerhöhe) von der Dicke der Photoresistmaske abhängt. Um einen höhe ren Überstand zu erreichen, ist eine dickere Photoresistschicht erforderlich.
  • Wenn jedoch eine kleine oder feine Teilung (Höckerabstand) gefordert ist, ist die maximal mögliche Dicke der Photoresistschicht beschränkt. In der Praxis haben die Öffnungen in der Photoresistschicht typischerweise eine umgekehrt konische Form, d.h. die Öffnungen laufen auf ein schmales Ende bei den Bondflecken zu. Es gibt daher eine Abwägung zwischen hohem Überstand und einer kleinen Teilung.
  • Ein weiteres Verfahren zum Ausbilden von Höckern bezieht ein Mustern einer auf ein Wafer-Substat aufgebrachten zum Ausbilden von Höckerstellen sowie Photoresistschicht, Elektroplattieren einer Lötlegierung auf die Höckerstellen ein. Die Photoresistschicht wird dann entfernt, bevor die Lötverbindung wieder verflüssigt wird, um eine Kugel zu bilden. Obgleich diese Elektroplattierungsmethode eine kleine Teilung liefert, ist es ein Problem, dass nasse Chemikalien und/oder Plattierungsbadlösungen erforderlich sind. Weiter beziehen solche chemischen Prozesse gefährliche Materialien ein und müssen sorgfältig kontrolliert werden.
    •
  • Im Hinblick auf das Vorangehende wäre es wünschenswert, ein Verfahren zum Ausbilden von Höckern zu haben, das kostengünstig ist und keine nassen Chemikalien einbezieht. Außerdem wäre es wünschenswert, ein Verfahren zu haben, das einen hohen Überstand (Höckerhöhe) und eine kleine oder feine Teilung (Höckerabstand) liefert.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird einfacher verstanden werden anhand der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen. Zur Vereinfachung dieser Beschreibung bezeichnen gleiche Bezugszeichen gleiche Strukturelemente.
  • 1 illustriert eine vergrößerte Querschnittsansicht eines Halbleiter-Wafers gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2 illustriert eine vergrößerte Querschnittsansicht des Halbleiter-Wafers von 1 mit einem ersten Metallpulver gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3 illustriert eine vergrößerte Querschnittsansicht des Halbleiter-Wafers von 2 während einer ersten Bestrahlung auf das erste Metallpulver gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 4 illustriert eine vergrößerte Querschnittsansicht des Halbleiter-Wafers von 3 mit einem zweiten Metallpulver über ersten Höckern gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 5 illustriert eine vergrößerte Querschnittsansicht des Halbleiter-Wafers von 4 während einer zwei ten Bestrahlung auf das zweite Metallpulver gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 6 ist eine vergrößerte Querschnittsansicht einer Anzahl von zweischichtigen Metallhöckern, die auf Bondflecken eines Halbleiter-Wafers gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildet sind.
    •
  • Detaillierte Beschreibung der Erfindung
  • Es wird ein Verfahren zum Ausbilden mehrschichtiger Höcker oder Kontaktstellen auf einem Substrat in einer Halbleiterchip- oder Leiterplatten-(PCB-)Umgebung zur Verfügung gestellt. In der folgenden Beschreibung werden zahlreiche spezielle Details angegeben, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Der Fachmann wird jedoch verstehen, dass die vorliegende Erfindung ohne einige oder sämtliche dieser speziellen Details praktiziert werden kann. In anderen Fällen wurden wohlbekannte Bearbeitungsoperationen nicht im Detail beschrieben, um die vorliegende Erfindung nicht unnötig zu verdunkeln.
  • Es wird nun Bezug genommen auf 1. Dargestellt ist eine vergrößerte Querschnittsansicht eines Halbleiterchip- oder Wafer- oder PCB-Substrats 104 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Substrat 104 enthält eine Anzahl von Bondflecken 108 für definierte Höckerstellen 112, auf denen Höcker ausgebildet werden können. Vor dem Ausbilden der Höcker wird das Substrat 104 gesäubert, um Verunreinigungen, wie etwa Aluminiumoxid, von den Bondflecken 108 zu entfernen.
  • Um eine solche Reinigung durchzuführen wird eine mit einer oder mehreren Öffnungen 120 gemusterte Maskierungsplatte 116 über dem Substrat 104 angebracht, sodass die Öffnungen 120 mit den Höckerstellen 112 fluchten. Ein lokalisierter Bestrahlungsstrahl 124, wie etwa ein Infrarot- oder Laserstrahl, wird über der Maskierungsplatte 116 bereitgestellt und auf die Höckerstellen 112 gerichtet. Der Strahl 124 brennt jegliche Verunreinigungen von den Flecken 108 weg.
  • Die Öffnungen 120 erlauben es, dass der Bestrahlungsstrahl durchgeht auf die Höckerstellen 112, während die Maskierungsplatte 116 den Strahl gegen eine Bestrahlung des Restes des Substrats 104 blockt. Die Maskierungsplatte 116 kann aus Metall oder Keramikmaterial gemacht sein und kann eine Dicke von etwa 500 Mikrometer bis etwa 1 Millimeter aufweisen. Die Öffnungen 120 können für eine nahe Übereinstimmung mit der Größe der Bondflecken 108 Durchmesser von etwa 40 Mikrometer bis etwa 60 Mikrometer aufweisen.
  • Es wird nun Bezug genommen auf 2. Dargestellt ist eine Querschnittsansicht des Substrats 104 mit einem ersten Metallpulver 128. Das erste Metallpulver 128 ist über dem Substrat 104 aufgebracht, um eine im wesentlichen einheitliche Schicht über den Höckerstellen 112 zu bilden. Eine Maskierungsplatte 132 mit Öffnungen 136 ist über dem Substrat 104 aufgebracht, sodass die Öffnungen 136 auf der Maskierungsplatte 132 mit den Höckerstellen 112 ausgerichtet sind. Die Maskierungsplatte 132 kann dieselbe sein, wie die Maskierungsplatte 116, die verwendet wird, um den Be strahlungsstrahl 124 zu regulieren, wie in 1 beschrieben.
  • Das erste Metallpulver 128 umfasst vorzugsweise Kupfer oder Lot mit hohem Bleianteil und weist eine Partikelgröße von 5 Mikrometer bis etwa 10 Mikrometer auf. Obgleich andere Partikelgrößen ebenfalls benutzt werden können, sollte verstanden werden, dass größere Partikelgrößen zu größeren Höckergrößen und einer größeren Höckerteilung führen können. Typischerweise, wenngleich nicht darauf beschränkt, weist das als erstes Metallpulver 128 gewählte Metallpulver einen Schmelzpunkt von wenigstens etwa 300° Celsius auf.
  • Es wird Bezug genommen auf 3. Dargestellt ist eine Querschnittsansicht des Substrats 104 während einer ersten Bestrahlung des ersten Metallpulvers 128. Ein erster Bestrahlungsstrahl 140 wird durch die Maskierungsplatte (132 oder 116) geschossen, die den Strahl 140 auf ausgewählte Bereiche des ersten Metallpulvers 128 durch die Öffnungen (136 oder 120) lenkt. Die ausgewählten Bereiche des ersten Metallpulvers 128 werden so geschmolzen und wieder verflüssigt, um eine Anzahl erster Höcker 150 auf den Bondflecken 108 zu bilden. Der erste Bestrahlungsstrahl 140 kann von irgendeinem Strahltyp sein, der geeignet ist, das erste Metallpulver zu erhitzen und zu schmelzen, wie etwa ein Infrarotstrahl oder ein Laserstrahl. Derzeit wird ein Laserstrahl bevorzugt, da er leicht zu fokussieren ist.
  • Es wird nun Bezug genommen auf 4. Dargestellt ist eine Querschnittsansicht des Substrats 104 mit einem zweiten Metallpulver 228, das über dem Substrat 104 und den ersten Höckern 150 aufgebracht ist. Das zweite Metallpulver 228, das vorzugsweise einen niedrigeren Schmelzpunkt hat als das erste Metallpulver 128, wird über den ersten Höckern 150 aufgebracht, etwa durch Berieselung. Typischerweise, jedoch nicht hierauf beschränkt, kann der Schmelzpunkt für das zweite Metallpulver 228 im Bereich von etwa 150° Celsius bis etwa 200° Celsius liegen.
  • Das zweite Metallpulver 228 kann ein eutektisches Lot (z.B. Zinn-Blei) sein mit einer Partikelgröße von etwa 5 Mikrometer bis etwa 10 Mikrometer; man sollte jedoch verstehen, dass eine größere Partikelgröße zu größerer Höckergröße und Höckerteilung führen kann. Die Maskierungsplatte 232 wird über dem zweiten Metallpulver 228 angebracht, sodass Öffnungen 236 in der Maskierungsplatte 232 mit den ersten Höckern 150, auf denen zweite Höcker 250 ausgebildet werden, fluchten. Die Maskierungsplatte 232 kann dieselbe sein wie die Maskierungsplatte 116, wie beschrieben in 1 oder die Maskierungsplatte 132, wie beschrieben in 2, oder beide.
  • Es wird nun Bezug genommen auf 5. Dargestellt ist eine Querschnittsansicht des Substrats 104 während einer zweiten Bestrahlung des zweiten Metallpulvers 228. Ein zweiter Bestrahlungsstrahl 204 wird durch die Maskierungsplatte (232, 132 oder 116) geschossen, die den Bestrahlungsstrahl 240 auf ausgewählte Bereiche des zweiten Metallpulvers 228 durch die Öffnungen (236, 136 oder 120) lenkt. Die ausgewählten Bereiche des zweiten Metallpulvers 228 werden so geschmolzen und wieder verflüssigt, um eine Anzahl zweiter Höcker 250 auf den ersten Höckern 150 zu bilden. Weil das zweite Metallpulver 228 einen niedrigeren Schmelzpunkt hat als das erste Metallpulver 128, schmelzen die ersten Höcker 150 nicht, wenn das zweite Metallpulver 228 geschmolzen oder wieder verflüssigt wird, um den zweiten Satz von Höckern 250 zu bilden.
  • Der zweite Bestrahlungsstrahl 240 kann ein Infrarotstrahl oder ein Laserstrahl sein, der das zweite Metallpulver 228 auf eine Stufe aufheizt, bei der es ausreichend geschmolzen wird, um sich mit den ersten Höckern 150 zu verbinden. Die zweiten Höcker 250 werden dann abgekühlt, um ein Verfestigen zu gestatten. Schließlich werden die ungeschmolzenen Bereiche der ersten und zweiten Metallpulver 128a und 228a beispielsweise durch Druckluft oder Rotieren entfernt.
  • Bei einer anderen Ausführungsform der vorliegenden Erfindung können die Höcker auf einer Fleckenmetallurgie ausgebildet werden, die auf den Bondflecken 108 bereitgestellt wird. Die Fleckenmetallurgie, auch bekannt als Unterhöckermetallisierung (UBM: under-bump metallization), schützt das Substrat 104 und stellt eine elektrische und mechanische Verbindung zwischen den Höckern und einem externen Substrat, wie etwa einer Leiterplatte (PCB) dar. Die UBM umfasst im Allgemeinen aufeinanderfolgende Schichten aus Metall, die auf Bondflecken 108 mittels dem Fachmann bekannter Methoden ausgebildet werden.
  • Bei einer anderen Ausführungsform kann der oben beschriebene Bestrahlungsstrahl zum Schmelzen oder Wiederverflüssigen der Metallpulver (128, 228) und zum Reinigen von Höckerstellen 112 ersetzt werden durch einen programmierbaren Einzellaserstrahl. Mit dem programmierbaren Einzellaserstrahl kann Wärme zum Schmelzen der Metallpulver (128, 228) präziser auf die Höckerstellen 112 gerichtet werden. Bereiche der Metallpulver (128, 228) können so zum Ausbilden der Höcker (150, 250) selektiv geschmolzen werden, ohne dass notwenig eine Maskierungsplatte erforderlich wäre, um die Wärmeexposition zu regulieren.
  • Es wird Bezug genommen auf 6. Dargestellt ist eine Querschnittsansicht einer Anzahl von zweischichtigen, metallischen Höckern 350, die auf den Bondflecken 108 auf dem Substrat 104 gemäß einer Ausführungsform der vorliegenden Erfindung aufgebracht sind. Jeder zweischichtige Höcker 350 enthält einen ersten Höcker 150, der mit dem Bondflecken 108 gekoppelt ist und einen zweiten Höcker 250, der auf dem ersten Höcker 150 ausgebildet und mit diesem gekoppelt ist. Beispielsweise in einer Flip-Chip-Anordnung stellen die zweischichtigen Höcker 350 Verbindungsstellen für eine elektrische Verbindung des Halbleitersubstrats 104 mit einem externen Substrat in einer elektronischen Baueinheit zur Verfügung. Im Allgemeinen liefert der erste Höcker 150 einen Überstand, während der zweite Höcker 250 eine Lotverbindungsformation liefert.
  • Obgleich der obige Prozess in Beziehung zum Ausbilden von Höckern auf einem Substrat 104 beschrieben wurde, ist die vorliegende Erfindung auf das Ausbilden von Verbindungen oder Höckern auf PCB-Substraten anwendbar. Der obige Prozess ist auch anwendbar zum Ausbilden einer Verbindungsstelle zwischen mehr als zwei Schichten von Höckern. Bei spielsweise kann ein dritter Höcker der Verbindungsstelle ausgebildet werden, indem ein drittes Metallpulver über dem zweiten Höcker 250 aufgebracht wird und durch selektives Schmelzen oder Wiederverflüssigen eines Bereichs des dritten Metallpulvers.
  • Die vorliegende Erfindung ist insbesondere vorteilhaft, um Prozesskosten zu reduzieren, da sie minimales Werkzeug erfordert, keine nasschemischen Prozesse einbezieht und eine wiederverwendbare Maskierungsplatte benutzt. Die Maskierungsplatte kann eliminiert werden, wenn ein programmierbarer Einzellaserstrahl verwendet wird, um die Metallpulver selektiv zu schmelzen.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist der hohe Überstand, der durch zwei- oder mehrschichtige Höcker im Vergleich zu einschichtigen Höckern erreicht werden kann. Bei hohen Temperaturen werden der Siliziumwafer und die Höcker thermisch-mechanischer Spannung, verursacht durch unterschiedliche Ausdehnungsraten in dem Siliziumwafer und einer externen Oberfläche, wie etwa einer PCB, ausgesetzt. Die unterschiedlichen Ausdehnungsraten sind verursacht durch Fehlanpassung von thermischen Ausdehnungskoeffizienten (CTE: coefficients of thermal expansion) in unterschiedlichen Materialien. Exzessive Spannung kann Siliziumbruch oder Höckerbruch verursachen. Ein hoher Überstand mildert die durch CTE-Fehlanpassung verursachte Spannung und verbessert daher die Zuverlässigkeit der Höckerverbindung.
  • Ein weiterer Vorteil der vorliegenden Erfindung sind reduzierte Höckergröße und Höckerteilung. Durch Ausbilden des zweiten Höckers 250 auf dem ersten Höcker 150 wird ein hoher Überstand erreicht, ohne die Höckergröße oder den Durchmesser zu vergrößern. Dies erlaubt einerseits eine kleinere oder feinere Höckerteilung, die im Bereich von etwa 50 Mikrometern bis etwa 75 Mikrometern liegt, abhängig von der verwendeten Metallpulverpartikelgröße und der Auflösung der Öffnungen der Maskierungsplatte. Bei der Ausführungsform, bei der ein programmierbarer Laserstrahl verwendet wird, hängt die Höckergröße und -teilung von der Auflösung des Laserstrahls ab.
  • Weitere Ausführungsformen der Erfindung sind für den Fachmann aus den Überlegungen der Beschreibung der Praxis der Erfindung erkennbar. Weiter wurde eine bestimmte Terminologie zum Zwecke der Beschreibungsklarheit verwendet und nicht, um die vorliegende Erfindung zu beschränken. Die oben beschriebenen Ausführungsformen und bevorzugten Merkmale sollten als beispielhaft betrachtet werden, wobei die Erfindung durch die anhängenden Ansprüche definiert wird.

Claims (20)

  1. Verfahren zum Ausbilden eines zweischichtigen Höckers auf einem Substrat, umfassend: Aufbringen eines ersten Metallpulvers auf dem Substrat, Schmelzen des ersten Metallpulvers, um einen ersten Höcker auszubilden, Aufbringen eines zweiten Metallpulvers über wenigstens dem ersten Höcker und Schmelzen des zweiten Metallpulvers, um einen zweiten Höcker auf dem ersten Höcker auszubilden, wobei der ersten Höcker und der zweite Höcker den zweischichtigen Höcker bilden.
  2. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 1, wobei das Schmelzen des ersten Metallpulvers weiter umfasst: Platzieren einer ersten Maskierungsplatte über dem Substrat, wobei die erste Maskierungsplatte wenigstens eine Öffnung aufweist, und Schmelzen eines ausgewählten Bereichs des ersten Metallpulvers durch Bestrahlen des ausgewählten Bereichs durch die wenigstens eine Öffnung.
  3. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 2, wobei das Schmelzen des zweiten Metallpulvers weiter umfasst: Platzieren einer zweiten Maskierungsplatte über dem Substrat, wobei die zweite Maskierungsplatte wenigstens eine Öffnung aufweist, und Schmelzen eines ausgewählten Bereichs des zweiten Metallpulvers durch Bestrahlen des ausgewählten Bereichs durch die Öffnung der zweiten Maskierungsplatte.
  4. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 3, wobei ein Schmelzpunkt des zweiten Metallpulvers niedriger ist als ein Schmelzpunkt des ersten Metallpulvers.
  5. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 1, wobei das erste Metallpulver und das zweite Metallpulver jeweils eine Partikelgröße zwischen etwa 5 Mikrometern und etwa 10 Mikrometern aufweisen.
  6. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 5, wobei das erste Metallpulver Kupfer oder ein Lot mit hohem Bleigehalt aufweist und wobei der zweite Höcker ein eutektisches Lot umfasst.
  7. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 1, weiter umfassend Reinigen eines Bondfleckens auf dem Substrat vor dem Aufbringen des ersten Metallpulvers.
  8. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 7, wobei der Reinigungsschritt ein Bestrahlen des Bondfleckens umfasst, um jegliche Verschmutzungen darauf wegzubrennen.
  9. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 1, wobei das Schmelzen des ersten Metallpulvers weiter ein Bestrahlen eines Bereichs des ersten Metallpulvers mit einem programmierbaren Einzellaserstrahl umfasst.
  10. Verfahren zum Ausbilden eines zweischichtigen Höckers gemäß Anspruch 1, weiter umfassend ein Entfernen jeglicher auf dem Substrat verbliebener ungeschmolzener Bereiche des ersten und zweiten Metallpulvers.
  11. Halbleitervorrichtung, umfassend: ein Substrat mit einem Bondflecken und einen auf dem Bondflecken ausgebildeten, zweischichtigen Höcker, wobei der zweischichtige Höcker einen mit dem Bondflecken gekoppelten ersten Höcker und einen mit dem ersten Höcker gekoppelten zweiten Höcker umfasst, wobei der zweite Höcker aus einem Material gebildet ist, das einen niedrigeren Schmelzpunkt aufweist, als das Material, das den ersten Höcker bildet.
  12. Halbleitervorrichtung gemäß Anspruch 10, wobei der erste Höcker durch Schmelzen eines auf dem Substrat aufgebrachten, ersten Metallpulvers ausgebildet ist und der zweite Höcker durch Schmelzen eines über dem ersten Höcker aufgebrachten, zweiten Metallpulvers ausgebildet ist.
  13. Halbleitervorrichtung gemäß Anspruch 12, wobei das erste und zweite Metallpulver jeweils eine Partikelgröße zwischen etwa 5 Mikrometer und etwa 10 Mikrometer aufweisen.
  14. Halbleitervorrichtung gemäß Anspruch 13, wobei der erste Höcker Kupfer oder ein Lot mit hohem Bleigehalt umfasst und der zweite Höcker ein eutektisches Lot umfasst.
  15. Halbleitervorrichtung gemäß Anspruch 13, wobei das erste Metallpulver einen Schmelzpunkt von über 300° Celsius hat.
  16. Halbleitervorrichtung gemäß Anspruch 15, wobei das zweite Metallpulver einen Schmelzpunkt zwischen etwa 150° Celsius und etwa 200° Celsius aufweist.
  17. Verfahren zum Ausbilden einer mehrschichtigen Verbindungsstelle auf einem Substrat, umfassend: Aufbringen eines ersten Metallpulvers auf dem Substrat, Bestrahlen eines ausgewählten Bereichs des ersten Metallpulvers, um einen ersten Höcker auszubilden, Aufbringen eines zweiten Metallpulvers über dem ersten Höcker und Bestrahlen des zweiten Metallpulvers, um einen zweiten Höcker auf dem ersten Höcker auszubilden, wobei der erste Höcker und der zweite Höcker eine mehrschichtige Verbindungsstelle bilden.
  18. Verfahren zum Ausbilden einer mehrschichtigen Verbindungsstelle gemäß Anspruch 17, wobei das erste und das zweite Metallpulver mit einem Bestrahlungsstrahl bestrahlt werden, der durch eine Öffnung einer Maskierungsplatte, die über dem Substrat angeordnet ist, gerichtet wird.
  19. Verfahren zum Ausbilden einer mehrschichtigen Verbindungsstelle gemäß Anspruch 17, wobei ein Schmelzpunkt des zweiten Metallpulvers niedriger ist als ein Schmelzpunkt des ersten Metallpulvers.
  20. Verfahren zum Ausbilden einer mehrschichtigen Verbindungsstelle gemäß Anspruch 17, wobei das erste Metallpulver und das zweite Metallpulver jeweils eine Partikelgröße zwischen etwa 5 Mikrometer und etwa 10 Mikrometer aufweisen.
DE102006051151A 2005-10-31 2006-10-30 Verfahren zum Bilden von Mehrschicht-Bumps auf einem Substrat Withdrawn DE102006051151A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/263,440 US7279409B2 (en) 2005-10-31 2005-10-31 Method for forming multi-layer bumps on a substrate
US11/263,440 2005-10-31

Publications (1)

Publication Number Publication Date
DE102006051151A1 true DE102006051151A1 (de) 2007-06-06

Family

ID=37996971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006051151A Withdrawn DE102006051151A1 (de) 2005-10-31 2006-10-30 Verfahren zum Bilden von Mehrschicht-Bumps auf einem Substrat

Country Status (7)

Country Link
US (1) US7279409B2 (de)
JP (1) JP5079304B2 (de)
KR (1) KR101279234B1 (de)
CN (1) CN1959531A (de)
DE (1) DE102006051151A1 (de)
SG (1) SG131913A1 (de)
TW (1) TWI330876B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI538277B (zh) 2009-01-14 2016-06-11 皇家飛利浦電子股份有限公司 於一基板上沈積至少一導電膜的方法
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5397243B2 (ja) * 2010-01-28 2014-01-22 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
US9636782B2 (en) 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
US20140144593A1 (en) 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
TWI610374B (zh) * 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
DE102013220886A1 (de) * 2013-10-15 2015-04-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen einer metallischen Kontaktierungsstruktur auf einem Halbleitersubstrat
US9474162B2 (en) 2014-01-10 2016-10-18 Freescale Semiocnductor, Inc. Circuit substrate and method of manufacturing same
CN105632910B (zh) * 2015-03-31 2021-04-30 中国科学院微电子研究所 栅导体层及其制造方法
CN108807202B (zh) * 2018-06-11 2019-11-12 广东海洋大学 一种激光制作钎料凸点的方法
CN112599642A (zh) * 2020-12-18 2021-04-02 泰州隆基乐叶光伏科技有限公司 一种电池片的焊接方法以及光伏组件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110241A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JP3193100B2 (ja) * 1992-03-13 2001-07-30 富士通株式会社 半導体装置
JP2586811B2 (ja) 1993-11-29 1997-03-05 日本電気株式会社 はんだバンプ形成方法
US5470787A (en) 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH07321444A (ja) * 1994-05-24 1995-12-08 Fujitsu Ltd 金属パターン形成方法
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP2000228576A (ja) * 1999-02-08 2000-08-15 Ricoh Co Ltd バンプを具備する回路基板とその製造方法
JP2000252313A (ja) * 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2002026056A (ja) 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2002076043A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp バンプ形成方法、半導体装置、およびバンプ形成装置
JP2005235856A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd フリップチップ実装方法及びその装置

Also Published As

Publication number Publication date
TW200725768A (en) 2007-07-01
CN1959531A (zh) 2007-05-09
US7279409B2 (en) 2007-10-09
SG131913A1 (en) 2007-05-28
KR20070046756A (ko) 2007-05-03
JP2007129220A (ja) 2007-05-24
JP5079304B2 (ja) 2012-11-21
KR101279234B1 (ko) 2013-06-26
TWI330876B (en) 2010-09-21
US20070099413A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
DE102006051151A1 (de) Verfahren zum Bilden von Mehrschicht-Bumps auf einem Substrat
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE19653499B4 (de) Lotzuführgerät und Lotzuführverfahren
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE19544929C2 (de) Vorrichtung zum flußmittelfreien Aufbringen eines Lötmittels auf ein Substrat oder einen Chip
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE60132528T2 (de) Mikrolötverfahren und -vorrichtung
DE102020204989B3 (de) Verfahren zur additiven Fertigung eines Schaltungsträgers und Schaltungsträger
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE19824225B4 (de) Verfahren zur Herstellung einer gedruckten Schaltungsplatte
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE19503178B4 (de) Verfahren und Vorrichtung zur Herstellung einer lötbaren Metallisierungsschicht auf einer nichtlötbaren Oberfläche
DE3231056A1 (de) Verfahren zum aufbringen von unbedrahteten bauelementen auf leiterplatten
EP1987534A1 (de) Verfahren zum austauschen eines halbleiterchips eines flip-chip-moduls und ein hierfür geeignetes flip-chip-modul
WO1996030939A1 (de) Verfahren zur flächenkontaktierung elektronischer bauelemente
WO1996009647A1 (de) Verfahren zum kontaktieren eines elektronischen bauelementes auf einem substrat
DE112014000614B4 (de) Verfahren zur Herstellung eines Mehrschichtsubstrats, um eine Komponente vom BGA-Typ darauf anzuordnen
EP2559061B1 (de) Verfahren zur ausbildung von lotdepots auf erhöhten kontaktmetallisierungen eines substrats
DE19623134A1 (de) Leiterrahmenbaugruppe für ein Halbleiterbauelement
DE102021117573B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zu einem elektronischen Bauteil und einer Chip-Baugruppe
EP1975993A1 (de) Lötstoppmittel

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130829

R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee