JP5079304B2 - 基板上に多層バンプを形成する方法 - Google Patents

基板上に多層バンプを形成する方法 Download PDF

Info

Publication number
JP5079304B2
JP5079304B2 JP2006294279A JP2006294279A JP5079304B2 JP 5079304 B2 JP5079304 B2 JP 5079304B2 JP 2006294279 A JP2006294279 A JP 2006294279A JP 2006294279 A JP2006294279 A JP 2006294279A JP 5079304 B2 JP5079304 B2 JP 5079304B2
Authority
JP
Japan
Prior art keywords
metal powder
bump
forming
substrate
masking plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006294279A
Other languages
English (en)
Other versions
JP2007129220A (ja
Inventor
ヘイ ミン シウ
オン ロク チャウ
ゴー アミー ライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007129220A publication Critical patent/JP2007129220A/ja
Application granted granted Critical
Publication of JP5079304B2 publication Critical patent/JP5079304B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1155—Selective modification
    • H01L2224/11552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップ又はプリント基板（ＰＣＢ）上にバンプを形成する方法に係り、詳しくは、金属粉末と局部照射とを用いて、フリップチップボンディング用の多層コネクタを形成する方法に関する。
一般に、フリップチップアセンブリでは、導電バンプにより、基板又は回路基板上に半導体チップを裏返しにして、直接電気的に接続する方法が用いられる。一般に、フリップチップアセンブリは、３つの工程、つまり、チップ上にバンプを形成する工程と、バンプチップをボード又は基板に取着する工程と、バンプチップの下層に残存する空隙を非伝導性材料により充填する工程とによって作製される。
導電バンプは、フリップチップアセンブリにおいて複数の機能を有しており、例えば、半導体チップと基板との間を電気的に接続したり、半導体チップから基板に熱を伝えるための熱伝導路等を提供したりする。また、バンプは、基板への機械的な取付部分や、半導体チップと基板伝導体との間の電気的な接触を抑止するスペーサとしての機能も果たす。
ウェハ基板上にバンプを形成する方法が幾つかある。バンプを形成する方法のうちの一つは、ウェハ基板上のボンドパッドと整合する開口を備えたフォトレジスト層を形成するステップと、スクリーン印刷により開口内にハンダペーストを塗布するステップと、その後、ハンダペーストを溶融又はリフロしてバンプを形成するステップとを含む。開口は、フォトレジストに光線を照射したり、フォトレジストを現像したりすることにより形成される。
この方法には、ウェハの各部分を処理する際、新しいフォトレジスト層を必要とするといった問題がある。また、化学廃棄物を生じる化学溶液によるフォトレジスト層の除去を必要とするといった問題もある。更に、バンプ隆起部（バンプ高さ）はフォトレジストマスクの厚さによって決まるといった問題もある。より高い隆起部を得るには、より厚いフォトレジスト層が必要となる。
しかしながら、低く、又は微細なピッチ（バンプ間隔）が必要な場合、フォトレジスト層の最大厚さは制限されてしまう。実際に、フォトレジスト層の開口は、逆円錐形を有していることが一般的であり、その開口は、ボンドパッドの狭い末端に向けてテーパ状をなしている。従って、高い隆起部と低ピッチとの間にトレードオフの関係が存在する。
バンプを形成する別の方法は、ウェハ基板に塗布されたフォトレジスト層をパターニングしてバンプ部を形成し、バンプ部上にハンダ合金による電気メッキを行うステップを含む。そして、球体をなすはんだ合金をリフロする前に、フォトレジスト層が除去される。この電気メッキ方法によれば、低いピッチを提供できる一方で、湿潤化学物質やメッキ浴溶液を必要とするという問題がある。更に、こうした化学プロセスは、有害な材料を含むとともに、慎重に取り扱う必要がある。
米国特許出願公開第２００２／００６４９３０Ａ１号明細書 米国特許第５４７０７８７号明細書 特開２００２−０７６０４３号公報 特開平７−１５３７６４号公報
上述した点を考慮して、低コストで、湿潤化学物質を含まないバンプを形成する方法が望まれている。更に、高い隆起部（バンプ高さ）と、低く、又は微細なピッチ（バンプ間隔）とを提供する方法が望まれている。
半導体チップ又はプリント基板（ＰＣＢ）上に多層バンプ又はコネクタを形成する方法が提供される。
本発明は、添付の図面を参照して、以下の詳細な説明により、容易に理解されるであろう。説明を容易にするため、同じ部材番号は、同じ構成要素を示している。
以下の説明では、本発明を完全に理解するために多くの詳細な説明が記載されている。しかしながら、当業者にとって、これらの詳細な説明の一部又は全てが不足していたとしても、本発明を実行できることは明らかである。他の例では、本発明を不必要に曖昧にしないため、周知のプロセス手順を詳細に説明しなかった。
さて、図１には、本発明の一実施形態による半導体チップ、ウェハ又はＰＣＢ基板１０４の拡大断面図が示されている。基板１０４は、バンプが形成されるバンプ部１１２を規定する多数のボンドパッド１０８を含む。バンプを形成する前に、基板１０４は、酸化アルミニウム等の不純物をボンドパッド１０８から除去するために洗浄される。
こうした洗浄のため、一以上の開口１２０がパターニングされたマスキングプレート１１６は、その開口１２０をバンプ部１１２と整合させるようにして基板１０４上に配置される。赤外線又はレーザ光線等の局在化された照射光線１２４がマスキングプレート１１６上に提供されて、バンプ部１１２に導かれる。光線１２４は、パッド１０８上のあらゆる不純物を焼き尽くす。
開口１２０は、照射光線をバンプ部１１２に至るように通過させる一方、マスキングプレート１１６は、残りの基板１０４に光線が照射されることを抑止する。マスキングプレート１１６は、金属又はセラミック材料から作製され、約５００μｍ〜約１ｍｍの厚さを有している。開口１２０は、ボンドパッド１０８の寸法と適合するように、約４０μｍ〜約６０μｍの直径を有している。
図２には、第一金属粉末１２８を有する基板１０４の断面図が示されている。第一金属粉末１２８は、バンプ部１１２上にほぼ均一な層を形成するよう基板１０４上に蒸着される。開口１３６を備えたマスキングプレート１３２は、マスキングプレート１３２の開口１３６をバンプ部１１２と整合させるようにして基板１０４上に配置される。マスキングプレート１３２として、照射光線１２４の調節に用いられる図１記載のマスキングプレート１１６と同じものを用いることができる。
第一金属粉末１２８は、好ましくは、銅又は高融点の鉛はんだを含み、約５μｍ〜約１０μｍの粒子径を有している。他の粒径の粒子を使用してもよいが、粒径が大きくなるほど、バンプサイズやバンプピッチが大きくなることを理解すべきである。通常、第一金属粉末１２８として選択された金属粉末は少なくとも約３００℃の融点を有しているが、これに限定されない。
図３には、第一金属粉末１２８の第一照射中における基板１０４の断面図が示されている。第一照射光線１４０は、マスキングプレート（１３２又は１１６）を介して照射される。マスキングプレートにより、光線１４０は、開口（１３６又は１２０）を介して第一金属粉末１２８の選択された部分に導かれる。従って、第一金属粉末１２８の選択された部分が溶融又はリフロされて、ボンドパッド１０８上に多くの第一バンプ１５０が形成される。第一照射光線１４０は、例えば赤外線又はレーザ光線等、第一金属粉末を加熱及び溶融するのに適した任意の種類の光線であってもよい。現在、焦点を合わせ易いという理由から、レーザ光線を使用することが好ましい。
図４には、基板１０４と、第一バンプ１５０上に設けられた第二金属粉末２２８とを有する基板１０４の断面図が示されている。好ましくは、第一金属粉末１２８よりも融点の低い第二金属粉末２２８は、例えば、散布によって、第一バンプ１５０上に蒸着される。通常、第二金属粉末２２８の融点は、約１５０℃〜約２００℃の範囲に設定されるが、これらに限定されない。
第二金属粉末２２８は、約５μｍ〜約１０μｍの粒径を有する共晶はんだ（例えば、スズ−鉛）である。しかしながら、粒径が大きくなるほど、バンプサイズとバンプピッチとが大きくなることを十分に理解すべきである。マスキングプレート２３２は、マスキングプレート２３２の開口２３６を第二バンプ２５０が形成される第一バンプ１５０と整合させるようにして第二金属粉末２２８上に配置される。マスキングプレート２３２は、図１記載のマスキングプレート１１６、図２記載のマスキングプレート１３２と同じであってもよく、又はその両方と同じであってもよい。
図５には、第二金属粉末２２８の第二照射中における基板１０４の断面図が示されている。第二照射光線２４０は、マスキングプレート（２３２、１３２又は１１６）を介して照射される。マスキングプレートにより、照射光線２４０は、開口（２３６、１３６又は１２０）を介して第二金属粉末２２８の選択された部分に導かれる。従って、第二金属粉末２２８の選択された部分が溶融又はリフロされて、第一バンプ１５０上に多くの第二バンプ２５０が形成される。第二金属粉末２２８の融点は第一金属粉末１２８よりも低いため、第二バンプ２５０を形成するため第二金属粉末２２８が溶融又はリフロされるとき、第一バンプ１５０は溶融しない。
第二照射光線２４０は、赤外線又はレーザ光線であってもよく、それらにより、第一バンプ１５０との結合のため十分に溶融する段階にまで第二金属粉末２２８が加熱される。次に、第二バンプ２５０は冷却されて、固化する。最終的には、第一及び第二金属粉末の非溶融部分１２８ａ、２２８ａが、例えば、ブローイングやスピニングによって取り除かれる。
本発明の別の実施形態において、バンプは、ボンドパッド１０８上に提供されるパッド治金について形成される。アンダーバンプの金属化（ＵＢＭ）として知られるパッド治金によって、基板１０４が保護されるとともに、バンプと、プリント基板（ＰＣＢ）等の外部基板との間に電気的及び機械的な接続が提供される。一般に、ＵＢＭは、当業者に公知の方法によりボンドパッド１０８上に形成された金属の連続層を含む。
別の実施形態において、金属粉末（１２８，２２８）を溶融又はリフロしたり、及び上記のバンプ部１１２を洗浄したりするための照射光線を、プログラム可能な単一のレーザ光線に置き換えてもよい。そうしたプログラム可能な単一レーザ光線によれば、金属粉末（１２８、２２８）を溶融する熱がバンプ部１１２に対しより一層正確に導かれる。従って、熱暴露を制御するマスキングプレートを必ずしも必要とはせず、バンプ（１５０、２５０）を形成する金属粉末（１２８，２２８）の一部を選択的に溶融することができる。
図６には、本発明の一実施形態による基板１０４のボンドパッド１０８上に形成される多くの二重層金属バンプ３５０の断面図が示されている。各二重層バンプ３５０は、ボンドパッド１０８に接続される第一バンプ１５０と、第一バンプ１５０上に形成及び接続される第二バンプ２５０とを含む。フリップチップアセンブリにおいて、例えば、二重層バンプ３５０は、半導体基板１０４を電子パッケージ内の外部基板に電気的に接続するためのコネクタを提供する。一般に、第一バンプ１５０は、隆起部を提供し、一方、第二バンプ２５０は、はんだ接合構造を提供する。
上記のプロセスを、基板１０４上へのバンプの形成について記載したが、本発明は、ＰＣＢ基板上への相互接続又はバンプの形成に適用することができる。上記のプロセスは、二層より多い層のバンプを有するコネクタの形成に適用することができる。例えば、コネクタの第三バンプは、第二バンプ２５０上に第三金属粉末を蒸着させ、第三金属粉末の一部を選択的に溶融又はリフロすることにより形成することができる。
本発明によれば、特に、必要とされる手段を最小限にし、湿潤化学プロセスを含まず、再利用可能なマスキングプレートを用いる等の理由から、製造コストを低減することができる。プログラム可能であり、金属粉末を選択的に溶融する単一のレーザ光線を使用する場合、マスキングプレートを省略してもよい。
本発明の更に別の利点としては、単一層のバンプと比較して二重バンプ又は多層バンプによって高い隆起部が得られることが挙げられる。高温時、シリコンウェハ及びバンプは、シリコンウェハと、ＰＣＢ等の外部表面との間の膨張差により生じる熱機械的応力の影響を受けやすい。膨張差は、異なる材料における熱膨張係数（ＣＴＥ）の不整合によるものである。過剰な応力によって、シリコン破砕やバンブ破砕等がもたらされる虞がある。高い隆起部によって、ＣＴＥの不整合による応力が解放されるため、バンプ接合の信頼性が向上する。
本発明の更に別の利点として、バンプサイズ及びバンプピッチの縮小化が挙げられる。第一バンプ１５０上に第二バンプ２５０を形成することにより、バンプサイズ又は直径を増大させずに、高い隆起部を得ることができる。これにより、用いられる金属粉末粒子径及びマスキングプレートの開口の解像度に応じて、約５０μｍ〜約７５μｍの範囲よりも低く、又は微細なバンプピッチが可能になる。プログラム可能なレーザ光線が用いられる実施形態において、バンプサイズ及びピッチは、レーザ光線の分解能に応じて決められる。
本発明の他の実施形態は、当業者にとって、本発明の明細書及び実施面を考慮すれば明らかである。更に、説明を明確にするため、特定の専門用語を用いたが、本発明を制限するものではない。上記の実施形態および好適な特徴は、例示的なものとみなすべきであり、本発明は、添付の特許請求の範囲により規定される。
本発明の一実施形態による半導体ウェハの拡大断面図。 本発明の一実施形態による第一金属粉末を有する図１の半導体ウェハの拡大断面図。 本発明の一実施形態による第一金属粉末の第一照射中における図２の半導体ウェハの拡大断面図。 本発明の一実施形態による第一バンプ上に第二金属粉末を有する図３の半導体ウェハの拡大断面図。 本発明の一実施形態による第二金属粉末の第二照射中における図４の半導体ウェハの拡大断面図。 本発明の一実施形態による半導体ウェハのボンドパッド上に形成された多数の二重層金属バンプの拡大断面図。

Claims (13)

  1. 基板上に二重層バンプを形成する方法であって、
    前記基板上に第一金属粉末を蒸着するステップと、
    前記基板上に第一マスキングプレートを配置するステップであって、前記第一マスキングプレートは少なくとも一つの開口を備えているステップと、
    前記第一マスキングプレートの開口を通過して導かれた光線を照射して前記第一金属粉末を溶融し、第一バンプを形成するステップと、
    少なくとも前記第一バンプ上に第二金属粉末を蒸着するステップと、
    前記基板上に第二マスキングプレートを配置するステップであって、前記第二マスキングプレートは少なくとも一つの開口を備えているステップと、
    前記第二マスキングプレートの開口を通過して導かれた光線を照射して前記第二金属粉末を溶融し、前記第一バンプ上に第二バンプを形成するステップであって、前記第一バンプ及び前記第二バンプが二重層バンプを形成し、前記二重層バンプの周囲が、前記第一金属粉末及び第二金属粉末の残存する部分により包囲されている方法。
  2. 請求項１記載の二重層バンプを形成する方法において、
    前記第一金属粉末を溶融するステップは、
    前記第一金属粉末の選択された部分に光線を照射することにより、その選択された部分を溶融するステップを備える方法。
  3. 請求項２記載の二重層バンプを形成する方法において、
    前記第二金属粉末を溶融するステップは、
    前記第二金属粉末の選択された部分に光線を照射することにより、その選択された部分を溶融するステップを備える方法。
  4. 請求項１記載の二重層バンプを形成する方法において、
    前記第二金属粉末の融点は、前記第一金属粉末の融点よりも低い方法。
  5. 請求項１記載の二重層バンプを形成する方法において、
    前記第一金属粉末及び前記第二金属粉末は、５μｍ〜１０μｍの粒子径を有している方法。
  6. 請求項５記載の二重層バンプを形成する方法において、
    前記第一金属粉末は銅又は高融点鉛はんだを含み、前記第二金属粉末は共晶はんだを含む方法。
  7. 請求項１記載の二重層バンプを形成する方法は、更に、
    前記第一金属粉末を蒸着する前に前記基板上のボンドパッドを洗浄するステップを備える方法。
  8. 請求項７記載の二重層バンプを形成する方法において、
    前記洗浄するステップは、前記ボンドパッドに光線を照射して、同ボンドパッド上の不純物を焼き尽くすステップを備える方法。
  9. 請求項１記載の二重層バンプを形成する方法において、
    前記第一金属粉末を溶融するステップは、更に、プログラム可能な単一のレーザ光線により前記第一金属粉末の一部に光線を照射するステップを備える方法。
  10. 請求項１記載の二重層バンプを形成する方法は、更に、
    前記基板上に残存する前記第一及び第二金属粉末の非溶融部分を除去するステップを備える方法。
  11. 基板上に多層コネクタを形成する方法であって、
    前記基板上に第一金属粉末を蒸着するステップと、
    前記基板上に第一マスキングプレートを配置するステップであって、前記第一マスキングプレートは少なくとも一つの開口を備えているステップと、
    前記第一マスキングプレートの開口を通過して導かれた光線を前記第一金属粉末の選択された部分に照射して、第一バンプを形成するステップと、
    前記第一バンプ上に第二金属粉末を蒸着するステップと、
    前記基板上に第二マスキングプレートを配置するステップであって、前記第二マスキングプレートは少なくとも一つの開口を備えているステップと、
    前記第二マスキングプレートの開口を通過して導かれた光線を前記第二金属粉末に照射して、前記第一バンプ上に第二バンプを形成するステップであって、前記第一バンプ及び前記第二バンプが多層コネクタを形成し、前記多層コネクタの周囲が、前記第一金属粉末及び第二金属粉末の残存する部分により包囲されている方法。
  12. 請求項１１記載の多層コネクタを形成する方法において、
    前記第二金属粉末の融点は、前記第一金属粉末の融点よりも低い方法。
  13. 請求項１１記載の多層コネクタを形成する方法において、
    前記第一金属粉末及び前記第二金属粉末は、５μｍ〜１０μｍの粒子径を有している方法。
JP2006294279A 2005-10-31 2006-10-30 基板上に多層バンプを形成する方法 Expired - Fee Related JP5079304B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/263,440 US7279409B2 (en) 2005-10-31 2005-10-31 Method for forming multi-layer bumps on a substrate
US11/263,440 2005-10-31

Publications (2)

Publication Number Publication Date
JP2007129220A JP2007129220A (ja) 2007-05-24
JP5079304B2 true JP5079304B2 (ja) 2012-11-21

Family

ID=37996971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006294279A Expired - Fee Related JP5079304B2 (ja) 2005-10-31 2006-10-30 基板上に多層バンプを形成する方法

Country Status (7)

Country Link
US (1) US7279409B2 (ja)
JP (1) JP5079304B2 (ja)
KR (1) KR101279234B1 (ja)
CN (1) CN1959531A (ja)
DE (1) DE102006051151A1 (ja)
SG (1) SG131913A1 (ja)
TW (1) TWI330876B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639786B1 (ko) 2009-01-14 2016-07-15 코닌클리케 필립스 엔.브이. 기판 상에 적어도 하나의 전기 전도성 막을 퇴적하는 방법
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
JP5397243B2 (ja) * 2010-01-28 2014-01-22 日立化成株式会社 半導体装置の製造方法及び回路部材接続用接着シート
US9636782B2 (en) 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
US20140144593A1 (en) 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
TWI576190B (zh) * 2013-08-01 2017-04-01 Ibm 使用中段波長紅外光輻射燒蝕之晶圓剝離
DE102013220886A1 (de) * 2013-10-15 2015-04-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen einer metallischen Kontaktierungsstruktur auf einem Halbleitersubstrat
US9474162B2 (en) 2014-01-10 2016-10-18 Freescale Semiocnductor, Inc. Circuit substrate and method of manufacturing same
CN105632910B (zh) * 2015-03-31 2021-04-30 中国科学院微电子研究所 栅导体层及其制造方法
CN108807202B (zh) * 2018-06-11 2019-11-12 广东海洋大学 一种激光制作钎料凸点的方法
CN112599642A (zh) * 2020-12-18 2021-04-02 泰州隆基乐叶光伏科技有限公司 一种电池片的焊接方法以及光伏组件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110241A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JP3193100B2 (ja) * 1992-03-13 2001-07-30 富士通株式会社 半導体装置
JP2586811B2 (ja) 1993-11-29 1997-03-05 日本電気株式会社 はんだバンプ形成方法
US5470787A (en) 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
JPH07321444A (ja) * 1994-05-24 1995-12-08 Fujitsu Ltd 金属パターン形成方法
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP2000228576A (ja) * 1999-02-08 2000-08-15 Ricoh Co Ltd バンプを具備する回路基板とその製造方法
JP2000252313A (ja) * 1999-02-25 2000-09-14 Sony Corp メッキ被膜の形成方法および半導体装置の製造方法
JP2002026056A (ja) 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
JP2002076043A (ja) 2000-08-28 2002-03-15 Mitsubishi Electric Corp バンプ形成方法、半導体装置、およびバンプ形成装置
JP2005235856A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd フリップチップ実装方法及びその装置

Also Published As

Publication number Publication date
TWI330876B (en) 2010-09-21
US20070099413A1 (en) 2007-05-03
JP2007129220A (ja) 2007-05-24
SG131913A1 (en) 2007-05-28
TW200725768A (en) 2007-07-01
DE102006051151A1 (de) 2007-06-06
US7279409B2 (en) 2007-10-09
CN1959531A (zh) 2007-05-09
KR101279234B1 (ko) 2013-06-26
KR20070046756A (ko) 2007-05-03

Similar Documents

Publication Publication Date Title
JP5079304B2 (ja) 基板上に多層バンプを形成する方法
JP3554695B2 (ja) 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法
US6454159B1 (en) Method for forming electrical connecting structure
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US6153940A (en) Core metal soldering knob flip-chip technology
JP5363789B2 (ja) 光半導体装置
US20020064930A1 (en) Method for forming a solder bump, and process for fabricating a semiconductor device
US7745258B2 (en) Manufacturing method of semiconductor device
WO2006126361A1 (ja) ハンダバンプ形成方法および半導体素子の実装方法
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
JP6772232B2 (ja) プリント回路板及び電子機器
JP2006202969A (ja) 半導体装置およびその実装体
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP2009218233A (ja) 半導体装置及びその製造方法
TW200845251A (en) Bump structure for semiconductor device
JPH09246319A (ja) フリップチップ実装方法
JP3671999B2 (ja) 半導体装置およびその製造方法ならびに半導体実装装置
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
TW533556B (en) Manufacturing process of bump
JP2021007163A (ja) プリント回路板及び電子機器
JP2001230537A (ja) ハンダバンプの形成方法
JPH08255798A (ja) バンプ形成方法
JP2009194357A (ja) 半導体装置およびその製造方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP2003124244A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees