DE60132528T2 - Mikrolötverfahren und -vorrichtung - Google Patents

Mikrolötverfahren und -vorrichtung Download PDF

Info

Publication number
DE60132528T2
DE60132528T2 DE60132528T DE60132528T DE60132528T2 DE 60132528 T2 DE60132528 T2 DE 60132528T2 DE 60132528 T DE60132528 T DE 60132528T DE 60132528 T DE60132528 T DE 60132528T DE 60132528 T2 DE60132528 T2 DE 60132528T2
Authority
DE
Germany
Prior art keywords
module
layer
solder
heating circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60132528T
Other languages
English (en)
Other versions
DE60132528D1 (de
Inventor
Yaoling Sunnyvale Pan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Fiber IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Fiber IP Singapore Pte Ltd filed Critical Avago Technologies Fiber IP Singapore Pte Ltd
Publication of DE60132528D1 publication Critical patent/DE60132528D1/de
Application granted granted Critical
Publication of DE60132528T2 publication Critical patent/DE60132528T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81234—Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1115—Resistance heating, e.g. by current through the PCB conductors or through a metallic mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Die Erfindung betrifft im Allgemeinen Verbindungstechnologien und insbesondere Mikrolöttechnologien, welche zum Komponentenpackaging von Integrierten-Schaltkreis-Vorrichtungen verwendet werden.
  • Löten wird in Verbindungstechnologien weit verbreitet verwendet zum Packaging von Komponenten und wird in vielen Anwendungen verwendet, welche, ohne Beschränkung, beinhalten, Flip-Chip, Chip Scale Packaging (CSP), Multichipmodule (MCM), Ball Grid Array (BGA), Chip-auf-Glass (COG), Chip-auf-Platine (COB) und Waferlevel-Packaging. Ein Grundlötprozess weist Schritte des Lotdeponierens und des Lot-Rückflusses (solder reflow) auf. Zuerst wird auf aktiven Vorrichtungen, wie zum Beispiel integrierter Schaltkreis-Chips (IC's) oder, üblicher, auf einem Modul, an welches IC's befestigt werden sollen, Lot deponiert (gewöhnlich über Verdampfung oder Elektroplating). Dann werden das Modul und die IC's zusammengelötet, um zum Beispiel ein Multichipmodul oder MCM zu bilden. Das Löten wird durchgeführt, indem die IC's auf dem Modul platziert werden (so dass das deponierte Lot zwischen dem Modul und den IC's positioniert ist) und das Lot mittels Wärme aufgeschmolzen wird. Um die notwendige Wärme zuzuführen, wird das gesamte MCM in einem Ofen platziert. Während des Aufschmelzprozesses schmilzt das Lot, fließt rück und verfestigt sich, wenn es sich abkühlt, wodurch sich eine Verbindung zwischen dem Modul und den IC's ergibt. Mit dem steigenden Bedarf an miniaturisierten Systemen und hochfeinem Packaging, sind Lötverfahren eine populäre Technologie zur Chip (die) Befestigung geworden, um MCM's, BGA's und ähnliches zu bilden.
  • In herkömmlichen Packaging von Elektronikkomponenten und Zusammenfügungstechnologien werden während des Aufschmelzschrittes des Lötprozesses die gesamte Komponente einschließlich des Moduls und aller der Vorrichtungen, welche an das Modul befestigt sind, zusammen erhitzt. Gewöhnlich werden eine Anzahl von aktiven Vorrichtungen an ein Modul gelötet und die aktiven Vorrichtungen mögen verschiedene Schaltkreistypen mit verschiedenen Materialien gemacht oder beides aufweisen. Mehrere Probleme erwachsen aus dem Heizprozess. Zuerst weisen die aktiven Vorrichtungen und das Modul wahrscheinlich unterschiedliche Stresstoleranzen, unterschiedliche thermische Ausdehnungskoeffizienten, Wärmezurückhaltungs- und -abstrahlungscharakteristika auf. Diese Unterschiede mögen zu mechanischen Ausfällen, wie beispielsweise schlechten Kontakt, führen. Zweitens mögen eine oder mehrere Vorrichtungen wegen des thermischen Stresses ausfallen. Drittens ist es wegen dieser Unterschiede schwer die Aufschmelztemperatur und die Zeiterfordernisse zu steuern. Viertens ist es schwer, wenn das Komponentenpackaging gelötet ist, auf Chipievel nachzuarbeiten. D. h. wenn eine schlechte Vorrichtung auf einem gelöteten, gepackten MCM gefunden wird, wird die schlechte Vorrichtung wahrscheinlich nicht ersetzt und die gesamte Komponente mag aussortiert werden.
  • Um diese Probleme zu lindern wurden mit einigem Erfolg örtlich begrenzte Heizverfahren verwendet. Zum Beispiel verwendet die elektrische Induktionsheiztechnologie elektromagnetische Felder, um Strom um einen Lötbereich herum zu induzieren, um Wärme zu erzeugen, um das Lot aufzuschmelzen. Ein Nachteil dieser Technologie mag sein, dass der induzierte Strom die Vorrichtungen beschädigen mag. Ein anderes Beispiel ist die Laserschweißtechnologie. Im Laserschweißprozess wir ein Laserstrahl auf Lötbereiche fokussiert, um Wärme zu erzeugen, um das Lot zu schmelzen. Hierbei wird ein Teil der Photonenergie des Lasers durch die Vorrichtungen absorbiert und in thermische Energie umgewandelt. Die thermische Energie mag die Vorrichtung beschädigen. Ferner sind Laserschweißsysteme sehr komplex, wodurch ihr weit verbreiteter Gebrauch begrenzt wird.
  • Beide, das elektrische Induktionsheizverfahren und das Laserschweißen haben für Flip-Chip Anwendungen, wie beispielsweise BGA und CSP, Grenzen, weil der Induktionsstrom oder die Laserstrahlenergie die Vorrichtung von oben oder der Rückseite durchdringen muss, um Wärme an dem Lot zu erzeugen. Während des Wärmeerzeugungsprozesses wird der Induktionsstrom (für die Induktionsheiztechnologie) oder die Photonenergie (für die Laserschweißtechnologie) durch die Vorrichtung absorbiert, wodurch lokaler thermischer Stress und globale thermische Expansion über das MCM verursacht werden.
  • Demgemäß gibt es weiterhin einen Bedarf an einer Technologie, um Vorrichtungen auf ein Modul zu packen, ohne das die Vorrichtungen oder das Modul beschädigt werden.
  • FR 2 638 050 zeigt eine Vorrichtung, bei der eine Komponente an eine Lotschicht montiert ist, die auf einer Oberfläche eines Substrats bereitgestellt ist. Eine Widerstandsschicht ist unterhalb der Lotschicht bereitgestellt, um das Lotmaterial der Lotschicht mittels Anlegens eines elektrischen Stroms durch elektrische Kontakte und durch Löcher hindurch an die Widerstandsschicht zu heizen. Zum Montieren der Komponente wird dieselbe auf der Lotschicht platziert und das Lotmaterial wird geheizt, um die Komponente an die Lotschicht zu montieren.
  • DE 19 542 165 zeigt eine Platine, welche ein Drahtloch aufweist, welches eine obere Oberfläche aufweist, die ein Lotpad aufweist. Das Drahtloch ist mit den Hauptoberflächen der Platine mit jeweiligen Teilen eines Leiters verbunden, welche mittels einer Drahtverbindung, die in dem Drahtloch bereitgestellt sind, verbunden sind. Das Lotpad wird geheizt und geschmolzen mittels eines Heizleiters, der in dem Substrat bereitgestellt ist. Der Heizleiter bildet ein Band und ist am Drahtloch ausgebildet, um dasselbe in einer ringförmigen Weise zu umgeben.
  • US 4 506 139 zeigt einen Hybrid-Schaltkreis-Chip, wobei ein Chip in einer Trägerstruktur angeordnet ist, so dass korrespondierende Bondpads des Chips und der Trägerstruktur mit einem metallischen Material gebondet sind. Der Chip weist einen Widerstandsfilm zum Heizen des metallischen Lotmaterials auf. Der Strom zum Heizen des Widerstandsfilms wird bereitgestellt, indem eine externe Elektrosonde mit dem Widerstandsfilm verbunden wird.
  • US 5 951 893 offenbart eine Struktur, welche ein erstes und ein zweites Substrat aufweist, wobei das erste Substrat auf einer ersten Hauptoberfläche einen Heizkreis aufweist. Der Heizkreis ist mit einer Oxidschicht bedeckt, um ihn von einem auf der Oxidschicht bereitgestellten Bump zu isolieren. Ferner weist das zweite Substrat einen Bump auf, der für eine Verbindung mit dem Bump des ersten Substrats angeordnet ist.
  • GB A 2 300 340 offenbart eine elektrische Schaltkreisanordnung, wobei eine obere leitfähige Schicht aus Cu und eine untere leitfähige Schicht aus Ni an einer Platine in einer Sandwichstruktur bereitgestellt sind. Die Schichten sind teilweise an ein darunterliegendes Substrat geätzt, um verschiedene leitfähige Tracks zum Verbinden elektrischer Komponenten zu bilden. Ferner ist in einem Bereich des Tracks die obere Schicht weggeätzt, um einen Bereich erhöhten Widerstandes zu bilden. Der Bereich des erhöhten Widerstandes wird mittels Anlegens von Strom geheizt, um die Temperatur der Komponente auf eine Betriebstemperatur anzuheben.
  • Es ist eine Aufgabe der Erfindung ein vereinfachtes Modul bereitzustellen, welches ohne Schaden durch die Wärme, die beim Löten angelegt wird, das daran Löten einer Vorrichtung gestattet.
  • Diese Aufgabe wird gelöst mittels eines Moduls gemäß Anspruch 1.
  • Die Erfindung stellt ein System bereit, welches die Vorrichtung aufweist, die an das erfinderische Modul gelötet ist. Ferner stellt die Erfindung ein Verfahren zum Verbinden und Losmachen der Vorrichtung mit bzw. von dem erfinderischen Modul bereit.
  • Gemäß einem Aspekt der Erfindung weist ein System, wie beispielsweise ein Modul, einen Heizkreis auf, der eine Widerstandsschicht und eine Leiterschicht aufweist, die strukturiert ist, um einen Strompfad zu definieren, wobei der Strompfad einen Abschnitt der Widerstandsschicht aufweist.
  • Zum Anbringen der aktiven Vorrichtungen an das Modul wird Lot auf das Modul deponiert. Dann werden die aktiven Vorrichtungen auf das Modul platziert. Als nächstes wird Strom an den Heizkreis angelegt, wodurch Wärme erzeugt wird, wodurch das Lot aufgeschmolzen wird, um die aktiven Vorrichtungen an dem Modul anzubringen.
  • Gemäß einem anderen Aspekt der Erfindung wird ein System, welches einen elektrisch örtlich begrenzten Heizkreis aufweist, hergestellt, indem eine Widerstandsschicht auf ein Substrat hergestellt wird und eine strukturierte Leiterschicht hergestellt wird, wobei die strukturierte Leiterschicht einen Strompfad definiert, wobei der Strompfad einen Abschnitt der Widerstandsschicht aufweist.
  • Andere Aspekte und Vorteile der Erfindung werden durch die nachfolgende detaillierte Beschreibung offensichtlich werden, wenn sie in Verbindung mit den begleitenden Zeichnungen gebracht wird, welche beispielhaft die Prinzipien der Erfindung illustriert.
  • Figurenkurzbeschreibung
  • 1 ist eine perspektivische Ansicht eines Systems gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 ist eine Seitenansicht der Linie A-A des Systems der 1;
  • 3 ist eine Seitenansicht eines exemplarischen Moduls; und
  • 4 ist eine Draufsicht auf ein System gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • Detaillierte Beschreibung
  • Wie in den Zeichnungen zum Zwecke der Illustration gezeigt, mag die Erfindung als ein Heizkreis in einem Multichipmodul (MCM) verkörpert sein, der verwendet werden mag, um Lot auf dem MCM selektiv zu erhitzen und aufzuschmelzen. Der Heizkreis weist eine Widerstandsschicht und eine Leiterschicht auf. Die Leiterschicht ist strukturiert, um einen Strompfad zu definieren, wobei der Strompfad Abschnitte der Widerstandsschicht aufweist. Wenn Strom in den Strompfad eingegeben wird, erzeugen die Widerstandsabschnitte Wärme, um das Lot aufzuschmelzen. Daher ist eine örtlich begrenzte Applikation von Wärme möglich, ohne einen Induktivstrom oder Photonenergie zu den IC's zu leiten, welche auf dem MCM montiert sind. Ferner mögen verschiedene Mengen an Wärme an verschiedene Abschnitte desselben MCM-Modul angelegt werden, so dass eine Hybridanordnung möglich gemacht wird. Ferner erlaubt die Erfindung das Nachbearbeiten einer schlechten MCM Vorrichtung mittels des Erlaubens einer selektiven Entfernung von schlechten Komponenten, die auf dem MCM montiert sind. Zum Zwecke der Illustration der Erfindung wird eine MCM Vorrichtung, welches die Erfindung verkörpert, verwendet. Jedoch ist die Erfindung nicht auf solche Vorrichtungen beschränkt.
  • Bezug nehmend auf 1 wird eine MCM Vorrichtung 100 dargestellt, welche ein Modul 102 und zwei IC's 104 und 106 aufweist. 1 zeigt den IC 104 bereits am Modul 102 befestigt und den IC 106 dabei wie er gerade am Modul 102 befestigt wird, wie dies durch einen Pfeil 107 angezeigt wird. Um den IC 106 an dem Modul 102 zu befestigen, wird der IC 106 so auf dem Modul 102 platziert, dass IC Verbindungspads 108 korrespondierende Modul Verbindungspads 110 kontaktieren. In 1 zeigt, um ein Durcheinander zu verhindern, Bezugszeichen 108 nur zu wenigen der Verbindungspads des IC 106 hin. Gleichermaßen zeigt Bezugszeichen 110 nur zu wenigen der Verbindungspads des Moduls 102 hin. Die IC Verbindungspads 108, die Modul Verbindungspads 110 oder beide mögen Lot darauf deponiert haben. 1 zeigt ebenfalls Kontaktpads 112. Die Verbindungspads 112 mögen verwendet werden, um Strom an den Heizkreis anzulegen. Die Kontaktpads 112 und der Heizkreis sind weiter in 2 gezeigt und werden nachfolgend diskutiert.
  • Bezug nehmend auf 2 wird eine Querschnitts-Seitenansicht entlang der Linie A-A des Moduls 102 der 1 gezeigt. Das Modul 102 weist ein Substrat 120 auf. Das Substrat 120 für das MCM mag Silizium sein. Jedoch mag das Substrat 120 jedes geeignete Material sein, auf welchen die anderen Abschnitte des Moduls 102 hergestellt werden mögen. Auf dem Substrat 120 mag eine erste dielektrische Isolationsschicht 122 hergestellt werden. Die erste Isolationsschicht 122 mag das Substrat 120 von der Widerstandsschicht 124 trennen. Die Widerstandsschicht 124 mag auf der ersten Isolationsschicht 122 hergestellt sein. Dann mag eine Leiterschicht 126 mag auf der Widerstandsschicht 124 hergestellt sein. Die Leiterschicht 126 ist strukturiert, um den Strompfad zu definieren. Der Strompfad weist zumindest einen Abschnitt der Widerstandsschicht 124 auf.
  • In 2 ist der Strompfad durch die gestrichelte Linie angezeigt, auf welche durch das Bezugszeichen 150 hingewiesen wird. Der Strompfad 150 weist Abschnitte der Widerstandsschicht auf, auf welche Abschnitte generell mit dem Bezugszeichen 124a hingewiesen wird. Wenn Strom in den Strompfad eingeleitet wird, fließt der Strom innerhalb der Leiterschicht 126, wo die Leiterschicht innerhalb des Strompfades 150 verfügbar ist. Dies passiert, weil die Impedanz der Leiterschicht 126 wesentlich geringer als die Impedanz der Widerstandsschicht 124 ist. Deshalb, zum Zwecke der Diskussion der Erfindung, repräsentiert die gestrichelte Linie 150 sowohl den Strompfad als auch den Stromfluss durch den Strompfad. Bereiche des Stroms 150, der durch die Abschnitte 124a der Widerstandsschicht 124 fließt, werden generell mit dem Bezugszeichen 128 angezeigt. Der Strom, der durch die Abschnitte 124a der Widerstandsschicht 124 fließt, erzeugt wegen des Joel Effekts in diesen Abschnitten Wärme. Demgemäß mögen die Bereiche 124 generell als "Heizbereiche" bezeichnet werden. Ferner mag der Strompfad 150, welcher die Abschnitte 124a der Widerstandsschicht 124 und die strukturierte Leiterschicht 126 aufweist, als Heizkreis bezeichnet werden. Der Strom 150 mag abhängig von der Anwendung und dem Lotmaterial Gleichstrom oder Wechselstrom sein. Der Strompegel mag abhängig von dem Aufschmelzprofil, der Lotgeometrie und dem Lotmaterialien angepasst werden. Zum Steuern der Lötcharakteristik mögen mehrere Aufschmelzschritte verwendet werden. In den Bereichen 128 mag abhängig vom Material, welches für die Widerstandsschicht verwendet wird, der Höhe des angelegten Stroms und der Dauer des Stroms eine Temperatur bis zu 400°C erzeugt werden.
  • Eine zweite dielektrische Isolationsschicht 130 mag auf der Leiterschicht 126 hergestellt werden. Die zweite Isolationsschicht 130 isoliert und schützt den Heizkreis. Abschnitte der zweiten Isolationsschicht mögen geätzt werden, um Leistungskontaktpads auszubilden. Vorzugsweise kontaktieren die Verbindungspads 112 die Leiterschicht 126 und stellen Terminals bereit, durch welche hindurch der Strom 150 an den Strompfad 150 angelegt werden mag.
  • In dem dargestellten Ausführungsbeispiel mag eine untere Bump-Metallschicht (UBM) 134 auf Abschnitten der zweiten Isolationsschicht 130 hergestellt werden. Die UBM Schicht 134 mag als Keimmetall für eine elektrische Lotplattierung verwendet werden. Und Lot 136 mag auf der UBM Schicht 134 deponiert werden. In einem Ausführungsbeispiel mag das Lot 136 an den gleichen Positionen wie die Verbindungspads 110 der 1 sein. Alternativ mag abhängig von der Anwendung, z. B. CSP oder BGA, das Lot 136 an andere Positionen (andere als die Verbindungspads 110) geroutet werden.
  • Nun Bezug nehmend auf die 1 und 2, wird, nachdem das Lot 136 deponiert wurde, die Vorrichtung 106 auf das Modul 102 platziert, um den IC 106 mit dem Modul 102 zu verbinden. Dann wird Strom an den Heizkreis angelegt, wodurch in den Heizbereichen 128 Wärme erzeugt wird, welche das Lot 136 aufschmilzt. Das Lot 136 kühlt dann ab und verbindet den IC 106 elektrisch und physisch mit dem Modul 102.
  • 3 stellt ein Beispiel eines Moduls 102 der 1 dar, wobei dieses Beispiel als Modul 102b bezeichnet werden mag. Bezug nehmend auf 3 ist das Modul 102b ähnlich dem Modul 102 der 2 und es werden, zur Bequemlichkeit, Abschnitte des Moduls 102b der 3, die Abschnitten des Moduls 102 der 2 ähnlich sind, die gleichen Bezugszeichen zugewiesen. Das Modul 102b weist den Heizkreis 125 auf, welcher Widerstandsabschnitte 124b und Leiterabschnitte 126b aufweist, die zusammen mit den Widerstandsabschnitten 124b einen Strompfad 150b auf einem einzelnen Heizkreis 125 definieren.
  • Die Herstellung des Systems gemäß der Erfindung mag unter Verwendung der 2, mit der 3 als ein Beispiel, dargestellt werden. Bezug nehmend auf 2 und 3 mag zum Fertigen des Moduls 102 oder 102b die erste dielektrische Schicht auf einem Substrat 120 deponiert werden. Das Substrat mag Silizium, Glas, ein Komplett- oder Funktions-IC-Modul oder irgendein anderes geeignetes Material sein. Das Dielektrikum mag SiO2 (Siliziumdioxid), SixNy (Siliziumnitrat), SiC (Siliziumkarbid) oder Polyimid sein. In Experimenten wurde ein Siliziumsubstrat mit einem Siliziumdioxid Dielektrikum von mehreren Mikrometern Dicke mit Erfolg verwendet.
  • Als nächstes wird die Widerstandsschicht 124 auf der ersten Isolationsschicht 122 deponiert. Die Widerstandsschicht mag TaAl (Tantal-Aluminium), TaN (Tantalnitrid), Ni (Nickel), Cr (Chrom) oder andere Materialien, welche einen hohen Widerstand haben, sein. Typische Flächenwiderstände von Widerstandsmaterialien mögen im Bereich von 30 Ω/☐ bis 200 Ω/☐ sein. In Experimenten wurden 800 Ångström (Å) TaAl verwendet.
  • Die Depositions- und Ätztechniken für die dielektrische Schicht 122 und die andere Schichten, die hierin diskutiert wurden, sind im Stand der Technik bekannt und werden nicht im Detail diskutiert.
  • Um den Heizkreis der 2, welcher die strukturierte Leiterschicht 126 aufweist, herzustellen, wird als nächstes die Leiterschicht 126 deponiert. Dann wird die Leiterschicht 126 geätzt, um den Strompfad 150 zu definieren. Mögliche Kandidaten für die Leiterschicht 126 mögen Al (Aluminium), Au (Gold) oder Cu (Kupfer) aufweisen. In Experimenten war die Isolationsschicht 126 0,5 Mikrometer AlCu (Aluminium-Kupfer). Die Größe der Abschnitte 124a der Widerstände war für einige Anwendungen etwa 100 Mikrometer auf 100 Quadratmikrometer rechteckiger Fläche.
  • Alternativ mag, um den Heizkreis 125 der 3 herzustellen, die Widerstandsschicht 124 geätzt werden, wobei nur die Abschnitte 124b der Widerstandsschicht 124 übrig bleiben. Dann mögen die Leiterschichtabschnitte 126 hergestellt werden.
  • Als nächstes mag eine zweite dielektrische Isolationsschicht 130 deponiert werden, um den Heizkreis (124a und 126) oder die Heizkreisschicht 125 vom Signalrouting oder anderen Schaltkreisen zu isolieren, die auf dem Substrat 120 hergestellt werden mögen. Die zweite Isolationsschicht 130 mag geätzt werden und die Kontaktpads 112 mögen ausgebildet werden. In Experimenten war die zweite Isolationsschicht 3500 Å Siliziumnitrat. Die Kontaktpads waren Tantal oder Gold.
  • Als Nächstes mag die UBM Schicht 134 hergestellt werden. In Experimenten wurden 3 Mikrometer dickes Kupfer als die UBM verwendet. Dann mag ein photolithographischer Prozess verwendet werden, um den Lotbereich zu definieren. Lot mag deponiert werden, indem Elektroplattinierungstechnik oder irgendein anderes geeignetes Verfahren verwendet wird. Schlussendlich mag Photolackstripper verwendet werden, um ungewollte Abschnitte der UBM Schicht 130 mittels Ätzens zu entfernen. Für das Lot mag, abhängig von der Anwendung, eine große Auswahl von Materialien geeignet sein. In einem Experiment wurde ein platinierter eutektischer 60/40 Sn/Pb Lotbump erfolgreich verwendet, der eine kreisförmige Größe von 15 Mikrometer Höhe und 100 Mikrometer in Durchmesser hatte. Verwenden solcher kreisförmiger Lötstrukturen führt zu einem hermetisch abgedichteten Schott zwischen dem Modul und der dadurch befestigten Vorrichtung.
  • 2 und 3 stellen den Heizkreis (124a und 126) und die Heizkreisschicht 125 dar, welche auf dem Modul 102a bzw. 102b hergestellt sind. Diese werden nur zum Zwecke der Darstellung der Erfindung verwendet. Der Heizkreis oder die Heizkreisschicht mögen auf dem Chip 104 bis 106 der 1 oder jedem anderen System hergestellt werden, wo örtlich begrenztes Heizen nützlich sein mag. Ferner weisen die Strompfade 150 des Moduls 102a und 150b des Moduls 102b vier Abschnitte 124a der Widerstandsschicht 124 auf. Dies dient wiederum nur dem Zwecke der Darstellung der Erfindung. Es ist offensichtlich, dass jeder der Strompfade 150 und 150b jede Anzahl und jede Form von Abschnitten 124a der Widerstandsschicht 124 aufweisen mag.
  • Da Wärme nur erzeugt wird, wenn Strom angelegt wird, kann das Anlegen des Stroms gesteuert werden, so dass die Wärme auf bestimmte Bereiche örtlich eingeschränkt werden kann. Demgemäß mag jede Vorrichtung auf einem Modul einer MCM Komponente entfernt oder wieder angebracht werden mittels Anlegens eines Stroms, wodurch nur das Lot, welches die bestimmte Vorrichtung hält, aufgeschmolzen wird. Diese Flexibilität ermöglicht es, dass das MCM nachbearbeitet wird. Dies ist insbesondere nützlich für Hybridanordnungsanwendungen, wo ein einzelnes Modul Vorrichtungen verschiedenen Materials halten mag.
  • 4 ist eine Draufsicht auf ein anderes Modul gemäß der Erfindung. Das Modul 160 weist einen ersten Heizkreis 162, einen zweiten Heizkreis 164 und einen dritten Heizkreis 166 auf. Der erste Heizkreis 162 mag zum Anlegen von Strom an den ersten Heizkreis zwei Verbindungspads 161 aufweisen. Ferner weist der erste Heizkreis 162 vier Heizbereiche 163 auf. Der zweite Heizkreis 164 mag ähnlich wie der erste Heizkreis 162 konfiguriert sein und mag, zusammen mit dem ersten Heizkreis 162, verwendet werden, um ein IC mit dem Modul 160 zu verbinden. Der dritte Heizkreis 166 mag einen länglichen Heizbereich 167 aufweisen, welcher ein elliptisches oder kreisförmiges Muster bildet. Die Konfiguration oder Form eines Heizkreises der Erfindung ist hinsichtlich der Muster oder der Anzahl der Heizbereiche nicht beschränkt. Beim Testen war der längliche Heizbereich etwa 130 Mikrometer breit, wobei ein kreisförmiges Muster von etwa 3 mm Durchmesser gebildet wurde.
  • Aus dem vorherigen wird es eingesehen werden, dass die Erfindung ein neues und vorteilhaftes Verfahren des Packaging von Vorrichtungen auf Modul Modulen bereitstellt.

Claims (10)

  1. Modul (102), aufweisend: – ein Substrat (120); – einen Heizkreis (150), der auf dem Substrat (120) angeordnet ist, wobei der Heizkreis aufweist: – eine unstrukturierte Widerstandsschicht (124); und – eine strukturierte Leiterschicht (126), die auf der Widerstandsschicht (124) angeordnet ist, wobei die Leiterschicht (126) derart strukturiert ist, dass zumindest ein Heizbereich (128) bereitgestellt ist, in dem das leitfähige Material der Leiterschicht (126) durch ein Isolationsmaterial einer Isolationsschicht (130) ersetzt ist, die auf der Leiterschicht (126) gebildet wird; und – zumindest ein Verbindungspad (110; 134, 136), das derart auf der Isolationsschicht (130) angeordnet ist, dass das zumindest eine Verbindungspad (110; 134, 136) ausgerichtet mit dem mindestens einen Heizbereich (128) angeordnet ist.
  2. Modul (102) nach Anspruch 1, aufweisend eine weitere Isolationsschicht (122) zwischen der Widerstandsschicht (124) und dem Substrat (120), um den Heizkreis (150) von dem Substrat (120) zu isolieren.
  3. Modul (102) nach Anspruch 1, wobei die Isolationsschicht (130) Öffnungen definiert, welche die Fertigung von Kontaktpads (112) ermöglichen, um die Leiterschicht (126) mit Strom zu versorgen.
  4. System (100), aufweisend: – ein Modul (102) nach Anspruch 1, 2 oder 3; und – eine Vorrichtung (106), die an dem Modul (102) durch Lot (136) befestigt ist, das auf dem Verbindungspad (110; 134, 136) des Moduls (102) deponiert ist, wobei die befestigte Vorrichtung Verbindungspads (108) aufweist, die korrespondierende Modulverbindungspads (110, 134, 136) kontaktieren.
  5. Verfahren zum Verbinden einer Vorrichtung (106) auf einem Modul (102) nach Anspruch 1, 2 oder 3, wobei das Verfahren aufweist: – Auftragen von Lot (136) auf das Verbindungspad (110; 134, 136) des Moduls (102); – Platzieren der Vorrichtung (106) auf das Modul (102); und – Anlegen von Strom an den Heizkreis (150), wodurch Wärme erzeugt wird, die das Lot (136) aufschmilzt.
  6. Verfahren nach Anspruch 5, wobei die Vorrichtung (106) ein integrierter Schaltkreischip ist.
  7. Verfahren nach Anspruch 5, wobei der Strom Wechselstrom ist.
  8. Verfahren nach Anspruch 5, wobei der Strom Gleichstrom ist.
  9. Verfahren nach Anspruch 5, wobei der Strom weniger als eine Sekunde lang angelegt wird.
  10. Verfahren nach Anspruch 5, ferner aufweisend ein Verfahren zum Trennen der Vorrichtung (106) von dem Modul (102), wobei das Verfahren zum Trennen der Vorrichtung (106) aufweist: – Wiederanlegen von Strom an den Heizkreis (150), wodurch das Lot (136) geschmolzen wird; und – Entfernen der Vorrichtung (106) von dem Modul (102).
DE60132528T 2000-10-02 2001-08-27 Mikrolötverfahren und -vorrichtung Expired - Lifetime DE60132528T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/678,288 US6423939B1 (en) 2000-10-02 2000-10-02 Micro soldering method and apparatus
US678288 2000-10-02

Publications (2)

Publication Number Publication Date
DE60132528D1 DE60132528D1 (de) 2008-03-13
DE60132528T2 true DE60132528T2 (de) 2009-01-15

Family

ID=24722188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60132528T Expired - Lifetime DE60132528T2 (de) 2000-10-02 2001-08-27 Mikrolötverfahren und -vorrichtung

Country Status (4)

Country Link
US (1) US6423939B1 (de)
EP (1) EP1193750B1 (de)
JP (1) JP2002176074A (de)
DE (1) DE60132528T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492620B1 (en) * 2001-05-18 2002-12-10 Trw Inc. Equipotential fault tolerant integrated circuit heater
US6841739B2 (en) * 2002-07-31 2005-01-11 Motorola, Inc. Flexible circuit board having electrical resistance heater trace
US6911624B2 (en) * 2002-08-23 2005-06-28 Micron Technology, Inc. Component installation, removal, and replacement apparatus and method
US7064004B2 (en) 2003-12-29 2006-06-20 Intel Corporation Induction-based heating for chip attach
FR2912029B1 (fr) * 2007-01-31 2010-10-22 Hispano Suiza Sa Carte electronique incorporant une resistance chauffante.
US8519304B2 (en) 2010-07-09 2013-08-27 International Business Machines Corporation Implementing selective rework for chip stacks and silicon carrier assemblies
US20120074131A1 (en) * 2010-09-29 2012-03-29 Seagate Technology Llc Integrated resistive heaters for microelectronic devices and methods utilizing the same
FR2981500B1 (fr) 2011-10-13 2013-11-01 Commissariat Energie Atomique Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus
US9125301B2 (en) 2011-10-18 2015-09-01 Integrated Microwave Corporation Integral heater assembly and method for carrier or host board of electronic package assembly
US8462462B1 (en) 2011-10-20 2013-06-11 Western Digital (Fremont), Llc Localized heating for flip chip bonding
FR2981795B1 (fr) * 2011-10-25 2015-01-02 Commissariat Energie Atomique Hybridation flip-chip de composants microelectroniques par chauffage local des elements de connexion
US9205631B2 (en) 2013-08-14 2015-12-08 Globalfoundries Inc Controlling the melt front of thin film applications
DE102014213535A1 (de) 2014-07-11 2016-01-14 Siemens Aktiengesellschaft Verfahren zum Herstellen einer elektronischen Baugruppe und elektronische Baugruppe, wobei in dem Substrat der Baugruppe eine Heizeinrichtung vorgesehen ist
US10103139B2 (en) * 2015-07-07 2018-10-16 Xilinx, Inc. Method and design of low sheet resistance MEOL resistors
DE102016106734A1 (de) * 2015-12-14 2017-06-14 Osram Opto Semiconductors Gmbh Träger für ein optoelektronisches Bauelement, Verfahren zum Herstellen eines Trägers für ein optoelektronisches Bauelement, Wafer und Lötverfahren
US20170179069A1 (en) * 2015-12-18 2017-06-22 Jonathon R. Carstens Ball grid array solder attachment

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506139A (en) * 1983-04-04 1985-03-19 Honeywell Inc. Circuit chip
GB2189620B (en) * 1986-04-23 1990-03-28 Stc Plc Optical fibre transmission package
US4788404A (en) * 1985-06-20 1988-11-29 Metcal, Inc. Self-soldering flexible circuit connector
US4769525A (en) * 1986-09-02 1988-09-06 Hughes Aircraft Company Circuit package attachment apparatus and method
FR2638050B1 (fr) * 1988-10-18 1996-03-01 Thomson Hybrides Dispositif de report de composant sur un circuit hybride
US5103071A (en) * 1988-11-29 1992-04-07 Amp Incorporated Surface mount technology breakaway self regulating temperature heater
US5010233A (en) * 1988-11-29 1991-04-23 Amp Incorporated Self regulating temperature heater as an integral part of a printed circuit board
US5483270A (en) * 1990-02-26 1996-01-09 Canon Kabushiki Kaisha Substrate for ink jet head
US5539186A (en) * 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
US5568892A (en) * 1994-06-16 1996-10-29 Lucent Technologies Inc. Alignment and bonding techniques
GB9508631D0 (en) * 1995-04-28 1995-06-14 Smiths Industries Ltd Electrical circuits
DE19542165A1 (de) * 1995-11-11 1997-05-15 Wuerth Elektronik Gmbh & Co Kg Leiterplatte
US5951893A (en) * 1995-12-05 1999-09-14 Motorola, Inc. Integrated circuit pad structure with high temperature heating element and method therefor
DE19620113A1 (de) * 1996-05-18 1997-11-20 Bosch Gmbh Robert Verfahren und Vorrichtung zur Befestigung von Bonddrähten auf Bondlands einer Hybridschaltung
US6114674A (en) * 1996-10-04 2000-09-05 Mcdonnell Douglas Corporation Multilayer circuit board with electrically resistive heating element
FI981032A (fi) * 1998-05-08 1999-11-09 Nokia Networks Oy Lämmitysmenetelmä ja piirilevy
US6221141B1 (en) * 1998-06-23 2001-04-24 Canon Kabushiki Kaisha Ink, ink-jet recording process, recording unit, ink cartridge and ink-jet recording apparatus

Also Published As

Publication number Publication date
US6423939B1 (en) 2002-07-23
EP1193750A2 (de) 2002-04-03
DE60132528D1 (de) 2008-03-13
JP2002176074A (ja) 2002-06-21
EP1193750A3 (de) 2002-07-10
EP1193750B1 (de) 2008-01-23

Similar Documents

Publication Publication Date Title
DE60132528T2 (de) Mikrolötverfahren und -vorrichtung
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69022104T2 (de) Säulenförmige Lötverbindung.
DE69220653T2 (de) Halbleiterleistungsmodul
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69021438T2 (de) Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
DE60115437T2 (de) Testsystem von integrierten schaltungen
DE60216433T2 (de) Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE4323799A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19738158A1 (de) Integrale Kupfersäule mit Lotkontakthöcker-Flip-Chip
DE3042085A1 (de) Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
EP0021139B1 (de) Verfahren zur Herstellung einer Lötverbindung zwischen einer Halbleitereinrichtung und einem unterstützenden Substrat, sowie derart hergestellte Halbleiteranordnung
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE112016006225B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur
DE68925057T2 (de) Automatische wahlfreie Verbindung mehrerer paralleler Elemente
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA

8364 No opposition during term of opposition