DE60216433T2 - Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung - Google Patents

Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung Download PDF

Info

Publication number
DE60216433T2
DE60216433T2 DE60216433T DE60216433T DE60216433T2 DE 60216433 T2 DE60216433 T2 DE 60216433T2 DE 60216433 T DE60216433 T DE 60216433T DE 60216433 T DE60216433 T DE 60216433T DE 60216433 T2 DE60216433 T2 DE 60216433T2
Authority
DE
Germany
Prior art keywords
lines
electrically conductive
passivation
layer
strips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60216433T
Other languages
English (en)
Other versions
DE60216433D1 (de
Inventor
T. Mark Aloha BOHR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE60216433D1 publication Critical patent/DE60216433D1/de
Application granted granted Critical
Publication of DE60216433T2 publication Critical patent/DE60216433T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Escalators And Moving Walkways (AREA)
  • Replacing, Conveying, And Pick-Finding For Filamentary Materials (AREA)
  • Forklifts And Lifting Vehicles (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

  • STAND DER TECHNIK
  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Mikrochipgehäuse und im Besonderen das Führen von stromführenden und Erdungsverbindungen zwischen dem Mikrochip und dem Substrat des Gehäuses bzw. der Einheit.
  • 2. BESCHREIBUNG DES STANDS DER TECHNIK
  • Integrierte Schaltungen, die hohe Leistungs- bzw. Stromwerte einsetzen, erfordern ein dichtes Muster bzw. eine dichte Anordnung von stromführenden und Erdungsleitungen, um den erforderlichen Strom bereitzustellen und um die erwartete Leistung zu erreichen. Im Zuge der Zunahme der Leistungsanforderungen für eine Schaltung werden mehr normale Zwischenverbindungsschichten (z.B. M5 und M6 bei P860) benötigt, um die Leistung bzw. den Strom und die Erdung zu führen, und wobei diese für die Wegführung von Signalen weniger verfügbar sind. Die Erfordernis des Führens von Strom und Erdung muss durch das Hinzufügen von mehr Zwischenverbindungsschichten adressiert werden. Die Abbildung aus 1A zeigt eine Darstellung einer Mikroplättchen- bzw. Chipoberfläche mit einem C4 Erhebungsmuster mit E/A für Signal, Strom und Erdung. Die Notwendigkeit für Erhebungen mit engeren Abständen zwischen einem Mikroplättchen bzw. Chip und einem Mikroplättchengehäuse haben das Routing (Führung) selbst und die Komplexität des Routings auf der Chipoberfläche umfassender gestaltet. Die Abbildung aus 1B veranschaulicht eine Chip- bzw. Mikroplättchenoberfläche mit ABM-Erhebungen, die mit den Erdungsleitungen (Vss) und stromführenden Leitungen (Vdd) auf dem Chip verbunden sind. Bei diesem Design beträgt der Mindestabstand zwischen Erhebungen ungefähr 75 Mikron, wobei die Erhebungsdurchmesser ungefähr 75 Mikron entsprechen, mit einer Breite von mindestens 150 Mikron, um Signalleitungen effizient zu führen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Vorgesehen ist gemäß einem ersten Aspekt der vorliegenden Erfindung ein Verfahren gemäß dem gegenständlichen Anspruch 1.
  • Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung eine Vorrichtung gemäß dem gegenständlichen Anspruch 6.
  • Bevorzugte Merkmale der Erfindung sind in den Unteransprüchen definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • 1A eine Mikroplättchenoberfläche mit einem C4 Erhebungsmuster mit E/A für Signal, Strom und Masse;
  • 1B eine Mikroplättchenoberfläche mit ABM-Erhebungen, die mit Erdungsleitungen (Vss) und stromführenden Leitungen (Vdd) auf dem Mikroplättchen verbunden sind;
  • 2A das Mikroplättchen mit stromführenden und Erdungsleisten unter Verwendung einer alternativen Erhebungsmetallurgie;
  • 2B das Mikroplättchen mit stromführenden und Erdungsleisten und einem Randring;
  • 3 ABM-Leisten, die über Erdungs- und stromführenden Leitungen platziert sind, die sich in einer Metallschicht befinden und mit Leitungspassivierungsöffnungen zwischenverbunden sind;
  • 4A die ABM-Leiste, die mit der M7-Kuperschicht, die in der Ansicht im Vergleich zu der Abbildung aus 4A um 90 Grad gedreht ist;
  • die 5A-5H ein Verfahren zur Erzeugung von ABM-Leisten auf dem Mikroplättchen;
  • die 6A und 6B eine Mikroplättchen-Substrat-Einheit 600;
  • 5A das Mikroplättchen, das stromführende und Erdungsleitungen in einer Metallschicht aufweist;
  • 5B das Mikroplättchen mit einer über der Metallschicht abgeschiedenen dielektrischen Schicht;
  • 5C das Mikroplättchen mit einer über der dielektrischen Schicht abgeschiedenen Passivierungsschicht;
  • 5D das Mikroplättchen mit durch die dielektrische Schicht und die Passivierungsschicht geätzten Passivierungsöffnungen;
  • 5E das Mikroplättchen mit ausgekleideten Passivierungsöffnungen;
  • 5F das Mikroplättchen mit einer mit Muster versehenen Photoresist-Schicht;
  • 5G das Mikroplättchen, wobei die Muster mit Kupfer gefüllt sind; und
  • 5H das Mikroplättchen mit stromführenden Leisten, Erdungsleisten und einer Erhebung mit einer alternativen Erhebungsmetallurgie.
  • GENAUE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • Offenbart werden eine Struktur und ein Verfahren zur Bereitstellung von stromführenden und Erdungsleisten, die in einer Anordnung von E/A-Signalerhebungen auf einer Mikroplättchen- bzw. Chipoberfläche zentriert sind. In einem Ausführungsbeispiel können die E/A-Signalerhebungen und die stromführenden und Erdungsleisten in Form von Kupfererhebungen gegeben sein. Die Struktur und das Verfahren kann ein effizientes Mittel bereitstellen, um Strom und Masse zwischen einem Mikrochip (Mikroplättchen) und einem Substrat zu verbinden. Die Struktur und das Verfahren können eine Erhebungsmetallurgie einsetzen, die sich von Lötmittel unterscheidet (d.h. eine alternative Erhebungsmetallurgie bzw. ABM als englische Abkürzung von Alternate Bump Metallurgy). Somit können sich die stromführenden und Erdungsstrukturen auf dem Mikroplättchen befinden, wobei sie umgeben werden von den E/A-Signalerhebungen (Signalerhebungen), die in einer geordneten Anordnung positioniert sind. Eine weitere Folge ist es, dass die stromführenden und Erdungsstrukturen aus der gleichen Metallschicht hergestellt werden können wie die Signalerhebungen. Diese Struktur und dieses Verfahren ermöglichen die Platzierung von mehr stromführenden und Erdungsleitungen innerhalb der Zwischenverbindungs-Metallschichten, da kleinere Zwischenabstände verwendet werden können.
  • In einem Ausführungsbeispiel können die Signalerhebungen auf dem Mikroplättchen während dem Zusammenbau mit entsprechenden Lötanschlussflächen auf einem Substrat zusammengeführt werden, wie etwa einer Mikroplättcheneinheit. Die Chipeinheit kann eine Mehrzahl von Lötanschlussflächen aufweisen, die sich in Kontakt mit den stromführenden und Erdungsleitungen auf dem Chip sowie mit den Signalerhebungen befinden. Alternativ können die Lötanschlussflächen einen ausreichend großen Bereich abdecken, so dass die ganze Oberfläche einer oder mehrerer der stromführenden Leisten und/oder Erdungsleisten berührt wird.
  • In der folgenden Beschreibung sind zahlreiche besondere Einzelheiten ausgeführt, wie zum Beispiel besondere Materialien, Ausrüstungen und Verfahren, um ein umfassendes Verständnis der vorliegenden Erfindung zu vermitteln. In anderen Fällen wurde auf die nähere Ausführung allgemein bekannter Computerzusammenbautechniken und Vorrichtungen bzw. Maschinen verzichtet, um die vorliegende Erfindung nicht unnötig zu verschleiern.
  • Die Abbildungen der 2A und 2B veranschaulichen das Mikroplättchen 202 bzw. den Chip mit stromführenden und Erdungsleisten 204 unter Verwendung der alternativen Erhebungsmetallurgie (ABM). In einem Ausführungsbeispiel gemäß der Abbildung aus 2A werden die Signalerhebungen 206 in einem angeordneten Muster mit darin positionierten stromführenden und Erdungsleisten 204 platziert. In einem alternativen Ausführungsbeispiel gemäß der Abbildung aus 2B wird eine zusätzliche Reihe von Leisten an der Peripherie der Signalerhebungen platziert, das heißt am Rand des Wafers. Der Zweck der Randleisten ist es, einen verbesserten Abschluss bereitzustellen, wenn das Mikroplättchen an einem Substrat angebracht wird, wie zum Beispiel einer Kunststoffeinheit bzw. einem Kunststoffgehäuse. In einem Ausführungsbeispiel können die stromführenden und Erdungsleisten 204 in der Form von Rechtecken ausgebildet und von dem oberen Metall durch einen dielektrischen und einen Passivierungsüberzug getrennt werden. Die stromführenden und Erdungsleisten können in der Folge mit einer dünnen Schicht eines Niedertemperatur-Lötmittels überzogen werden, um deren elektrischen Kontakt mit den zusammenpassenden Lötanschlussflächen oder Leisten an dem zusammenpassenden Substrat zu verbessern.
  • Die Abbildung aus 3 zeigt eine Darstellung eines Bereichs des Mikroplättchens 302 mitstromführenden 304 und 304' und Erdungs-ABM-Leisten 303, die über den Erdungsleitungen 312 und 312' und den stromführenden Leitungen 314 und 314' platziert sind, die in einer Metallschicht des Mikroplättchens 302 existieren und elektrisch zwischenverbunden sind mit den ausgekleideten Passivierungsöffnungen (in den Passivierungs- und dielektrischen Schichten) 310 und 310'. Die ABM-Leisten 304, 304' und 303 können ungefähr 75 Mikron breit sei und Zwischenabstände von ungefähr 75 auf dem Mikroplättchen 302 aufweisen. Die ausgekleideten Passivierungsöffnungen 310 und 310' können durch einen Bereich gebildet werden, der ungefähr quadratisch ist, wobei jede Seite jeweils eine Länge von ungefähr fünf Mikron aufweist. Eine ausreichende Anzahl von ausgekleideten Passivierungsöffnungen 310 und 310' zwischen den ABM-Leisten 304, 304' und 303 und der Metalloberfläche kann gebildet werden, um die ABM-Leisten 304, 304' und 303 mit den entsprechenden stromführenden Leitungen 314 und 314' sowie den Erdungsleitungen 312 und 312' zwischenzuverbinden.
  • Die Abbildung aus 3 veranschaulicht ferner eine geringeren verfügbaren Abstand 308 beim Einsatz von ABM-Leisten (Leisten) 304 und 304' im Vergleich zu dem, der beim Einsatz von Erhebungen (1B oben) möglich ist, um stromführende und Erdungsleitungen mit einer Schaltkreisanordnung außerhalb des Mikroplättchens bzw. des Chips 302 zu verbinden. Die ABM-Leisten 304 und 304' eignen sich besser für die Stromführung, da sie die Leistung gleichmäßiger bzw. einheitlicher über das Mikroplättchen 302 verteilen können. In Bezug auf ABM-Erhebungen (1B oben) können die darunter liegenden stromführenden Leitungen in der letzten Metallschicht nur unter einer Erhebung auftreten, und die Erhebungsbreite ist durch Verfahrensbeschränkungen auf ungefähr 150 μm begrenzt. In erneutem Bezug auf die Abbildung aus 3 können in Verbindung mit den ABM-Leisten 304 und 304' die Passivierungsöffnungen 310 an jeder Position entlang der Leiste 304 und 304' auftreten, so dass die stromführenden und Erdungsleitungen (Vdd/Vss) 312, 312', 314 und 314' praktisch so häufig wie gewünscht platziert werden können, wie etwa alle 30 Mikron. Das Vorhandensein von mehr stromführenden und Erdungsleitungen 312, 312', 314 und 314', die mit enger aneinander liegenden Zwischenabständen angeordnet sind, verbessert die Leistungszufuhr, indem der Widerstandsabfall reduziert wird sowie durch eine niedrigere Induktivität. Das Ergebnis ist eine verbesserte Leistung.
  • Die Abbildungen der 4A und 4B veranschaulichen Seitenansichten von ABM-Erdungsleisten 402 mit Zwischenverbindungen (ausgekleidete Passivierungsöffnungen) 404 mit der M7-Schicht 406. In einem Ausführungsbeispiel verlaufen die Zwischenverbindungen durch eine dielektrische Si3N4-Schicht 408 und eine Polyimid-Passivierungsschicht 410. Die Abbildungen der 4A und 4B zeigen die ABM-Erdungsleiste 402, die mit einer Kupfer-Erdungsleitung 411 verbunden ist, hergestellt aus der M7-Schicht 406, während eine benachbarte stromführende ABM-Leiste 412 durch die Si3N4- 408 und Polyimid-Schichten 410 von der Erdungsleitung 411 getrennt ist.
  • Die Abbildungen der 5A bis 5H veranschaulichen ein Verfahren zur Herstellung der ABM-Leisten auf dem Mikroplättchen. Die Abbildung aus 5A veranschaulicht eine fertige metallische Zwischenverbindungsschicht 501, wie etwa M7 (abgeschieden mit einer mit Muster versehenen dielektrischen Schicht), auf dem Mikroplättchen 500, das eine Kombination aus stromführenden Leitungen 502 und 502' und Erdungsleitungen 504 und 504' aufweisen kann. Wie dies in der Abbildung aus 5B dargestellt ist, wird eine Schicht eines dielektrischen Materials 506, wie etwa Siliziumnitrid (Si3N4) oder Siliziumkarbid SiC über die Oberfläche des Mikroplättchens 500 abgeschieden, das die geätzte M7-Schicht 501 aufweist. Die Abbildung aus 5C veranschaulicht die Abscheidung einer Passivierungsschicht 508. In einem Ausführungsbeispiel kann es sich bei der Passivierungsschicht um ein Material wie etwa Polyimid oder Siliziumdioxid handeln, und sie wird abdeckend abgeschieden durch Besputtern, Spinnen, CVD oder Walzen, so dass sie den dielektrischen Überzug 506 überzieht. Nach dem Auftragender Passivierungsschicht kann die Oberfläche mit einem Photoresist (nicht abgebildet) mit Muster versehen werden. Die Abbildung aus 5D veranschaulicht die Passivierungsöffnungen 510 und 510' in der Passivierungsschicht 508 und der dielektrischen Schicht 506, wobei Bereiche der metallischen stromführenden Leitungen 502 und 502', der Erdungsleitungen 504 und 504' in M7 501 exponiert werden. Die Öffnungen 510 und 510' können erzeugt werden, indem zuerst ein Muster mit Photoresist (nicht abgebildet) erzeugt wird, und wobei danach durch die Passivierungsschicht 506 und die dielektrische Schicht 504 geätzt wird, um die Leitungen 502, 502', 504 und 504' bei M7 501 zu exponieren bzw. frei zu legen. Die Abbildung aus 5E zeigt eine Darstellung der ausgekleideten Passivierungsöffnungen 512 und 512', die mit einem leitfähigen Metall oder einer Metalllegierung ausgekleidet sin. In einem Ausführungsbeispiel weisen die Passivierungsöffnungen 512 und 512' eine doppelte Schicht (nicht abgebildet) auf, das durch Besputtern mit Titan und danach mit Kupfer ausgekleidet wird. Die Abbildung aus 5F veranschaulicht ein mit Muster versehenes Photoresist 514, aufgetragen über einen Passivierungsüberzug 506. Die Abbildung aus 5G veranschaulicht die Ergebnisse eines Elektroplattierungsverfahrens zum Füllen der Öffnungen in dem Photoresist-Muster 514 mit Kupfer 516. Die Abbildung aus 5H veranschaulicht einen Querschnitt des Mikroplättchens 500, wobei das Photoresist mit einem Lösemittel entfernt worden ist, und mit einer Mehrzahl von ABM-Leisten 518 und 518' in Verbindung mit einer Kupfer-Signalerhebung 520, die mit den Leitungen 502, 502', 504 und 504' in M7 501 zwischenverbunden bleibt.
  • Die Abbildungen der 6A und 6B veranschaulichen eine Mikroplättchen-Substrat-Einheit 600. Ein Montageverfahren, wie etwa das vorstehend in Bezug auf die Abbildungen der 5A bis 5H beschriebene Ausführungsbeispiel, kann das Mikroplättchen 602 an dem Substrat 604 anbringen. Das Substrat 604 kann jede zusammenpassende Komponente darstellen, um das Mikroplättchen 602 mit einer externen Schaltkreisanordnung zu verbinden, wie etwa einem Gehäuse oder einer gedruckten Leiterplatte, wobei das Substrat 604 berührende Erdungsbereiche 606 und 606' und stromführende Bereiche 608 aus Lötmittel 609 und 609' aufweisen kann, die mit den Erdungsleistenbereichen 610 und 610' sowie den stromführenden Leistenbereichen 512 auf dem Mikroplättchen 602 zusammenpassen. Das Lötmittel 609 und 609' kann ein Niedertemperatur-Lötmittel darstellen, wie etwa Bleizinn oder Silberzinn, das auf die darunter liegenden Oberflächen aus Kupfer (nicht abgebildet) aufgetragen wird. Ein Vorteil der Bereitstellung äquivalenter, zusammenpassender Lötbereiche 609 und 609' auf dem Substrat 604 mit zusammenpassenden stromführenden Leisten aus Kupfer 610 und 610' sowie Erdungsleisten 612 auf dem Mikroplättchen 602 ist es, dass eine Rate der Wärmeübertragung von dem Mikroplättchen 602 erhöht werden kann, während das Mikroplättchen bzw. der Chip Operationen in einem Computer ausführt.
  • Danach wird ein Heizzyklus ausgeführt, indem die Mikroplättchen-Substrat-Einheit in einen Schmelzofen gegeben wird, der das Lötmittel erhitzt, bis es wie eine Flüssigkeit fließt. Nach dem Schmelzvorgang werden die Kupfererhebungen elektrisch und mechanisch mit den Lötanschlussflächen verbunden, und die stromführenden/Erdungsleisten des Mikroplättchens werden elektrisch und mechanisch mit den zusammenpassenden stromführenden/Erdungsstreifen oder -anschlussflächen auf dem Substrat verbunden.
  • Während der Produktion kann ein Substrat, wie etwa ein Kunststoffgehäuse oder eine gedruckte Leiterplatte, die später mit dem Mikroplättchen zusammenpasst, durch eine Lötvorrichtung geführt werden, wobei eine Seite einem Lötvorgang ausgesetzt wird, um hunderte von Anschlüssen an jedes der Substrate zu löten. Der Einsatz von Schwall-Lötvorrichtungen bzw. Anschwemm-Lötvorrichtungen zu diesem Zweck ist allgemein bekannt. Diese Vorrichtungen bzw. Maschinen weisen Fördereinrichtungen auf, die Platten über ein Schmelzbad von Lötmittel führen, das gerührt wird, um gegen die Unterseiten der Platten anzuschwemmen bzw. zu schwappen. Vor dem Schwall-Löten ist eine Lötmaskierungsoperation erforderlich, um Abschnitte des Gehäusesubstrats vor einem Kontakt mit heißem geschmolzenem Lötmittel zu schützen. Die Lötmaske wird als ein Überzug oder mehrere Überzüge unter Verwendung allgemein bekannter Techniken aufgetragen, wie etwa Besputtern, Sprühen oder Siebdruck, wie etwa über ein Stahlsieb. Wenn die Lötmaske mit einem Maschensieb aufgetragen wird, kann ein Muster in dem Sieb Öffnungen in der Lötmaske bereitstellen, die später in Verbindung mit dem Lötvorgang gefüllt werden. Nach dem Härten der Lötemaske wird das Anschwemm-Löten ausgeführt, um die in der Maske offenen Bereiche zu füllen. Die gehärtete Lötmaske bleibt auf dem fertig gestellten Substrat, wobei ein guter dielektrischer Überzug der zu schützenden Schaltungsleitungen bereitgestellt wird.

Claims (9)

  1. Verfahren, das folgendes umfasst: das Abscheiden einer dielektrischen Schicht (506, 408) über eine obere Metallschicht (501, 406) eines Mikroplättchens einer integrierten Schaltung (500, 302, 602) mit einer oder mehreren stromführenden Leitungen (502, 502', 312, 312') und einer oder mehreren Erdungsleitungen (504, 504', 314, 314', 411), die sich in eine erste Richtung erstrecken; das Abscheiden einer Passivierungsschicht (508, 410) auf die dielektrische Schicht (506, 408); das Erzeugen einer oder mehrerer Passivierungsöffnungen (510, 510', 310, 310', 404) in der dielektrischen Schicht (506, 408) und er Passivierungsschicht (508, 410), so dass ein Abschnitt mindestens einer der stromführenden Leitungen (502, 502', 312, 312') und der Erdungsleitungen (504, 504', 314, 314', 411) frei liegt; das Auskleiden der Passivierungsöffnungen (510, 510', 310, 310', 404) mit einem leitfähigen Material; und das Bilden einer Mehrzahl elektrisch leitfähiger Erhebungsleisten (516, 303-304, 204, 402, 412), die sich in eine zweite Richtung erstrecken, die senkrecht zu der ersten Richtung auf der oberen Oberfläche der Passivierungsschicht (508, 410) ist, wobei mindestens eine der Mehrzahl elektrisch leitfähiger Leisten (516, 303-304, 204, 402, 412) sich in mindestens eine der Passivierungsöffnungen (510, 510', 310, 310', 404) erstreckt, die mit dem leitfähigen Material ausgekleidet sind, so dass ein elektrischer Kontakt mit mindestens einer der stromführenden Leitungen (502, 502', 312, 312') und der Erdungsleitungen (504, 504', 314, 314', 411) hergestellt wird.
  2. Verfahren nach Anspruch 1, wobei dieses ferner folgendes umfasst: das Platzieren einer Anordnung von Lötanschlussflächen (606, 606', 608) auf einem Substrat (604); und das Verbinden des Mikroplättchens (602) mit dem Substrat (604), so dass die Anordnung der Lötanschlussflächen (606, 606', 608) mit der Mehrzahl elektrisch leitfähiger leisten (610, 610', 612, 612') auf dem Mikroplättchen (602) zusammenpasst.
  3. Verfahren nach Anspruch 2, wobei mindestens eine der elektrisch leitfähigen Leisten (516, 303-304, 610, 610', 612, 612', 204, 402, 412) eine Stromverbindung aufweist.
  4. Verfahren nach Anspruch 2, wobei mindestens eine der elektrisch leitfähigen Leisten (516, 303-304, 610, 610', 612, 612', 204, 402, 412) eine Erdungsverbindung aufweist.
  5. Verfahren nach Anspruch 2, wobei dieses ferner das Bilden zusätzlicher leitfähiger Erhebungsleisten (204) an der Peripherie um das Mikroplättchen umfasst.
  6. Vorrichtung, die folgendes umfasst: ein Mikroplättchen (500, 302, 602) mit einer oberen Metallschicht (501, 406), wobei die obere Metallschicht (501, 406) eine oder mehrere stromführende Leitungen (502, 502', 312, 312') und eine oder mehrere Erdungsleitungen (504, 504', 314, 314', 411) aufweist, die sich in eine erste Richtung erstrecken; eine dielektrische Schicht (506, 408), die auf die obere Metallschicht (501, 406) abgeschieden worden ist; eine Passivierungsschicht (508, 410), die auf die dielektrische Schicht (506, 408) abgeschieden worden ist; wobei die Passivierungsschicht (508, 410) und die dielektrische Schicht (506, 408) darin ausgebildete Öffnungen (510, 510', 310, 310', 404) aufweisen, so dass ein Abschnitt mindestens einer der stromführenden Leitungen und der Erdungsleitungen (502, 502', 504, 504', 312, 312', 314, 314', 411) frei liegt, wobei die Öffnungen (510, 510', 310, 310', 404) mit einem leitfähigen Material ausgekleidet sind; und eine Mehrzahl elektrisch leitfähiger Erhebungsleisten (516, 303-304, 204, 402, 412), die auf die Passivierungsschicht (508, 410) abgeschieden worden sind, so dass sie sich in eine zweite Richtung erstrecken, die senkrecht zu der ersten Richtung ist, wobei sich mindestens eine der Mehrzahl elektrisch leitfähiger Leisten (516, 303-304, 204, 402, 412) in mindestens eine der Öffnungen (510, 510', 310, 310', 404) erstreckt, die mit dem leitfähigen Material ausgekleidet sind, so dass ein elektrischer Kontakt mit mindestens einer der stromführenden Leitungen und der Erdungsleitungen (502, 502', 504, 504', 312, 312', 314, 314', 411) hergestellt wird.
  7. Vorrichtung nach Anspruch 6, wobei jede der elektrisch leitfähiger Leisten (516, 303-304, 610, 610', 612, 612', 204, 402, 412) aus Kupfer besteht.
  8. Vorrichtung nach Anspruch 6, mindestens eine der elektrisch leitfähiger Leisten (516, 303-304, 610, 610', 612, 612', 204, 402, 412) eine Stromverbindung aufweist.
  9. Vorrichtung nach Anspruch 6, mindestens eine der elektrisch leitfähiger Leisten (516, 303-304, 610, 610', 612, 612', 204, 402, 412) eine Erdungsverbindung aufweist.
DE60216433T 2001-03-30 2002-03-22 Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung Expired - Lifetime DE60216433T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/823,427 US6653563B2 (en) 2001-03-30 2001-03-30 Alternate bump metallurgy bars for power and ground routing
US823427 2001-03-30
PCT/US2002/008905 WO2002080273A2 (en) 2001-03-30 2002-03-22 Alternate bump metallurgy bars for power and ground routing

Publications (2)

Publication Number Publication Date
DE60216433D1 DE60216433D1 (de) 2007-01-11
DE60216433T2 true DE60216433T2 (de) 2007-09-20

Family

ID=25238741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60216433T Expired - Lifetime DE60216433T2 (de) 2001-03-30 2002-03-22 Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung

Country Status (8)

Country Link
US (1) US6653563B2 (de)
EP (1) EP1374306B1 (de)
CN (1) CN100440504C (de)
AT (1) ATE347176T1 (de)
AU (1) AU2002252469A1 (de)
DE (1) DE60216433T2 (de)
TW (1) TW557553B (de)
WO (1) WO2002080273A2 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
JP3768433B2 (ja) * 2001-11-19 2006-04-19 株式会社ルネサステクノロジ 半導体装置の設計方法
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
US7645293B2 (en) 2004-04-21 2010-01-12 United States Surgical Corporation Suture anchor installation system and method
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
TWI286916B (en) * 2004-10-18 2007-09-11 Via Tech Inc Circuit structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US20090148594A1 (en) * 2007-08-15 2009-06-11 Tessera, Inc. Interconnection element with plated posts formed on mandrel
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
TW201225752A (en) * 2010-12-10 2012-06-16 Askey Computer Corp Printed circuit board grounding structure for use with communication apparatus
JP6334851B2 (ja) * 2013-06-07 2018-05-30 シナプティクス・ジャパン合同会社 半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法
US10510722B2 (en) * 2017-06-20 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1226966A (en) 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
EP0295338B1 (de) 1987-06-16 1991-09-11 Agfa-Gevaert N.V. Photographisches Element enthaltend ein polymeres Phosphoniumbeizmittel
JPH0290651A (ja) 1988-09-28 1990-03-30 Nec Corp 半導体集積回路
JP2624320B2 (ja) * 1989-01-24 1997-06-25 三菱電機株式会社 半導体装置
US5083187A (en) 1990-05-16 1992-01-21 Texas Instruments Incorporated Integrated circuit device having bumped power supply buses over active surface areas and method of manufacture thereof
JPH0555228A (ja) * 1991-08-27 1993-03-05 Nec Corp 半導体装置
US5336992A (en) * 1992-06-03 1994-08-09 Trw Inc. On-wafer integrated circuit electrical testing
US5406122A (en) * 1993-10-27 1995-04-11 Hughes Aircraft Company Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US6171888B1 (en) * 1996-03-08 2001-01-09 Lsi Logic Corp. Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JPH10301301A (ja) 1997-04-28 1998-11-13 Hitachi Electron Eng Co Ltd ギャップ窓位置検出方法
JPH11111074A (ja) 1997-10-03 1999-04-23 Yazaki Corp 耐火電線
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
US6057596A (en) 1998-10-19 2000-05-02 Silicon Integrated Systems Corp. Chip carrier having a specific power join distribution structure
JP2000133668A (ja) * 1998-10-22 2000-05-12 Sony Corp 半導体装置および実装構造
US6307256B1 (en) * 1998-10-26 2001-10-23 Apack Technologies Inc. Semiconductor package with a stacked chip on a leadframe
JP3813367B2 (ja) * 1998-12-22 2006-08-23 三洋電機株式会社 半導体装置およびその製造方法
JP3647307B2 (ja) * 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器

Also Published As

Publication number Publication date
US20020141171A1 (en) 2002-10-03
DE60216433D1 (de) 2007-01-11
US6653563B2 (en) 2003-11-25
TW557553B (en) 2003-10-11
ATE347176T1 (de) 2006-12-15
EP1374306B1 (de) 2006-11-29
EP1374306A2 (de) 2004-01-02
WO2002080273A3 (en) 2003-07-03
AU2002252469A1 (en) 2002-10-15
CN100440504C (zh) 2008-12-03
CN1579019A (zh) 2005-02-09
WO2002080273A2 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
DE60216433T2 (de) Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung
DE69737262T2 (de) Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10319538B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE19940633A1 (de) IC-Gehäuse
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE10295940T5 (de) Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung
DE102019200811B4 (de) Reduktion eines übersprechens in wlcsp durch laserbohrtechnik
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE60132528T2 (de) Mikrolötverfahren und -vorrichtung
DE102005062967A1 (de) Hochfrequenzleiter für Verpackungen integrierter Schaltungen
DE10227342A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102004047753B4 (de) Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102005018280B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition