DE102019200811B4 - Reduktion eines übersprechens in wlcsp durch laserbohrtechnik - Google Patents

Reduktion eines übersprechens in wlcsp durch laserbohrtechnik Download PDF

Info

Publication number
DE102019200811B4
DE102019200811B4 DE102019200811.9A DE102019200811A DE102019200811B4 DE 102019200811 B4 DE102019200811 B4 DE 102019200811B4 DE 102019200811 A DE102019200811 A DE 102019200811A DE 102019200811 B4 DE102019200811 B4 DE 102019200811B4
Authority
DE
Germany
Prior art keywords
layer
metal
rdl
polymer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019200811.9A
Other languages
English (en)
Other versions
DE102019200811A1 (de
Inventor
Habeeb Mohiuddin Mohammed
Rajesh Subraya Aiyandra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE102019200811A1 publication Critical patent/DE102019200811A1/de
Application granted granted Critical
Publication of DE102019200811B4 publication Critical patent/DE102019200811B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00896—Temporary protection during separation into individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Wafer-Level-Chip-Scale-Package, das Folgendes aufweist:eine Vielzahl von RDL-Bahnen (18), die mit einem Siliziumwafer (10) durch Öffnungen durch eine erste Polymerschicht (16) hindurch mit Metallpads (12) auf einer oberen Oberfläche des Siliziumwafers (10) verbunden sind;eine Vielzahl von UBM-Schichten (22), die jeweils eine der Vielzahl von RDL-Bahnen (18) durch Öffnungen in einer zweiten Polymerschicht (20) über der ersten Polymerschicht (16) kontaktieren;eine Vielzahl von Löthöckern (24) jeweils auf einer UBM-Schicht (22);eine Metallplattierungsschicht (40) unter der ersten Polymerschicht (16) und kontaktiert keine der Vielzahl von RDL-Bahnen (18); undzumindest einen Separator, der zwischen zumindest zwei der Vielzahl von RDL-Bahnen (18) liegt, wobei der zumindest eine Separator eine Metallbegrenzung (42, 45) in einem Bereich zwischen zwei benachbarten RDL-Bahnen (18) aufweist, wobei die Metallbegrenzung (42, 45) in elektrischem Kontakt mit der Metallplattierungsschicht (40) ist, oder wobei der zumindest eine Separator zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) Luftspalte zwischen zwei benachbarten RDL-Bahnen (18) aufweist, wobei die Luftspalte die Metallplattierungsschicht (40) nicht kontaktieren.

Description

  • (1) Technisches Gebiet
  • Diese Offenbarung betrifft Wafer-Packaging-Technologien und insbesondere ein Reduzieren eines Übersprechens bzw. Nebensprechens, einer Kupfermigration und von Leckströmen in Wafer-Level-Chip-Scale-Packaging.
  • (2) Hintergrund
  • Ein Packaging bzw. Gehäuse einer integrierten Schaltung ist erforderlich, um den Halbleiterchip/ das Die/ die integrierte Schaltung vor physikalischer Beschädigung zu schützen, die bei einem Verbinden des Chips mit der Anwendungsleiterplatte oder während seiner Verwendung durch den Kunden auftreten kann. Es gibt auf dem Markt mehrere verschiedene Packaging-Typen, einschließlich zum Beispiel Lead-Frame-Packages, Ball-Grid-Array-Packages, Chip-Scale-Packages, wie Wafer-Level-Chip-Scale-Packages, und so weiter.
  • Unter diesen hat ein Wafer-Level-Chip-Scale-Package (WLCSP - wafer level chip scale package) den kleinsten Formfaktor; das heißt, die Package-Größe ist die gleiche wie die Die-Größe und hat gute elektrische, mechanische und thermische Eigenschaften. Es ist auch einfacher zu stapeln und die Montageverarbeitungskosten sind im Vergleich zu einigen der anderen Packaging-Lösungen niedriger.
  • 1 zeigt den Aufbau eines herkömmlichen WLCSP. Nach der Inspektion des Siliziums von der Waferherstellungsgießerei, einschließlich Silizium 10, Aluminiumpad 12 und Passivierungsschicht 14, wird eine Schicht 16 aus Polymer 1 aufgebracht und strukturiert. Daran schließt sich ein Sputtering bzw. Aufbringen einer Metallkeimschicht an, die über den gesamten Chip eine gleichförmige Dicke hat. Darauf folgt die RDL-Metallplattierung 18. Die Dicke dieses Metalls ist über den gesamten Chip gleichförmig. Dann wird eine Schicht 20 aus Polymer 2 auf die Oberseite von RDL verarbeitet. Eine Unter-Kugel-Metall(UBM - under ball metal)-Schicht 22 wird zuerst aufgebracht (sputtered) und dann plattiert. Die Dicke dieses UBM ist über den gesamten Chip gleichförmig. Darauf folgt eine Platzierung einer Lötkugel 24.
  • Die aktuelle Praxis hat mehrere Nachteile. Die meisten Baugruppenlieferanten erlauben einen RDL-zu-RDL-Abstand von zumindest 10 µm. In der Zukunft bei fortschreitenden Montageprozessen wird erwartet, dass Baugruppenlieferanten auch einen RDL-zu-RDL-Abstand von <5pm unterstützen werden. Mit einem solchen geringen Abstand werden sich die Chancen eines Vorhandenseins eines Übersprechens zwischen RDL-Bahnen erhöhen. Das heißt, ein Signal von einer Bahn kann unbeabsichtigt zur nächsten Bahn übertragen werden.
  • Ein weiterer Nachteil ist, dass sich die Schichten zwischen den leitfähigen Teilen (UBM, RDL) im Laufe der Zeit aufgrund von Schmutz (Verschmutzung), Feuchtigkeit auf der Oberfläche, Luftfeuchte usw. verschlechtern können und somit kleine Strommengen über sie fließen können, was zu Leckströmen führt. Dieses Phänomen wird auch als Tracking bzw. Kriechspurbildung bezeichnet. Wenn ein RDL-Signal ein Niedrigspannungssignal trägt und das benachbarte ein Hochspannungssignal trägt, dann kann in solchen Fällen eine Verschlechterung des Polymers zu elektrischen Kurzschlüssen oder Fehlfunktionen der Vorrichtung führen.
  • Darüber hinaus können Spannungspegel auf den RDL-Bahnen ein Grund für eine Kupfermigration sein. Wenn die Potentialdifferenz zwischen den RDL-Bahnen höher ist, besteht eine hohe Wahrscheinlichkeit einer Bildung eines leitfähigen Pfads zwischen RDL-Bahnen mit der Zeit; ein solches Phänomen wird als Kupfermigration bezeichnet. Eine Kupfermigration kann zu elektrischen Kurzschlüssen oder Fehlfunktionen der Vorrichtung führen.
  • Die übliche Dicke der von Baugruppenlieferanten unterstützten RDL ist bei einem Minimum von 4 µm. Bei einer solchen Dicke besteht die Möglichkeit einer Wafer-Verziehung während der Montageverarbeitung. Dies ist der Grund, warum die meisten Baugruppenlieferanten die RDL-Dichte auf maximal 75% für ein Einheit-Package begrenzen. Dies bedeutet, dass 25% des Chips RDL(Kupfer)-frei ist, was zu einer Erhöhung des Wärmewiderstands oder einer reduzierten Wärmeleistung führt.
  • Die US 2017 / 0 170 122 A1 (Ritter et al.) und US 2016 / 0 148 882 A1 (Kim et al.) lehren Verfahren zum Vermeiden von Übersprechen in einem WLCSP. In der US 2015/0311169 A1 werden eingebettete Polymerschichten mit Metallpads zur Wärmeabfuhr beschrieben. Die US 2016/0365326 A1 beschreibt eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben. In der US 2005/0082651 A1 werden Verfahren zur Beschichtung und Vereinzelung von Wafern und daraus gebildete Chip-Scale-Packages diskutiert.
  • ZUSAMMENFASSUNG
  • Es ist ein Hauptziel der vorliegenden Offenbarung, ein Wafer-Level-Chip-Scale-Package (WLCSP - wafer level chip scale package) mit reduziertem Übersprechen (cross-talk), Leckstrom und Kupfermigration zwischen benachbarten Signalen vorzusehen durch Vorsehen von Metallbegrenzungen und/oder Luftspalte zwischen Signalen.
  • Es ist ein weiteres Ziel der Offenbarung, ein WLCSP mit verbesserter Wärmeleitfähigkeit durch Vorsehen einer dünnen Metallplattierung auf einer Wafer-Fabrikation-Passivierung vorzusehen.
  • Ein weiteres Ziel ist, ein Verfahren zur Herstellung eines WLCSP mit verbesserter elektrischer Leistung und Wärmeleitfähigkeit durch Bilden von Metallbegrenzungen und/oder Luftspalte zwischen Signalen und durch Aufbringen von Metall auf die Wafer-Passivierungsschicht vorzusehen.
  • Gemäß den Zielen der vorliegenden Offenbarung wird ein Laser-gebohrtes Wafer-Level-Chip-Scale-Package (LD-WLCSP - Laser-Drilled Wafer Level Chip Scale Package) erreicht. Dieses Wafer-Level-Chip-Scale-Package weist eine Vielzahl von Umverteilungsschichten (RDL - redistribution layers) auf, die mit einem Siliziumwafer durch Öffnungen durch eine erste Polymerschicht hindurch mit Metallkontaktstellen bzw. Metallpads auf einer oberen Oberfläche des Siliziumwafers verbunden sind. Eine Vielzahl von Unter-Erhebungs-Metall(UBM - underbump metal)-Schichten kontaktiert jeweils eine der Vielzahl von RDL-Bahnen durch Öffnungen in einer zweiten Polymerschicht über der ersten Polymerschicht. Eine Vielzahl von Löthöckern liegt auf jeder UBM-Schicht. Eine Metallplattierungsschicht liegt unter der ersten Polymerschicht und kontaktiert keine der Vielzahl von RDL-Bahnen. Zumindest ein Separator liegt zwischen zumindest zwei der Vielzahl von RDL-Bahnen. Der Separator ist eine Metallbegrenzung, wobei die Metallbegrenzung in elektrischem Kontakt mit der Metallplattierungsschicht ist, oder ein Luftspalt, wobei die Luftspalte die Metallplattierungsschicht nicht kontaktieren. So kann ein RDL-Signal von einem benachbarten RDL-Signal isoliert werden.
  • In Übereinstimmung mit den Zielen der vorliegenden Offenbarung wird auch ein Verfahren zum Herstellen eines Wafer-Level-Chip-Scale-Package erreicht. Ein Siliziumwafer ist mit einer Passivierungsschicht darauf und Öffnungen in der Passivierungsschicht zu einer Vielzahl von Metallpads vorgesehen. Eine Metallschicht wird auf der Passivierungsschicht und nicht auf den Metallpads plattiert. Eine erste Polymerschicht wird auf der Metallschicht aufgebracht und strukturiert, um Öffnungen zu der Vielzahl von Metallpads vorzusehen. Eine Vielzahl von Umverteilungsschicht(RDL)-Bahnen wird über der ersten Polymerschicht gebildet und mit der Vielzahl von Metallpads verbunden. Eine zweite Polymerschicht wird über der ersten Polymerschicht und der Vielzahl von RDL-Bahnen aufgebracht und strukturiert, um Öffnungen zu der Vielzahl von RDL-Bahnen vorzusehen. Eine Vielzahl von Unter-Erhebungs-Metall(UBM)-Schichten wird gebildet, die jeweils eine der Vielzahl von RDL-Bahnen kontaktieren. Eine Vielzahl von Löthöckern wird jeweils auf einer UBM-Schicht angeordnet. Zumindest ein Separator wird zwischen zumindest zwei der Vielzahl von RDL-Bahnen gebildet. Der Separator ist eine Metallbegrenzung, wobei die Metallbegrenzung in elektrischem Kontakt mit der Metallplattierungsschicht ist, oder ein Luftspalt, wobei die Luftspalte die Metallplattierungsschicht nicht kontaktieren.
  • Ein Verfahren zum Bilden des zumindest einen Separators zwischen zumindest zwei der Vielzahl von RDL-Bahnen kann ein Anwenden eines Hoch-Flux-Laserstrahls auf die erste und die zweite Polymerschicht in einem Bereich zwischen den zwei benachbarten RDL-Bahnen aufweisen, wobei der Laserstrahl die erste und die zweite Polymerschicht erhitzt und schmilzt. Die geschmolzene erste und die geschmolzene zweite Polymerschicht kann verdampft werden, wobei das verdampfte Polymer in Abhängigkeit von der Laserstrahlstärke sogar in Plasma umgewandelt werden kann, wodurch Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen übrig bleiben, mit der Metallplattierungsschicht an einem Boden der Öffnungen exponiert. Die Öffnungen können „desmeared“ und mikrogeätzt werden. Danach kann eine Metallschicht plattiert werden, um die Öffnungen zu füllen und eine Metallbegrenzung in dem Bereich zwischen den zwei benachbarten RDL-Bahnen zu bilden. Exponierte Oberflächen der Metallbegrenzung können mit einer Endschicht versehen werden.
  • Ein anderes Verfahren zum Bilden des zumindest einen Separators zwischen den zumindest zwei der Vielzahl von RDL-Bahnen kann ein Anwenden eines Hoch-Flux-Laserstrahls auf die erste und die zweite Polymerschicht in einem Bereich zwischen den zwei benachbarten RDL-Bahnen aufweisen, wobei der Laserstrahl die erste und die zweite Polymerschicht erhitzt und schmilzt, wobei das verdampfte Polymer in Abhängigkeit von der Laserstrahlstärke sogar in Plasma umgewandelt werden kann, wobei Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen verbleiben, in denen die Metallplattierungsschicht nicht am Boden der Öffnungen exponiert ist. Die Öffnungen können „desmeared“ und mikrogeätzt werden, um Luftspalte in dem Bereich zwischen den zwei benachbarten RDL-Bahnen zu bilden.
  • Ein weiteres Verfahren zum Bilden des zumindest einen Separators zwischen den zumindest zwei der Vielzahl von RDL-Bahnen kann ein photolithographisches Strukturieren der zweiten und der ersten Polymerschicht in einem Bereich zwischen zwei benachbarten RDL-Bahnen aufweisen, wobei Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen verbleiben, bei denen die Metallplattierungsschicht an einem Boden der Öffnungen exponiert sind. Die Öffnungen können „descummed“ werden. Eine Metallschicht kann auf Seitenwände der Öffnungen plattiert werden, dann können die Öffnungen mit einer dritten Polymerschicht gefüllt werden, um eine Metallbegrenzung in dem Bereich zwischen den zwei benachbarten RDL-Bahnen zu vervollständigen.
  • Figurenliste
  • In den beigefügten Zeichnungen, die einen wesentlichen Teil dieser Beschreibung bilden, wird gezeigt:
    • 1 ist eine Querschnittsdarstellung eines Wafer-Level-Chip-Scale-Package des Standes der Technik.
    • 2 ist eine Querschnittsdarstellung eines ersten Ausführungsbeispiels eines Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 3 ist eine Querschnittsdarstellung eines zweiten Ausführungsbeispiels eines Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 4 ist eine Querschnittsdarstellung eines dritten Ausführungsbeispiels eines Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 5 ist eine Draufsicht eines Wafer-Level-Chip-Scale-Package des Standes der Technik.
    • 6 ist eine Draufsicht des ersten Ausführungsbeispiels des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 7 ist eine isometrische Darstellung des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung mit Signalen und Kreuzkopplungskapazitätswerten dazwischen (auch in Tabelle 1 gezeigt).
    • 8 ist eine Querschnittsdarstellung eines Wafer-Level-Chip-Scale-Package des Standes der Technik.
    • 9 ist eine Querschnittsdarstellung des zweiten Ausführungsbeispiels eines Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 10 ist eine Draufsicht des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung mit Signalpositionen. Kreuzkopplungskapazitätswerte dieser Signale sind in Tabelle 2 gezeigt.
    • 11-24 sind Querschnittsdarstellungen von Schritten in einem Prozess zur Herstellung des Wafer-Level-Chip-Scale-Package der vorliegenden Offenbarung.
    • 25-31 sind Querschnittsdarstellungen zusätzlicher Schritte in einem Prozess zur Herstellung des Wafer-Level-Chip-Scale-Package in dem ersten Ausführungsbeispiel der vorliegenden Offenbarung.
    • 32-35 sind Querschnittsdarstellungen zusätzlicher Schritte in einem Prozess zur Herstellung des Wafer-Level-Chip-Scale-Package in dem zweiten Ausführungsbeispiel der vorliegenden Offenbarung.
    • 36-39 sind Querschnittsdarstellungen alternativer Schritte in einem Prozess zur Herstellung des Wafer-Level-Chip-Scale-Package in dem ersten Ausführungsbeispiel der vorliegenden Offenbarung.
    • 40 - 41 sind Querschnittsdarstellungen von Metallbegrenzungsgrößen in dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
    • 42-43 sind Querschnittsdarstellungen von Luftspaltgrößen in einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
    • 44 ist eine Querschnittsdarstellung der dünnen Metallplattierung der vorliegenden Offenbarung und ihrer zugehörigen Abstandsempfehlungen.
    • 45-48 sind Draufsichten auf Wafer-Ebene-Darstellungen eines Prozesses zum Bilden einer Metallbegrenzung in einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
    • 49-50 sind Draufsichten auf Wafer-Ebene-Darstellungen eines Prozesses zum Bilden von Luftspalte in einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung beschreibt ein Package und einen Prozess zur Herstellung eines Wafer-Level-Chip-Scale-Package (WLCSP), das metall/kupferplattierte Isolierbegrenzungen und/oder genutete/gekerbte Luftspalte verwendet, um Übersprechen, Leckströme und Kupfermigration zwischen benachbarten Signalen zu reduzieren. Das offenbarte Package und der Prozess verbessern auch die Wärmeleitfähigkeit des Packages in weitaus besserer Weise als bestehendes Chip-Scale-Packaging.
  • Andere Vorteile von WLCSP der vorliegenden Offenbarung umfassen:
    • • Ähnlicher Formfaktor im Vergleich zu herkömmlichem WLCSP.
    • • Ähnlicher Prozessablauf im Vergleich zu herkömmlichem WLCSP.
    • • Einfach zu verwendende Sub-10µm-Umverteilungsschicht(RDL)-zu-RDL-Gestaltungsabstandsregel in der Zukunft, ohne dass das Problem der Kreuzkopplung berücksichtigt werden muss.
    • • Eine Breite einer Kupferbegrenzung kann auf kleinere Breiten (<10µm) reduziert werden. Somit ist die Kupferbegrenzung einfach und flexibel für eine physikalische Platzierung zu verwenden und hat ein unkompliziertes Layout. Nur ein kleiner Teil der Chipfläche ist für die Begrenzung erforderlich und dieser Teil beeinflusst die Chipgröße nicht.
    • • WLCSPs könnten in der Zukunft für Hochspannungsanwendungen verwendet werden.
  • Um die Kreuzkapazität zwischen den Signalen auf der Packaging-Ebene zu reduzieren, wird ein Kupferbegrenzung zwischen Signalen eingeführt. 2 ist eine Querschnittsdarstellung eines WLCSP der vorliegenden Offenbarung mit Kupferbegrenzungen zwischen Signalen. Das WLCSP in 2 ist ähnlich zu dem in 1, wobei RDL 18 ein Metallpad 12 auf einem Siliziumwafer 10 durch eine Öffnung in der Passivierungs- 14 und Polymerschicht 16 kontaktiert. UBM 22 kontaktiert RDL 18 durch Öffnungen in der Polymerschicht 20. Lötkugeln 24 kontaktieren die UBM 22. Mehrere RDL-Bahnen oder -Signale 18 sind gezeigt. Eine Metall/Kupferbegrenzung 42 wird zwischen oder um alle Signale oder zwischen oder um bestimmte kritische Signale herum gebildet. Zusätzlich wird eine dünne Schicht aus Metall/Kupfer 40 auf der Wafer-Passivierungsschicht 14 gebildet. Diese Metall/Kupfer-Schicht 40 ist in elektrischem Kontakt mit der Metall/Kupferbegrenzung 42, jedoch nicht mit den RDL-Signalpfaden 18. Eine Oberflächenendschicht 44 bedeckt die Metall-Kupferbegrenzung 42.
  • 3 zeigt ein alternatives zweites Ausführungsbeispiel des WLCSP der vorliegenden Offenbarung. In diesem WLCSP sind Luftspalte in Form einer Nut 46 oder eines Schlitzes/einer Kerbe 48 zwischen oder um alle Signale oder zwischen oder um bestimmte kritische Signale herum gebildet. Die Luftspalte kontaktieren die Metall/Kupferschicht 40 auf der Wafer-Passivierungsschicht nicht.
  • 4 zeigt ein drittes Ausführungsbeispiel, bei dem sowohl Metall-/Kupferbegrenzungen 42 als auch Luftspalte 46/48 zwischen oder um alle Signale oder zwischen oder um bestimmte kritische Signale herum verwendet werden.
  • 5 zeigt eine Draufsicht einer herkömmlichen WLCSP-Gestaltung, die den Chip 10, Wafer-Passivierungsöffnungen zu Metallpads 12, RDL 18 und UBM 22 zeigt. Um eine Kreuzkapazität zwischen Signalen auf der Packaging-Ebene zu reduzieren, führt die vorliegende Offenbarung eine Kupferbegrenzung zwischen Signalen ein. 6 ist eine Draufsicht auf die WLCSP der vorliegenden Offenbarung, die die Kupferbegrenzungen 42 zeigt, die die Signale umgeben.
  • Die Breite der Kupferbegrenzung, die in der Gestaltung verwendet wurde, betrug 2µm. Eine Kreuzkopplungs-Extraktionssimulation wurde sowohl für herkömmliches WLCSP als auch für das lasergebohrte WLCSP (LD-WLCSP) der vorliegenden Offenbarung durchgeführt. Bei einer Frequenz von 5 GHz zeigen die Simulationen, dass die Kupferbegrenzung die Kreuzkopplung um fast 50% reduziert. Tabelle 1 zeigt den Kreuzkapazitätsvergleich zwischen WLCSP und LD-WLCSP mit Kupferbegrenzung. 7 zeigt die Signale in der Simulation für das LD-WLCSP mit Lötkugeln 24, RDL 18 und Kupferbegrenzung 42. TABELLE 1
    Signale (Sigl) Herkömmliches WLCSP (Femto-Farad fF) LD-WLCSP mit Kupferbegrenzung (Femto-Farad fF)
    Sigl1-Sigl2 5,7567 3,0369
    Sigl2-Sigl3 6,102 3,015
    Sigl3-Sigl4 8,4931 3,5616
    Sigl4-Sigl5 5,0648 2,90131
    Sigl5-Sigl6 4,7989 3,0055
    Sigl1-Sigl6 8,3229 3,64
    Sigl2-Sigl5 7,896 3,018
  • Bei herkömmlichen WLCSPs kann sich das zwischen leitfähigen Teilen (UBM, RDL) vorhandene Polymer (1 und 2) aus verschiedenen Gründen, wie Schmutz (Verschmutzung), Feuchtigkeit auf der Oberfläche, Luftfeuchtigkeit usw., im Laufe der Zeit verschlechtern und kann zulassen, dass geringe Mengen an Strom über diese fließen (brücken/überbrücken), was zu Leckströmen führt. Dieses Phänomen wird auch als Tracking bezeichnet. Wenn ein RDL-Signal ein Niedrigspannungssignal trägt und das benachbarte ein Hochspannungssignal trägt, dann kann in solchen Fällen eine Verschlechterung des Polymers zu elektrischen Kurzschlüssen oder Fehlfunktionen der Vorrichtung führen.
  • Eine Kupfermigration kann zu einem unerwünschten leitfähigen Pfad zwischen angrenzenden RDL-Bahnen führen. Die Spannungspegel auf den RDL-Bahnen können ein Grund für eine Kupfermigration sein. 8 zeigt ein herkömmliches WLCSP. Eine Kriechstrecke 60 ist der kürzeste Pfad zwischen zwei leitfähigen Teilen, gemessen entlang der Isolationsoberfläche. Bei herkömmlichen WLCSPs führt im Laufe der Zeit eine Verschlechterung der Polymere zusammen mit geringen Kriechstrecken in der Gestaltung zu einfachen Leckströmen 62. Eine Verschlechterung der Polymerschichten führt zu einer Reduzierung der Isoliereigenschaft der Polymerschichten. Mit der Zeit wird das sich verschlechternde Polymer zu einem Leiter, der sehr kleine Ströme leitet.
  • Wenn die Spannungsdifferenz zwischen den benachbarten leitfähigen Teilen höher ist, sind Gestaltungen mit geringeren Kriechstrecken auch für das Phänomen einer Kupfermigration anfälliger. Wenn die potentielle Spannungsdifferenz zwischen den RDL-Kupferbahnen groß genug ist, fungiert eine Bahn als Kathode und die andere als Anode. Das heißt, Kupferionen von einer der RDL-Bahnen wandern zu einer anderen der RDL-Bahnen. Diese Migration führt zu der Bildung eines leitfähigen Pfads (aus Kupfer) zwischen RDL-Bahnen, wodurch ein Kurzschluss entsteht.
  • 9 zeigt das LD-WLCSP unter Verwendung von Luftspalte. Unter bestimmten Bedingungen (Luftfeuchtigkeit, Feuchtigkeit, Verunreinigung usw.) hat der Luftspalt 48 einen höheren Durchbruchsspannungspegel als die Polymere in dem Package; somit würden Luftspalte dazu beitragen, größere Kriechstrecken 60 zu erreichen, ohne die Chipgröße vergrößern zu müssen, und unterstützen ein Verhindern von Leckströmen oder einer Kupfermigration.
  • Eine Kreuzkopplungs-Extraktionssimulation wurde für herkömmliches WLCSP, LD-WLCSP mit Kupferbegrenzung und LD-WLCSP mit Luftspalte durchgeführt. Für die gleiche Gestaltung und unter den gleichen AC-Bedingungen (Frequenz von 5 GHz) zeigen die Simulationsergebnisse, dass eine Kupferbegrenzung die Kreuzkopplung im Vergleich zu LD-WLCSP mit Luftspalte und herkömmlichen WLCSP weiter reduzieren würde. 10 zeigt eine Draufsicht des 3D-Modells für LD-WLCSP mit Kupferbegrenzung 42 oder Luftspalte 48, die für die Extraktionen verwendet werden. Tabelle 2 enthält die Werte für die Kreuzkopplungskapazität für die Extraktionen für herkömmliches WLCSP, LD-WLCSP mit Kupferbegrenzung und LD-WLCSP mit Luftspalte. TABELLE 2
    Signale Herkömmliches WLCSP (fF) LD-WLCSP mit Kupferbegrenzung (fF) LD-WLCSP mit Luftspalte (fF)
    Net1-Net3 7,5344 4,5752 5,0269
    Net2-Net4 6,7135 3,7109 4,1046
    Net3-Net8 7,2889 4,4117 4,846
    Net4-Net5 5,3524 3,0232 3,2748
    Net4-Net9 6,3424 3,4415 3,8164
    Net6-Net11 5,3627 3,2138 3,4507
    Net8-Net13 7,5125 4,6297 5,0727
    Net10-Net5 5,3199 3,0162 3,2587
    Net12-Net7 7,5676 4,7351 5,0828
    Net14-Net9 6,7559 3,7056 4,0905
  • Aus den Extraktionsergebnissen geht hervor, dass LD-WLCSP mit Metallbegrenzung besser ist als das herkömmliche WLCSP in Bezug auf Kreuzkopplung und Rauschunterdrückung. LD-WLCSP mit Luftspalte erhöht die Kriechstrecken. Unter bestimmten Bedingungen (Luftfeuchtigkeit, Feuchtigkeit, Verunreinigung usw.) ist eine Durchbruchspannung von Luft besser als eine Durchbruchspannung von Polymeren, so dass der Leitungspfad einen Weg um den Luftspalt herum finden muss. Daher ist eine Verwendung von LD-WLCSP mit Luftspalte in Vorrichtungen mit Hochspannungsanwendungen besser, um Kupfermigration und Leckströme über die Zeit zu verhindern. Neben einem Reduzieren einer Kreuzkopplung, einem Verhindern einer Kupfermigration und von Leckströmen, hat LD-WLCSP einen reduzierten Wärmewiderstand und eine bessere Leistung als herkömmliche WLCSP. Zusätzlich zu dem Vorhandensein von Metallbegrenzungen um die RDL-Bahnen trägt die dünne Metallplattierungsschicht (<= 2 µm) auf der Wafer-Passivierungsschicht dazu bei, den Wärmewiderstand weiter zu reduzieren.
  • Im Gegensatz zu herkömmlichen WLCSPs, bei denen ein großer RDL-zu-RDL-Abstand erforderlich ist, um eine Kupfermigration zwischen angrenzenden Signalen mit hoher Potentialdifferenz zu verhindern, ist bei LD-WLCSP kein derart großer RDL-zu-RDL-Abstand erforderlich. Der Luftspalt zwischen oder um einige oder alle der RDL-Bahnen/-Signale würde helfen, jedes RDL-Signal von dem benachbarten zu isolieren, wodurch eine Kupfermigration verhindert wird, ohne einen großen RDL-zu-RDL-Abstand haben zu müssen, und ohne die Chipgröße vergrößern zu müssen. Luftspalte müssen nicht um jedes RDL-Signal herum sein. Daher hilft LD-WLCSP dabei, die Chipgröße zu reduzieren.
  • Unter Bezugnahme nun auf die 11 - 31 wird ein erstes bevorzugtes Ausführungsbeispiel des Prozesses zum Herstellen eines LD-WLCSP mit Metallbegrenzung detailliert beschrieben. Unter Bezugnahme auf 11 wird ein Siliziumwafer 10 vorgesehen, der Öffnungen durch eine Passivierungsschicht 14 zu Metallpads 12 hat.
  • Abweichend von dem herkömmlichen Verfahren in 12 wird eine Photoresistschicht auf den Wafer aufgebracht, belichtet und entwickelt, um ein Photoresistmuster 15 zu bilden, das die exponierten Metallpads 12 und einen Teil der umgebenden Passivierungsschicht bedeckt. Eine dünne Metallplattierung 40 wird auf der Wafer-Passivierungsschicht gebildet, die nicht von dem Photoresist 15 bedeckt ist. Das Metall kann Kupfer oder ein beliebiges anderes Plattierungsmetall sein, wie Gold oder Aluminium, oder Legierungen aus Kupfer, Gold und/oder Aluminium mit einer Dicke von weniger oder gleich etwa 2 µm, wie in 13 gezeigt. Es wird empfohlen, dass die Überlappung S1 (in 44 gezeigt) zwischen den dünnen Metallöffnungen, die durch das Photoresistmuster 15 vorgesehen sind, und den Öffnungen der Passivierungsschicht 14 zumindest 10 µm ist.
  • In 14 wird die erste Polymerschicht 16 aufgebracht, dann strukturiert, um Öffnungen für die RDL-Schicht vorzusehen. Die Polymerschicht 16 kann Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer sein. Die Dicke der Polymerschicht 16 kann größer oder gleich 7,5 µm sein.
  • Wie in 15 gezeigt, wird nun eine Keimschicht 17 über die Polymerschicht 16 durch Sputtering aufgebracht und kontaktiert die Metallplatten 12. Die Schicht 17 kann aus Ti/Cu oder einer anderen Klebstoff- oder Keimschicht bestehen.
  • Eine Photoresistschicht 19 wird beschichtet und strukturiert, wie in 16 gezeigt. Material einer Umverteilungsschicht (RDL) wird auf die Keimschicht aufgebracht, wo sie nicht durch das Photoresistmuster 19 bedeckt ist, wie in 17 gezeigt. Das Photoresist wird abgelöst und die durch Sputtering aufgebrachte Keimschicht wird weggeätzt, wodurch RDL-Bahnen 18 verbleiben, wie in 18 gezeigt. Vorzugsweise sind die RDL-Bahnen 18 größer als oder gleich 4 µm und haben eine Dicke von weniger oder gleich 25 µm.
  • Als nächstes wird die zweite Polymerschicht 20 auf den Wafer aufgebracht und strukturiert, um Öffnungen zu den RDL-Bahnen vorzusehen, wo UBM-Kontakte gebildet werden, wie in 19 gezeigt. Das Polymer 2 kann Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer sein. Die Dicke der Polymerschicht kann größer oder gleich 7,5 µm sein.
  • Dann wird, wie in 20 gezeigt, eine Keimschicht 21 auf die Polymerschicht 20 durch Sputtering aufgebracht und kontaktiert die RDL-Bahnen 18. Die Schicht 21 kann aus Ti/Cu oder einer anderen Klebstoff- oder Keimschicht bestehen.
  • Eine Photoresistschicht 23 wird beschichtet und strukturiert, wie in 21 gezeigt. Unter-Erhebungs-Metallplattierung(UBM - under bump metallization)-Material 22 wird auf die Keimschicht plattiert, wo es nicht durch das Photoresistmuster 23 bedeckt ist, wie in 22 gezeigt. Das Photoresist wird abgezogen und die durch Sputtering aufgebrachte Keimschicht wird weggeätzt, wodurch UBM-Strukturen 22 übrig bleiben, wie in 23 gezeigt. Die UBM-Strukturen können vorzugsweise größer oder gleich 8 µm sein und eine Dicke von weniger oder gleich 25 µm haben. Lötkugeln 24 werden auf den UBM-Strukturen 22 angeordnet, wie in 24 gezeigt. Lötkugeln von verschiedenen Herstellern, die verschiedene Legierungskombinationen vorsehen, wie etwa SAC405 oder SAC305, SACQ usw., können verwendet werden.
  • Dann wird, in einem Schlüsselmerkmal der vorliegenden Offenbarung, eine Metallbegrenzung gebildet, um jede RDL-Bahn von ihrer benachbarten RDL-Bahn zu isolieren oder bestimmte kritische RDL-Bahnen von benachbarten RDL-Bahnen zu isolieren. Ein einzelner Metallbegrenzung-Separator kann eine oder mehrere RDL-Bahnen vollständig umgeben oder nicht. Ein einzelner Separator kann eine oder mehr als eine RDL-Bahn von benachbarten RDL-Bahnen isolieren. Der/Die Metallbegrenzung-Separator(en) wird/werden durch Laserablation gebildet. Wie in 25 gezeigt, wird zunächst ein Laserstrahl 30 mit hohem Laser-Flux auf die Polymerschicht 20 angewendet.
  • Es gibt verschiedene Arten von Lasern, wobei CO2- und UV-Laser die am häufigsten verwendeten Laser sind. CO2-Laser, die infrarotes Licht mit einer Wellenlänge zwischen 9,3 µm und 10,6 µm emittieren, haben Einschränkungen bei den Breiten der Metallbegrenzungen, die sie unterstützen können, d.h. ein Minimum von ungefähr 75 µm Breite. UV-Laser emittieren ultraviolettes Licht mit einer Wellenlänge von 355nm. Sie haben einen sehr kleinen Fokus, der Mikrobreiten unterstützen kann, die zur Bildung dünner Metallbegrenzungen und Luftspalte benötigt werden. UV-Laser emittieren Licht in sehr kurzen Hochleistungsimpulsen, die bei Fokussierung auf einen bestimmten kleinen Punkt eine extrem hohe Leistungsdichte erzeugen, die weiter ein sehr konzentriertes Plasma erzeugen. Um die in der vorliegenden Offenbarung genannten Ausführungsbeispiele zu erreichen, wird daher ein UV-Laser empfohlen.
  • Zuerst erhitzt der Laserstrahl das Polymer und schmilzt dann das Polymer. 26 zeigt das Schmelzen 32 der Polymere 20 und 16. 27 zeigt eine Verdampfung 34 des geschmolzenen Polymers. 28 zeigt ein Plasma 36, das durch die Verdampfung des Polymers erzeugt wird. Ein Plasma muss nicht immer erzeugt werden. Verdampftes Polymer kann in Abhängigkeit von der Stärke des Laserstrahls in ein Plasma umgewandelt werden. Nach einem „Desmearing“ und Mikroätzen sind die fertiggestellten Öffnungen 38 durch die Polymere 20 und 16 zu der Metallplattierungsschicht 40 auf der Wafer-Passivierung 14 in 29 gezeigt.
  • Die 45 und 46 zeigen die Bildung der Metallbegrenzung auf Wafer-Ebene. Ein Wafer 200 mit einer Wafer-Kerbe 204 ist mit einer Vielzahl von „bumped“ Chips/Dies 202 gezeigt. Lötkugeln 24 sind gezeigt. Der Laserstrahl 30 wird auf den Wafer in 45 angewendet und auf die genauen Positionen gerichtet, um die Separatoren zu bilden. 46 zeigt den Wafer 200 nach einem „Desmearing“ und Mikroätzen, wobei die dünne Metallschicht 40 innerhalb der Öffnungen 38 exponiert ist.
  • Um die Metallbegrenzungen zu bilden, wird Kupfer oder ein anderes Metall, wie Gold oder Aluminium oder Legierungen aus Kupfer, Gold und/oder Aluminium 42, in die Öffnungen 38 plattiert, wie in 30 gezeigt. 47 zeigt die Metallplattierung 42 auf der Wafer-Ebene. Schließlich werden die Oberflächen der Metallbegrenzungen 42 mit einer zusätzlichen Schicht, wie organische Lötbarkeitsschutzmittel (OSP - organic solderability preservatives), Immersionszinn (IT - immersion tin) oder einer galvanischen Goldschicht 44, versehen, die auf die exponierten Metalloberflächen aufgebracht oder plattiert werden, wie in 31 und auf der Wafer-Ebene in 48 gezeigt. Dies vervollständigt das WLCSP des ersten Ausführungsbeispiels, wie in 2 gezeigt.
  • In einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Offenbarung werden Luftspalte in und um jede RDL-Bahn oder in der Nähe bestimmter kritischer RDL-Bahnen gebildet. Ein einzelner Luftspalt-Separator kann eine oder mehrere RDL-Bahnen vollständig umgeben oder nicht. Ein einzelner Separator kann eine oder mehr als eine RDL-Bahn von benachbarten RDL-Bahnen isolieren. Der Prozess ist identisch zu dem ersten Ausführungsbeispiel durch das Platzieren von Lötkugeln in 24. Die Laserablation ist ähnlich zu dem ersten Ausführungsbeispiel, mit der Ausnahme, dass die Intensität des Laserstrahls derart angepasst wird, dass das Laserbohren gestoppt wird, bevor die Öffnungen die Ebene der Metallplattierung 40 erreichen.
  • Zuerst erhitzt der Laserstrahl 31 das Polymer und schmilzt dann das Polymer. 32 zeigt das Schmelzen 32 der Polymere 20 und 16. 33 zeigt eine Verdampfung 34 des geschmolzenen Polymers. 34 zeigt ein Plasma 36, das durch die Verdampfung des Polymers erzeugt wird. Verdampftes Polymer kann in Abhängigkeit von der Stärke des Laserstrahls in ein Plasma umgewandelt werden. 49 zeigt die Anwendung des Laserstrahls 31 auf der Wafer-Ebene. Nach einem „Desmearing“ und Mikroätzen werden Luftspalte 46 und/oder 48 gebildet, wie in 35 und auf der Wafer-Ebene in 50 gezeigt. Einer oder beide der Nut 46 oder schlitz- oder kerbförmige Luftspalt 48 kann erzeugt werden durch Steuern der Art und Weise, wie der Laser auf den Wafer angewendet wird. Dies vervollständigt das WLCSP des zweiten Ausführungsbeispiels, wie in 3 gezeigt.
  • Das WLCSP des dritten Ausführungsbeispiels, in 4 gezeigt, mit sowohl Metallbegrenzungen 42 als auch Luftspalte 46 und 48 kann unter Verwendung einer Kombination der Laserablations- und Endbearbeitungsschritte hergestellt werden, wie in den Ausführungsbeispielen 1 und 2 gezeigt.
  • In einer Variation des Metallbegrenzungsprozesses des ersten Ausführungsbeispiels kann, anstelle einer Verwendung einer Laserbohrtechnik, nach einer Lötkugelplatzierung in 24, das Polymer 20 strukturiert werden, wie in 36 gezeigt, unter Verwendung eines Photolithographieprozesses, m Öffnungen 37 zu bilden. Dann wird, wie in 37 gezeigt, das Polymer 16 unter Verwendung eines Photolithographieprozesses strukturiert, um die Öffnungen 37 des Polymers 20 durch das Polymer 16 zu der Metallplattierungsschicht 40 zu erweitern, um Öffnungen 39 zu bilden.
  • Wie in 38 gezeigt, wird ein Kupfer oder ein anderes Metall, wie Gold oder Aluminium oder Legierungen aus Kupfer, Gold und/oder Aluminium 41, auf die Seitenwände der Öffnungen 39 unter Verwendung eines nicht gezeigten Photoresistmusters plattiert, mit Öffnungen, an denen das Metall zu plattieren ist. Nun wird unter Verwendung eines anderen Photolithographieprozesses eine dritte Polymerschicht 43 über die Polymerschicht 20 und auf das plattierte Metall 41 innerhalb der Öffnungen aufgebracht, wie in 39 gezeigt. Die dritte Polymerschicht 43 kann Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer aufweisen, das eine Dicke größer oder gleich 0,3 µm hat.
  • Die 40 und 41 zeigen bevorzugte Metallbegrenzungsabmessungen der vorliegenden Offenbarung. 40 zeigt eine kegelförmige Metallbegrenzung 42 mit einer Minimumbreite W von 2 µm und einer Minimumhöhe H von 15 µm. 41 zeigt eine rechteckige oder zylindrisch geformte Metallbegrenzung 45 mit der gleichen Minimumbreite W und Höhe H wie in 40. Die Maximaltiefe der Metallbegrenzung 42/45 basiert auf der Tiefe in die Polymerschichten der dünnen Metallplattierung 40, da die Metallbegrenzung die dünne Metallplattierung berühren muss. Die Überlappung O der Oberflächenendschicht 44 auf jeder Seite der Metallbegrenzung wird basierend auf den Fertigungstoleranzen der Metallbegrenzungsbreite definiert. Bei einer Metallbegrenzungsbreite von 2 µm, wenn die Toleranz 0,5 µm ist, ist eine Überlappung von 0,25 µm erforderlich. Damit soll sichergestellt werden, dass, wenn die hergestellte Metallbreite 2,5 µm ist, die Oberflächenendbearbeitung immer noch die Metallbegrenzung bedeckt. Eine empfohlene Minimumdicke der Oberflächenendschicht 44 ist 0,3 µm.
  • Die 42 und 43 zeigen bevorzugte Luftspalt-Begrenzungsabmessungen der vorliegenden Offenbarung. 42 zeigt einen nutförmigen Luftspalt 46 mit einer Minimumbreite W von 2 µm und einer maximalen Tiefe D von weniger als 15 µm, wobei angenommen wird, dass Polymer 1 und Polymer 2 jeweils 7,5 µm dick sind. Die Tiefe D kann größer als 15 µm sein, wenn die Polymerdicken größer als 7,5 µm sind. Es ist notwendig, dass die dünne Metallschicht 40 durch die Erzeugung der Luftspalte nicht exponiert wird. 43 zeigt einen kerb- oder schlitzförmigen Luftspalt 48 mit der gleichen Minimumbreite W und maximalen Tiefe D wie in 42.
  • 44 zeigt einen vergrößerten Abschnitt des Wafers 10 der vorliegenden Offenbarung, der die Kante 100 des Silizium-Dies zeigt. S1 zeigt die Minimum-Überlappung zwischen der Öffnung der dünnen Metallschicht 40 zu der Öffnung der Wafer-Fabrikation-Passivierung 14. Die Minimum-Überlappung S1 sollte ungefähr 10 µm sein. Das obere Metall für den Dichtungsring an der Kante des Silizium-Dies ist mit 102 bezeichnet. Es wird empfohlen, dass der Abstand S2 zwischen dem Dichtungsring an einer oberen Metallkante 102 eines Silizium-Dies und der dünnen Metallschicht 40 größer oder gleich 25 µm ist. Die empfohlene maximale Dicke der dünnen Metallschicht 40 ist 2 µm.
  • Das WLCSP und das Herstellungsverfahren gemäß der vorliegenden Offenbarung führen zu einer Reduzierung eines Signal-zu-Signal-Übersprechens (Kopplungskapazität) auf der Packaging-Ebene, was im Vergleich zu herkömmlichen WLCSPs eine bessere elektrische Leistung liefert. Kupfermigration und Leckströme zwischen RDL-Bahnen oder Signalen mit hohen Potentialdifferenzen werden durch größere Kriechstrecken verhindert. Im Gegensatz zu herkömmlichen WLCSPs, wo ein großer RDL-zu-RDL-Abstand erforderlich ist, um eine Kupfermigration zwischen benachbarten Signalen mit hoher Potentialdifferenz zu verhindern, ist in dem LD-WLCSP der vorliegenden Offenbarung ein derart großer RDL-zu-RDL-Abstand nicht erforderlich. Daher hilft LD-WLCSP bei einer Reduzierung der Chipgröße. Im Vergleich zu herkömmlichen WLCSPs wird auch eine verbesserte thermische Leistung beobachtet.
  • Obwohl das bevorzugte Ausführungsbeispiel der vorliegenden Offenbarung dargestellt wurde und diese Form im Detail beschrieben wurde, ist für Fachleute auf dem Gebiet offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne von dem Sinn der Offenbarung oder von dem Umfang der beigefügten Ansprüche abzuweichen.
  • Beansprucht wird:

Claims (35)

  1. Wafer-Level-Chip-Scale-Package, das Folgendes aufweist: eine Vielzahl von RDL-Bahnen (18), die mit einem Siliziumwafer (10) durch Öffnungen durch eine erste Polymerschicht (16) hindurch mit Metallpads (12) auf einer oberen Oberfläche des Siliziumwafers (10) verbunden sind; eine Vielzahl von UBM-Schichten (22), die jeweils eine der Vielzahl von RDL-Bahnen (18) durch Öffnungen in einer zweiten Polymerschicht (20) über der ersten Polymerschicht (16) kontaktieren; eine Vielzahl von Löthöckern (24) jeweils auf einer UBM-Schicht (22); eine Metallplattierungsschicht (40) unter der ersten Polymerschicht (16) und kontaktiert keine der Vielzahl von RDL-Bahnen (18); und zumindest einen Separator, der zwischen zumindest zwei der Vielzahl von RDL-Bahnen (18) liegt, wobei der zumindest eine Separator eine Metallbegrenzung (42, 45) in einem Bereich zwischen zwei benachbarten RDL-Bahnen (18) aufweist, wobei die Metallbegrenzung (42, 45) in elektrischem Kontakt mit der Metallplattierungsschicht (40) ist, oder wobei der zumindest eine Separator zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) Luftspalte zwischen zwei benachbarten RDL-Bahnen (18) aufweist, wobei die Luftspalte die Metallplattierungsschicht (40) nicht kontaktieren.
  2. Package gemäß Anspruch 1, wobei die Metallbegrenzung (42, 45) Kupfer, Gold oder Aluminium oder Legierungen davon aufweist.
  3. Package gemäß Anspruch 1, wobei die Metallbegrenzung (42, 45) Kupfer, Gold oder Aluminium oder Legierungen davon mit einem Polymerkern aufweist.
  4. Package gemäß Anspruch 1, wobei die Metallbegrenzung (42, 45) eine Form hat, die aus der Gruppe ausgewählt ist, die enthält: einen Kegel, ein Rechteck und einen Zylinder.
  5. Package gemäß Anspruch 1, wobei die Metallbegrenzung (42, 45) eine Minimumbreite von 2 µm und eine Minimumhöhe von 15 µm hat.
  6. Package gemäß Anspruch 1, wobei die Luftspalte eine Form haben, die aus der Gruppe ausgewählt ist, die enthält: einen Schlitz, eine Kerbe und eine Nut.
  7. Package gemäß Anspruch 1, wobei der zumindest eine Separator eine oder mehrere der Vielzahl von RDL-Bahnen (18) umgibt.
  8. Package gemäß Anspruch 1, wobei der zumindest eine Separator eine oder mehr als eine RDL-Bahn von benachbarten RDL-Bahnen (18) isoliert.
  9. Package gemäß Anspruch 1, wobei die Metallplattierungsschicht (40) Kupfer, Gold oder Aluminium oder Legierungen davon aufweist, die auf einer Passivierungsschicht auf dem Siliziumwafer (10) plattiert sind, und wobei eine Überlappung zwischen einer Öffnung in der Metallplattierungsschicht (40) und einer Öffnung in der Passivierungsschicht zu den Metallpads (12) zumindest 10 µm ist, wobei ein Abstand zwischen einem Dichtungsring an einer Kante eines Silizium-Dies und der Metallplattierungsschicht (40) größer oder gleich 25 µm ist, und wobei eine maximale Dicke der Metallplattierungsschicht (40) 2 µm ist.
  10. Package gemäß Anspruch 1, wobei die erste (16) und die zweite Polymerschicht (20) Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer mit einer Dicke größer oder gleich 7,5 µm aufweisen.
  11. Package gemäß Anspruch 1, wobei die RDL-Bahnen (18) eine Dicke zwischen etwa 4 und 25 µm haben und die UBM-Schichten (22) eine Dicke zwischen etwa 8 und 25 µm haben.
  12. Verfahren zum Herstellen eines Wafer-Level-Chip-Scale-Package, das aufweist: Vorsehen eines Siliziumwafers (10) mit einer Passivierungsschicht darauf und Öffnungen in der Passivierungsschicht zu einer Vielzahl von Metallpads (12); Plattieren einer Metallplattierungsschicht (40) auf die Passivierungsschicht und nicht auf die Metallpads (12); Aufbringen einer ersten Polymerschicht (16) auf die Metallplattierungsschicht (40) und Strukturieren der ersten Polymerschicht (16), um Öffnungen durch die erste Polymerschicht (16) zu der Vielzahl von Metallpads (12) vorzusehen; Bilden einer Vielzahl von RDL-Bahnen (18) über der ersten Polymerschicht (16), die mit der Vielzahl von Metallpads (12) verbunden sind; Aufbringen einer zweiten Polymerschicht (20) über der ersten Polymerschicht (16) und der Vielzahl von RDL-Bahnen (18) und Strukturieren der zweiten Polymerschicht (20), um Öffnungen durch die zweite Polymerschicht (20) zu der Vielzahl von RDL-Bahnen (18) vorzusehen; Bilden einer Vielzahl von UBM-Schichten (22), die jeweils eine der Vielzahl von RDL-Bahnen (18) kontaktieren; Platzieren einer Vielzahl von Löthöckern (24) jeweils auf einer UBM-Schicht (22); und Bilden zumindest eines Separators zwischen zumindest zwei der Vielzahl von RDL-Bahnen (18), wobei der zumindest eine Separator, der zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) liegt, eine Metallbegrenzung (42, 45) in einem Bereich zwischen zwei benachbarten RDL-Bahnen (18) aufweist, wobei die Metallbegrenzung (42, 45) in elektrischem Kontakt mit der Metallplattierungsschicht (40) ist oder wobei der zumindest eine Separator, der zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) liegt, Luftspalte zwischen zwei benachbarten RDL-Bahnen (18) aufweist, wobei die Luftspalte die Metallplattierungsschicht (40) nicht kontaktieren.
  13. Verfahren gemäß Anspruch 12, wobei die Metallplattierungsschicht (40) Kupfer, Gold oder Aluminium oder Legierungen aufweist und wobei eine Überlappung zwischen einer Öffnung in der Metallplattierungsschicht (40) und einer Öffnung in der Passivierungsschicht zumindest 10 µm ist, wobei ein Abstand zwischen einem Dichtungsring an einer Kante eines Silizium-Dies und der Metallplattierungsschicht (40) größer oder gleich 25 µm ist, und wobei eine maximale Dicke der Metallplattierungsschicht (40) 2 µm ist.
  14. Verfahren gemäß Anspruch 12, wobei die erste (16) und die zweite Polymerschicht (20) Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer mit einer Dicke größer oder gleich 7,5 µm aufweisen.
  15. Verfahren gemäß Anspruch 12, wobei das Bilden von zumindest einem Separator zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) aufweist: Anwenden eines Hoch-Flux-Laserstrahls auf die erste (16) und die zweite Polymerschicht (20) in einem Bereich zwischen den zwei benachbarten RDL-Bahnen (18), wobei der Laserstrahl die erste (16) und die zweite Polymerschicht (20) erhitzt und schmilzt, wodurch Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen (18) verbleiben, mit der Metallplattierungsschicht (40) an einem Boden der Öffnungen exponiert; „Desmearing“ und Mikroätzen in den Öffnungen; danach Plattieren einer Metallbegrenzungsschicht (42, 45), um die Öffnungen zu füllen und die Metallbegrenzung (42, 45) zwischen den zwei benachbarten RDL-Bahnen (18) zu bilden; und danach Fertigstellen von exponierten Oberflächen der Metallbegrenzung (42, 45).
  16. Verfahren gemäß Anspruch 15, wobei der Laserstrahl weiter das geschmolzene Polymer verdampft und das verdampfte Polymer in ein Plasma umwandeln kann, abhängig von der Stärke des Laserstrahls.
  17. Verfahren gemäß Anspruch 15, wobei die Begrenzungsmetallschicht Kupfer, Gold oder Aluminium oder Legierungen davon aufweist, und wobei das Fertigstellen von exponierten Oberflächen der Metallbegrenzung (42, 45) ein Beschichten oder Plattieren einer Endschicht auf den exponierten Oberflächen aufweist, wobei die Endschicht organische Lötbarkeitsschutzmittel, Immersionszinn oder eine galvanisierte Goldschicht aufweist.
  18. Verfahren gemäß Anspruch 17, wobei die Metallbegrenzung (42, 45) eine Minimumbreite von 2 µm und eine Minimumhöhe von 15 µm hat und wobei für eine Metallbegrenzungsbreite von 2 µm, wenn eine Toleranz 0,5 µm ist, eine Überlappung von 0,25 µm für die Endschicht erforderlich ist und wobei die Endschicht eine Minimum-Dicke von 0,3 µm hat.
  19. Verfahren gemäß Anspruch 12, wobei das Bilden von zumindest einem Separator zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) aufweist: Anwenden eines Hoch-Flux-Laserstrahls auf die erste (16) und die zweite Polymerschicht (20) in einem Bereich zwischen den zwei benachbarten RDL-Bahnen (18), wobei der Laserstrahl die erste (16) und die zweite Polymerschicht (20) erhitzt und schmilzt, wodurch Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen (18) verbleiben, wobei die Metallplattierungsschicht (40) an einem Boden der Öffnungen nicht exponiert ist; und „Desmearing“ und Mikroätzen in den Öffnungen, um die Luftspalte zwischen den zwei benachbarten RDL-Bahnen (18) zu bilden.
  20. Verfahren gemäß Anspruch 19, wobei der Laserstrahl weiter das geschmolzene Polymer verdampft und das verdampfte Polymer in ein Plasma umwandeln kann, abhängig von der Stärke des Laserstrahls.
  21. Verfahren gemäß Anspruch 19, wobei die Luftspalte eine Minimumbreite von 2 µm und eine maximale Tiefe von weniger als 15 µm haben, wenn die erste (16) und die zweite Polymerschicht (20) jeweils höchstens 7,5 µm dick sind.
  22. Verfahren gemäß Anspruch 12, wobei das Bilden von zumindest einem Separator zwischen den zumindest zwei der Vielzahl von RDL-Bahnen (18) aufweist: photolithographisches Strukturieren der zweiten (20) und der ersten Polymerschicht (16) in einem Bereich zwischen zwei benachbarten RDL-Bahnen (18), um Öffnungen zu bilden, mit der Metallplattierungsschicht (40) an einem Boden der Öffnungen exponiert; „Desmearing“ und Mikroätzen in den Öffnungen; danach Plattieren einer Begrenzungsmetallschicht an Seitenwänden der Öffnungen; und danach Füllen der Öffnungen mit einer dritten Polymerschicht, um die Metallbegrenzung (42, 45) zwischen den zwei benachbarten RDL-Bahnen (18) zu vervollständigen.
  23. Verfahren gemäß Anspruch 22, wobei die Begrenzungsmetallschicht Kupfer, Gold oder Aluminium oder Legierungen davon aufweist.
  24. Verfahren gemäß Anspruch 22, wobei die dritte Polymerschicht Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer mit einer Dicke größer oder gleich 0,3 µm aufweist.
  25. Verfahren gemäß Anspruch 22, wobei der zumindest eine Separator eine oder mehrere der Vielzahl von RDL-Bahnen (18) umgibt.
  26. Verfahren gemäß Anspruch 22, wobei der zumindest eine Separator eine oder mehr als eine RDL-Bahn von benachbarten RDL-Bahnen (18) isoliert.
  27. Verfahren zur Herstellung eines Wafer-Level-Chip-Scale-Package, das aufweist: Vorsehen eines Siliziumwafers (10) mit einer Passivierungsschicht darauf und Öffnungen in der Passivierungsschicht zu einer Vielzahl von Metallpads (12); Plattieren einer Metallplattierungsschicht (40) auf die Passivierungsschicht und nicht auf die Metallpads (12); Aufbringen einer ersten Polymerschicht (16) auf der Metallplattierungsschicht (40) und Strukturieren der ersten Polymerschicht (16), um Öffnungen durch die erste Polymerschicht (16) zu der Vielzahl von Metallpads (12) vorzusehen; Bilden einer Vielzahl von RDL-Bahnen (18) über der ersten Polymerschicht (16), die mit der Vielzahl von Metallpads (12) verbunden sind; Aufbringen einer zweiten Polymerschicht (20) über der ersten Polymerschicht (16) und der Vielzahl von RDL-Bahnen (18) und Strukturieren der zweiten Polymerschicht (20), um Öffnungen durch die zweite Polymerschicht (20) zu der Vielzahl von RDL-Bahnen (18) vorzusehen; Bilden einer Vielzahl von UBM-Schichten (22), die jeweils eine der Vielzahl von RDL-Bahnen (18) kontaktieren; Platzieren einer Vielzahl von Löthöckern (24) jeweils auf einer UBM-Schicht (22); und Bilden zumindest eines Metallseparators in einem Bereich zwischen zumindest zwei der Vielzahl von RDL-Bahnen (18), wobei das Bilden des Metallseparators aufweist: Anwenden eines Hoch-Flux-Laserstrahls auf die erste und die zweite Polymerschicht (20) in dem Bereich zwischen zwei benachbarten RDL-Bahnen (18), wobei der Laserstrahl die erste (16) und die zweite Polymerschicht (20) erhitzt und schmilzt, wodurch Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen (18) verbleiben, wobei die Metallplattierungsschicht (40) an einem Boden der Öffnung exponiert ist; „Desmearing“ und Mikroätzen in den Öffnungen; Plattieren einer Begrenzungsmetallschicht, um die Öffnungen zu füllen und eine Metallbegrenzung (42, 45) zwischen den zwei benachbarten RDL-Bahnen (18) zu bilden; und danach Fertigstellen exponierter Oberflächen der Metallbegrenzung (42, 45); und Bilden von zumindest einem Luftspaltseparator in einem Bereich zwischen zumindest zwei der Vielzahl von RDL-Bahnen (18), wobei das Bilden des Luftspaltseparators aufweist: Anwenden eines Hoch-Flux-Laserstrahls auf die erste (16) und die zweite Polymerschicht (20) in dem Bereich zwischen zwei benachbarten RDL-Bahnen (18), wobei der Laserstrahl die erste (16) und zweite Polymerschicht (20) erhitzt und schmilzt, wodurch Öffnungen in dem Bereich zwischen den zwei benachbarten RDL-Bahnen (18) verbleiben, wobei die Metallplattierungsschicht (40) an einem Boden der Öffnung nicht exponiert ist; und „Desmearing“ und Mikroätzen in den Öffnungen, um den Luftspaltseparator zu bilden.
  28. Verfahren gemäß Anspruch 27, wobei die Metallplattierungsschicht (40) Kupfer, Gold oder Aluminium oder Legierungen aufweist und wobei eine Überlappung zwischen einer Öffnung in der Metallplattierungsschicht (40) und einer Öffnung in der Passivierungsschicht zumindest 10 µm ist, wobei ein Abstand zwischen einem Dichtungsring an einer Kante eines Silizium-Dies und der Metallplattierungsschicht (40) größer oder gleich 25 µm ist, und wobei eine maximale Dicke der Metallplattierungsschicht (40) 2 µm ist.
  29. Verfahren gemäß Anspruch 27, wobei die erste (16) und die zweite Polymerschicht (20) Polyimid, Polybenzoxazol oder ein beliebiges anderes Polymer mit einer Dicke größer oder gleich 7,5 µm aufweisen.
  30. Verfahren gemäß Anspruch 27, wobei der Laserstrahl weiter das geschmolzene Polymer verdampft und das verdampfte Polymer in ein Plasma umwandeln kann, abhängig von der Stärke des Laserstrahls.
  31. Verfahren gemäß Anspruch 27, wobei die Metallbegrenzungsschicht (42, 45) Kupfer, Gold oder Aluminium oder Legierungen davon aufweist, und wobei das Fertigstellen der exponierten Oberflächen der Metallbegrenzung (42, 45) ein Beschichten oder Plattieren einer Endschicht auf den exponierten Oberflächen aufweist, wobei die Endschicht organische Lötbarkeitsschutzmittel, Immersionszinn oder eine galvanisierte Goldschicht aufweist.
  32. Verfahren gemäß Anspruch 27, wobei die Metallbegrenzungsschicht (42, 45) eine Minimumbreite von 2 µm und eine Minimumhöhe von 15 µm hat und wobei für eine Metallbegrenzungsbreite von 2 µm, wenn eine Toleranz 0,5 µm ist, eine Überlappung von 0,25 µm für die Endschicht erforderlich ist, und wobei die Endschicht eine Minimum-Dicke von 0,3 µm hat.
  33. Verfahren gemäß Anspruch 27, wobei die Luftspalte eine Minimumbreite von 2 µm und eine maximale Tiefe von weniger als 15 µm haben, wenn die erste (16) und die zweite Polymerschicht (20) jeweils höchstens 7,5 µm dick sind.
  34. Verfahren gemäß Anspruch 27, wobei der zumindest eine Metallseparator und/oder der zumindest eine Luftspaltseparator eine oder mehrere der Vielzahl von RDL-Bahnen (18) umgeben/umgibt.
  35. Verfahren gemäß Anspruch 27, wobei der zumindest eine Metallseparator und der zumindest eine Luftspaltseparator eine oder mehr als eine RDL-Bahn von benachbarten RDL-Bahnen (18) isolieren.
DE102019200811.9A 2018-01-25 2019-01-23 Reduktion eines übersprechens in wlcsp durch laserbohrtechnik Active DE102019200811B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/879,904 2018-01-25
US15/879,904 US10396004B2 (en) 2018-01-25 2018-01-25 Reduction of cross talk in WLCSP's through laser drilled technique

Publications (2)

Publication Number Publication Date
DE102019200811A1 DE102019200811A1 (de) 2019-07-25
DE102019200811B4 true DE102019200811B4 (de) 2022-02-03

Family

ID=67145398

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019200811.9A Active DE102019200811B4 (de) 2018-01-25 2019-01-23 Reduktion eines übersprechens in wlcsp durch laserbohrtechnik

Country Status (3)

Country Link
US (2) US10396004B2 (de)
CN (1) CN110085564B (de)
DE (1) DE102019200811B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522488B1 (en) * 2018-10-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning polymer layer to reduce stress
TWI677949B (zh) * 2018-11-21 2019-11-21 華邦電子股份有限公司 半導體元件
US11387191B2 (en) * 2019-07-18 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11222855B2 (en) * 2019-09-05 2022-01-11 Skyworks Solutions, Inc. Moisture barrier for bond pads and integrated circuit having the same
US11908831B2 (en) 2020-10-21 2024-02-20 Stmicroelectronics Pte Ltd Method for manufacturing a wafer level chip scale package (WLCSP)
CN112510003B (zh) * 2020-11-30 2023-07-18 杰华特微电子股份有限公司 一种半导体封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082651A1 (en) 2003-10-20 2005-04-21 Farnworth Warren M. Methods of coating and singulating wafers and chip-scale packages formed therefrom
US20150311169A1 (en) 2013-06-01 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer Layers Embedded With Metal Pads for Heat Dissipation
US20160148882A1 (en) 2008-05-28 2016-05-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Holes in Substrate to Interconnect Top Shield and Ground Shield
US20160365326A1 (en) 2015-06-12 2016-12-15 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20170170122A1 (en) 2015-12-10 2017-06-15 Nxp B.V. Semiconductor device and method of making a semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
US8823179B2 (en) * 2008-05-21 2014-09-02 Chia-Lun Tsai Electronic device package and method for fabricating the same
US20100007017A1 (en) * 2008-07-14 2010-01-14 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method for the same
TWI511253B (zh) * 2010-02-12 2015-12-01 Xintec Inc 晶片封裝體
EP2648218B1 (de) * 2012-04-05 2015-10-14 Nxp B.V. Integrierte Schaltung und Verfahren zu ihrer Herstellung
US8742594B2 (en) * 2012-09-14 2014-06-03 International Business Machines Corporation Structure and method of making an offset-trench crackstop that forms an air gap adjacent to a passivated metal crackstop
US20150255499A1 (en) * 2014-03-07 2015-09-10 Xintec Inc. Chip package and method of fabricating the same
US9589909B1 (en) * 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
TWI629759B (zh) * 2016-03-01 2018-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050082651A1 (en) 2003-10-20 2005-04-21 Farnworth Warren M. Methods of coating and singulating wafers and chip-scale packages formed therefrom
US20160148882A1 (en) 2008-05-28 2016-05-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Holes in Substrate to Interconnect Top Shield and Ground Shield
US20150311169A1 (en) 2013-06-01 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer Layers Embedded With Metal Pads for Heat Dissipation
US20160365326A1 (en) 2015-06-12 2016-12-15 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20170170122A1 (en) 2015-12-10 2017-06-15 Nxp B.V. Semiconductor device and method of making a semiconductor device

Also Published As

Publication number Publication date
CN110085564A (zh) 2019-08-02
US10607912B2 (en) 2020-03-31
CN110085564B (zh) 2024-05-24
US20190229028A1 (en) 2019-07-25
DE102019200811A1 (de) 2019-07-25
US20190355641A1 (en) 2019-11-21
US10396004B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
DE102019200811B4 (de) Reduktion eines übersprechens in wlcsp durch laserbohrtechnik
DE69125333T2 (de) Herstellen von Metallmustern auf einem Substrat
DE69216502T2 (de) Elektrische Durchführungsstruktur und Herstellungsverfahren
DE69120198T2 (de) Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE60216433T2 (de) Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung
DE102014119230B4 (de) Gerät mit vorstehenden kontakthöckerpads für bond-auf-leitungs-prozessierung und verfahren
DE68907782T2 (de) Verfahren zum Herstellen von grossen Halbleiterschaltungen.
DE102014118950B4 (de) Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
DE102005059224A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE10101875A1 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102007027378A1 (de) Elektrisch leitfähige Verbindung, elektronisches Bauelement und Verfahren zu deren Herstellung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE68925057T2 (de) Automatische wahlfreie Verbindung mehrerer paralleler Elemente
DE102012110188A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE102005026229A1 (de) Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final