DE102014118950B4 - Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung - Google Patents

Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102014118950B4
DE102014118950B4 DE102014118950.7A DE102014118950A DE102014118950B4 DE 102014118950 B4 DE102014118950 B4 DE 102014118950B4 DE 102014118950 A DE102014118950 A DE 102014118950A DE 102014118950 B4 DE102014118950 B4 DE 102014118950B4
Authority
DE
Germany
Prior art keywords
polymer
layer
redistribution layer
redistribution
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014118950.7A
Other languages
English (en)
Other versions
DE102014118950A1 (de
Inventor
Chen-Hua Yu
Chung-Shi Liu
Hung-Jui Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014118950A1 publication Critical patent/DE102014118950A1/de
Application granted granted Critical
Publication of DE102014118950B4 publication Critical patent/DE102014118950B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package, umfassend:
eine erste Polymerschicht (18), die über einem Metall-Via (14) angeordnet ist, wobei die erste Polymerschicht (18) ein erstes Polymer-Via (20) aufweist;
eine erste Umverteilungsschicht (22), die auf der ersten Polymerschicht (18) und innerhalb des ersten Polymer-Vias (20) angeordnet ist, wobei die erste Umverteilungsschicht (22) elektrisch mit dem Metall-Via (14) gekoppelt ist;
eine zweite Polymerschicht (34), die auf der ersten Umverteilungsschicht (22) angeordnet ist, wobei die zweite Polymerschicht (34) ein zweites Polymer-Via (36) aufweist, das seitlich zum ersten Polymer-Via (20) versetzt ist; und
eine zweite Umverteilungsschicht (38), die auf der zweiten Polymerschicht (34) und innerhalb des zweiten Polymer-Vias (36) angeordnet ist, wobei die zweite Umverteilungsschicht (38) elektrisch mit der ersten Umverteilungsschicht gekoppelt ist;
wobei eine dritte Polymerschicht (46) auf der zweiten Umverteilungsschicht (38) angeordnet ist und die dritte Polymerschicht (46) ein drittes Polymer-Via (48) aufweist, das seitlich zum zweiten Polymer-Via (36) versetzt ist,
dadurch gekennzeichnet, dass das erste Polymer-Via (20) und das dritte Polymer-Via (48) zueinander vertikal ausgerichtet oder vertikal um ungefähr 1 µm versetzt sind.

Description

  • Eine Umverteilungsschicht oder einfach RDL (Redistribution Layer) wird verwendet, um vorhandene Wafer-Level-Package-Design aufrechtzuerhalten während kleinere Chip-Dies untergebracht werden, die von Halbleiterherstellern hergestellt werden, welche zu fortgeschrittenen Technologieknoten übergehen. Eine Umverteilungsschicht gemäß dem Oberbegriff vom Patentanspruch 1 ist bekannt aus der US 2013/0087914 A1 .
  • Die Umverteilungsschicht in einem Package kann beispielsweise durch wechselweises Strukturieren einer Polymerschicht gebildet werden, um ein Polymer-Via zu bilden und dann das Polymer-Via zu plattieren. Der Prozess kann generell in dieser Weise fortschreiten, bis eine geeignete Anzahl an Umverteilungsschichten innerhalb des Packages hergestellt wurde.
  • Leider weist jedes aufeinanderfolgende Polymer-Via im oben erwähnten Prozess eine kleinere Breite und eine größere Tiefe als das vorherige auf. Deshalb wird das Polymer-Via-Layoutmuster einen relativ großen Teil der Topographie innerhalb des Packages erfordern, um die Größe des ersten gebildeten Polymer-Vias aufzunehmen, welches das größte ist. Da die Tiefe jedes aufeinanderfolgenden Polymer-Vias relativ zu dem zuvor gebildeten zunimmt, ist die Einheitlichkeit der kritischen Abmessung des Polymer-Vias (z. B. die Breite des Polymer-Vias an seiner Unterseite) viel schwerer zu steuern.
  • Das Polymer-Via-Layoutmuster ist zudem der Entwicklung des Polymers unterworfen, kann eine hohe Beanspruchung im Package induzieren und in schlechter Zuverlässigkeit des Packages resultieren.
  • Die Erfindung sieht eine gestaffelte Via-Umverteilungsschicht gemäß Patentanspruch 1 und gemäß Patentanspruch 10 und ein Verfahren gemäß Patentanspruch 14 vor. Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Für ein vollständigeres Verständnis der vorliegenden Offenbarung und deren Vorteile wird jetzt Bezug genommen auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen:
    • 1 veranschaulicht einen repräsentativen Teil einer Ausführungsform eines Packages 10 mit einer gestaffelten Via-Umverteilungsschicht (redistribution layer; RDL);
    • 2 veranschaulicht einen repräsentativen Teil einer Ausführungsform eines Packages 10 mit einer gestaffelten Via-Umverteilungsschicht (RDL) bei einer weiteren Ausführungsform;
    • 3 veranschaulicht einen repräsentativen Teil einer Ausführungsform eines Packages 10 mit einer gestaffelten Via-Umverteilungsschicht (RDL) bei einer weiteren Ausführungsform;
    • 4 veranschaulicht eine Draufsicht einer Ausführungsform eines Polymer-Via-Layoutmusters;
    • 5 veranschaulicht eine Draufsicht einer weiteren Ausführungsform eines Polymer-Via-Layoutmusters;
    • 6 veranschaulicht die Ausführungsform des Polymer-Via-Layoutmusters von 5 mit hinzugefügten Bemaßungslinien;
    • 7 veranschaulicht eine weitere Ausführungsform eines Polymer-Via-Layoutmusters mit hinzugefügten Bemaßungslinien;
    • Die 8 bis 10 veranschaulichen Ausführungsformen von Polymer-Layoutmustern, die Polymer-Vias in variierenden Formen einschließen;
    • 11 veranschaulicht eine Ausführungsform eines Packages, das zur Verwendung mit den in den 1 bis 3 veranschaulichten Umverteilungsschichten geeignet ist; und
    • 12 veranschaulicht eine Ausführungsform eines Verfahrens zum Bilden der gestaffelten Via-Umverteilungsschicht für eine Ausführungsform eines Packages.
  • Bezugszeichen und Symbole in unterschiedlichen Figuren verweisen generell auf entsprechende Teile, sofern nicht anders angezeigt. Die Figuren sind derart gezeichnet, dass sie deutlich die relevanten Aspekte der Ausführungsformen veranschaulichen, und sie sind nicht zwangsläufig maßstäblich gezeichnet.
  • AUSFÜHRLICHE BESCHREIBUNG VON VERANSCHAULICHENDEN
  • AUSFÜHRUNGSFORMEN
  • Das Herstellen und Verwenden der vorliegenden Ausführungsformen wird im Detail nachfolgend beschrieben. Es versteht sich jedoch, dass die Offenbarung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer großen Vielfalt von speziellen Kontexten verkörpert sein können. Die speziellen beschriebenen Ausführungsformen sind lediglich veranschaulichend und begrenzen den Umfang der Offenbarung nicht.
  • Die vorliegende Offenbarung wird in Bezug auf Ausführungsformen in einem speziellen Kontext, das heißt, einem Wafer-Level-Package mit einer mehrschichtigen Umverteilungsschicht beschrieben. Die Konzepte in der Offenbarung können jedoch auch auf andere Arten von Packages, Verbindungsbaugruppen, Halbleiterstrukturen usw. Anwendung finden.
  • Bezug nehmend auf 1 ist ein Teil eines Packages 10 mit einer gestaffelten Via-Umverteilungsschicht (RDL) 12 veranschaulicht. Wie nachfolgend vollständiger erklärt wird, stellt die gestaffelte Via-Umverteilungsschicht 12, die auch als mehrschichtige Umverteilungsschicht bezeichnet werden kann, dem Package 10 zahlreiche Vorteile bereit. Beispielsweise nehmen gestaffelte Vias in der gestaffelten Via-Umverteilungsschicht 12 gegenüber gestapelten Vias, die bei anderen Herangehensweisen verwendet werden, relativ weniger Raum innerhalb des Packages 10 ein. In der Tat erfordert das Polymer-Via-Layoutmuster für „gestapelte“ Vias einen relativ großen Teil des Raums innerhalb des Packages, um die Größe des gebildeten Ausgangspolymer-Vias aufzunehmen, das am größten ist und später gebildete Vias aufnimmt. Damit das Ausgangspolymer-Via die anschließend gebildeten Vias aufnehmen kann, muss das Ausgangspolymer-Via im Durchmesser ziemlich groß sein. Da die gestaffelten Vias seitlich zueinander versetzt sind, sind im Gegensatz dazu die Abstandsprobleme überwunden. Mit anderen Worten, ein gestaffeltes Via von einem gestaffelten Via-Layout nimmt weniger Raum ein als ein gestapeltes Via in einem gestapelten Via-Layout. Außerdem ist eine Tiefe der gestaffelten Vias in der gestaffelten Via-Umverteilungsschicht 12 kleiner als eine Tiefe von gestapelten Vias. Daher kann der Fotolithografieprozess, der verwendet wird, um die gestaffelten Vias zu erzeugen, ausgeführt werden, ohne dass nachteilige Schärfentiefe- (DOF; Depth of Field) -Probleme auftreten. Weiter fördern die gestaffelten Vias in der gestaffelten Via-Umverteilungsschicht 12 die Einheitlichkeit der kritischen Abmessungen für die Polymer-Vias, bieten gute Zuverlässigkeit für das Package 10, verbessern die Elektromigrations- (EM) -Leistung und erzeugen weniger Spannungen im Package 10.
  • Wie gezeigt in 1, umfasst der Teil des Packages 10, der die gestaffelte Via-Umverteilungsschicht 12 aufnimmt, ein metallisches Via oder Metall-Via 14, das von einem metallischen Pad 16 getragen wird. Bei einer Ausführungsform umfasst das metallische Via 14 Kupfer und das metallische Pad 16 umfasst Aluminium. Es können jedoch andere geeignete Metalle (z. B. Wolfram, Gold, Silber usw.) oder Legierungen für das metallische Via 14 und das metallische Pad 16 verwendet werden.
  • Unter weiterer Bezugnahme auf 1 ist mindestens ein Abschnitt einer ersten Polymerschicht 18 über dem metallischen Via 14 angeordnet. Bei einer Ausführungsform sind Abschnitte der ersten Polymerschicht 18 auf dem darunterliegenden metallischen Via 14 angeordnet und grenzen daran an. Bei einer Ausführungsform ist die erste Polymerschicht 18 aus Polybenzoxazol (PBO) gebildet. Jedoch kann die erste Polymerschicht 18 auch aus Polyimid, einem anderen geeigneten Polymer oder einem Dielektrikum gebildet sein.
  • Wie gezeigt, umfasst die erste Polymerschicht 18 erste Polymer-Vias 20. Die ersten Polymer-Vias 20 können in der ersten Polymerschicht 18 durch beispielsweise einen Fotolithografieprozess gebildet sein. Während zwei der ersten Polymer-Vias 20 in der ersten Polymerschicht 18 in 1 dargestellt sind, können mehr oder weniger erste Polymer-Vias 20 in der ersten Polymerschicht 18 gebildet sein. Bei einer Ausführungsform ist ein einzelnes erstes Polymer-Via 20 in der ersten Polymerschicht 18 gebildet.
  • Wie gezeigt in 1, ist eine erste Umverteilungsschicht 22 auf der ersten Polymerschicht 18 und innerhalb der ersten Polymer-Vias 20 angeordnet. Bei einer Ausführungsform erstreckt sich die erste Umverteilungsschicht 22 entlang von Seitenwänden 24 der ersten Polymer-Vias 20. Außerdem erstreckt sich die erste Umverteilungsschicht 22 entlang einer Oberseite 26 des metallischen Vias 14. Als solches ist die erste Umverteilungsschicht 22 elektrisch mit dem metallischen Via 14 gekoppelt. Bei einer Ausführungsform kontaktiert die erste Umverteilungsschicht 22 das metallische Pad 14 an mehr als einer Stelle, um verbesserte elektrische Leitfähigkeit bereitzustellen und um Probleme, die mit einem hohen Widerstand aufgrund einer geringeren Anzahl an Kontakten verbunden sind, zu verhindern. Bei einer Ausführungsform ist die erste Umverteilungsschicht 22 aus Kupfer oder einem anderen geeigneten Metall gebildet. Bei einer Ausführungsform ist eine Dicke 28 der ersten Umverteilungsschicht 22 an der Unterseite des ersten Polymer-Vias 20 und anstoßend an die Oberseite 26 des metallischen Vias 14 gleich oder äquivalent zu einer Dicke 30 der ersten Umverteilungsschicht 22, die sich entlang einer Oberseite 32 der ersten Polymerschicht 18 erstreckt. Bei einer Ausführungsform wird ein Plattierungslösungsmittel unter vorbestimmten Plattierungsbedingungen angewandt, um die erste Umverteilungsschicht 22 zu bilden. Als Beispiel können die Plattierungsbedingungen sein: eine Temperatur von 25 °C, ein Abscheidegrad von 0,2 µm pro Minute für eine Zeit von 10 Minuten und eine Zielbeschichtungsdicke von ca. 2,1 µm.
  • Unter weiterer Bezugnahme auf 1 ist eine zweite Polymerschicht 34 auf der ersten Umverteilungsschicht 22 angeordnet. Bei einer Ausführungsform sind Abschnitte der zweiten Polymerschicht 34 innerhalb des ersten Polymer-Vias 20 in der darunterliegenden ersten Polymerschicht 18 angeordnet und nehmen einen Abschnitt davon ein. Bei einer Ausführungsform ist die zweite Polymerschicht 34 aus Polybenzoxazol (PBO) gebildet. Die zweite Polymerschicht 34 kann jedoch auch aus Polyimid, einem anderen geeigneten Polymer oder einem Dielektrikum gebildet sein.
  • Wie gezeigt, schließt die zweite Polymerschicht 34 ein zweites Polymer-Via 36 ein. Das zweite Polymer-Via 36 in der zweiten Polymerschicht 34 ist generell relativ zu den ersten Polymer-Vias 20 in der ersten Polymerschicht 18 seitlich versetzt. Mit anderen Worten ist das zweite Polymer-Via 36 in der zweiten Polymerschicht 34 und die ersten Polymer-Vias 20 in der ersten Polymerschicht 18 gestaffelt. Wie gezeigt in 1 ist bei einer Ausführungsform das zweite Polymer-Via 36 in der zweiten Polymerschicht 34 über der ersten Polymerschicht 18 und zwischen den ersten Polymer-Vias 20 in der ersten Polymerschicht 18 angeordnet.
  • Das zweite Polymer-Via 36 in der zweiten Polymerschicht 34 kann beispielsweise durch einen Fotolithografieprozess gebildet sein. Während ein einzelnes zweites Polymer-Via 36 in der zweiten Polymerschicht 34 in 1 dargestellt ist, können mehr von den zweiten Polymer-Vias 36 in der zweiten Polymerschicht 34 gebildet sein. Wie nachfolgend vollständiger erklärt wird, werden zusätzliche zweite Polymer-Vias 36 in der zweiten Polymerschicht 34 auch von den ersten Polymer-Vias 20 in der ersten Polymerschicht 18 gestaffelt oder relativ dazu versetzt.
  • Unter weiterer Bezugnahme auf 1 ist eine zweite Umverteilungsschicht 38 auf der zweiten Polymerschicht 34 und innerhalb des zweiten Polymer-Vias 36 angeordnet. Bei einer Ausführungsform erstreckt sich die zweite Umverteilungsschicht 38 entlang von Seitenwänden 40 des zweiten Polymer-Vias 36. Die zweite Umverteilungsschicht 38 ist auch elektrisch mit der ersten Umverteilungsschicht 22 gekoppelt. Bei einer Ausführungsform ist die zweite Umverteilungsschicht 38 aus Kupfer oder einem anderen geeigneten Metall gebildet. Bei einer Ausführungsform ist die Dicke 30 der zweiten Umverteilungsschicht 38 an der Unterseite des zweiten Polymer-Vias 36 und anstoßend an die Oberseite 32 der ersten Polymerschicht 18 gleich oder äquivalent zu einer Dicke 42 der zweiten Umverteilungsschicht 38, die sich entlang der Oberseite 44 der zweiten Polymerschicht 34 erstreckt.
  • Eine dritte Polymerschicht 46 ist auf der zweiten Umverteilungsschicht 38 angeordnet. Bei einer Ausführungsform sind Teile der dritten Polymerschicht 46 innerhalb des zweiten Polymer-Vias 36 in der darunterliegenden zweiten Polymerschicht 34 angeordnet und nehmen einen Teil davon ein. Bei einer Ausführungsform ist die dritte Polymerschicht 46 aus Polybenzoxazol (PBO) gebildet. Die dritte Polymerschicht 46 kann jedoch auch aus Polyimid, einem anderen geeigneten Polymer oder einem Dielektrikum gebildet sein.
  • Wie gezeigt, umfasst die dritte Polymerschicht 46 ein drittes Polymer-Via 48. Das dritte Polymer-Via 48 in der dritten Polymerschicht 46 ist generell relativ zum zweiten Polymer-Via 36 in der zweiten Polymerschicht 34 seitlich versetzt. Mit anderen Worten ist das dritte Polymer-Via 48 in der dritten Polymerschicht 46 und das zweite Polymer-Via 36 in der zweiten Polymerschicht 34 gestaffelt. Bei einer Ausführungsform ist das dritte Polymer-Via 48 in der dritten Polymerschicht 46 mit einem darunterliegenden ersten Polymer-Via 20 in der ersten Polymerschicht 18 wie gezeigt in 1 vertikal ausgerichtet. Bei einer Ausführungsform und wie nachfolgend vollständiger erklärt wird, kann eine vertikale Mittellinie des dritten Polymer-Vias 48 in der dritten Polymerschicht 46 geringfügig von einer vertikalen Mittellinie des darunterliegenden ersten Polymer-Vias 20 in der ersten Polymerschicht 18, beispielsweise um ungefähr 1 µm, versetzt sein.
  • Das dritte Polymer-Via 48 in der dritten Polymerschicht 46 kann beispielsweise durch einen Fotolithografieprozess gebildet sein. Während ein einzelnes drittes Polymer-Via 48 in der dritten Polymerschicht 46 in 1 dargestellt ist, können mehrere dritte Polymer-Vias 48 in der dritten Polymerschicht 46 gebildet sein. Wie nachfolgend vollständiger erklärt wird, sind zusätzliche dritte Polymer-Vias 48 in der dritten Polymerschicht 46 auch relativ zu den zweiten Polymer-Vias 36 in der zweiten Polymerschicht 34 gestaffelt oder versetzt, können aber mit einem der ersten Polymer-Vias 20 in der ersten Polymerschicht 18 ausgerichtet sein.
  • Wie gezeigt in 1, ist eine dritte Umverteilungsschicht 50 auf der dritten Polymerschicht 46 und innerhalb des dritten Polymer-Vias 48 angeordnet. Bei einer Ausführungsform erstreckt sich die dritte Umverteilungsschicht 50 entlang von Seitenwänden 52 des dritten Polymer-Vias 48. Die dritte Umverteilungsschicht 50 ist auch elektrisch mit der zweiten Umverteilungsschicht 38 gekoppelt. Bei einer Ausführungsform ist die dritte Umverteilungsschicht 50 aus Kupfer oder einem anderen geeigneten Metall gebildet. Bei einer Ausführungsform ist die Dicke 42 der dritten Umverteilungsschicht 50 an der Unterseite des dritten Polymer-Vias 48 und anstoßend an die Oberseite 44 der zweiten Polymerschicht 34 gleich oder äquivalent zu einer Dicke 54 der dritten Umverteilungsschicht 50, die sich entlang einer Oberseite 56 der dritten Polymerschicht 46 erstreckt.
  • Bei verschiedenen Ausführungsformen können weitere Polymerschichten einschließlich Polymer-Vias und weiteren Umverteilungsschichten innerhalb des Packages 10 zusätzlich zu denjenigen gebildet sein, die in 1 gezeigt sind. In der Tat kann die Bildung von gestaffelten Polymer-Vias in zusätzlichen Polymerschichten fortschreiten, bis ein geeignetes oder gewünschtes Ausfächermuster oder -layout für das Package 10 erreicht ist. Beispielsweise können die gestaffelten Polymer-Vias eingesetzt werden, um die Teilung des Packages zu vergrößern. Mit anderen Worten kann die kleine Teilung des Packages in eine größere Teilung umgewandelt werden, sodass das Package geeignet sein kann, elektrisch mit einem anderen Gerät gekoppelt zu werden.
  • Bezug nehmend auf 2 ist ein Teil eines Packages 10 mit einer gestaffelten Via-Umverteilungsschicht (RDL) 12 bei einer weiteren Ausführungsform veranschaulicht. Wie gezeigt in 2 ist die Dicke 58 der ersten, zweiten und dritten Umverteilungsschichten 22, 38, 50 innerhalb der Polymer-Vias 20, 36, 48 größer als die Dicke 60 der ersten, zweiten und dritten Umverteilungsschichten 22, 38, 50, die sich entlang der Oberseite 32, 44, 56 der ersten, zweiten und dritten Polymerschichten 18, 34, 46 erstrecken.
  • Bei einer Ausführungsform kann die Dicke 58 der ersten, zweiten und dritten Umverteilungsschichten 22, 38, 50 innerhalb der Polymer-Vias 20, 36, 48 relativ zu anderen Bereichen innerhalb des Packages 10 unter Verwendung eines geeigneten Plattierungslösungsmittels vergrößert werden. Bei einer Ausführungsform beispielsweise ein Plattierungslösungsmittel, das 40-60-0.05 g/L für Cu-H2SO4-Cl und 3-10-5 ml/L für A1-S1-L1A umfasst, wobei A1, S1 und L1A unterschiedliche Zusatzstoffe sind.
  • Bezug nehmend auf 3 ist ein Teil eines Packages 10 mit einer gestaffelten Via-Umverteilungsschicht (RDL) 12 bei einer weiteren Ausführungsform veranschaulicht. Wie gezeigt in 3, nehmen die ersten, zweiten und dritten Umverteilungsschichten 22, 38, 50 die Polymer-Vias 20, 36, 48 in den ersten, zweiten und dritten Polymerschichten 18, 34, 46 vollständig ein. Als solches ist die Oberseite jeder Umverteilungsschicht generell planar außer dort, wo sie mit einer anderen Umverteilungsschicht in Eingriff steht. Des Weiteren sind die Polymer-Vias 20, 36, 48 feste Metallstrukturen.
  • Bei einer Ausführungsform, wo die ersten, zweiten und dritten Umverteilungsschichten 22, 38, 50 die Polymer-Vias 20, 36, 48 in den ersten, zweiten und dritten Polymerschichten 18, 34, 46 vollständig einnehmen, wird das Verhältnis des Cu-H2SO4-C1 und A1-S1-L1A im Plattierungslösungsmittel angepasst oder geeignet modifiziert.
  • Bezug nehmend auf 4 ist ein Polymer-Via-Layoutmuster 62 oben auf dem metallischen Via 14 veranschaulicht. Wie gezeigt, sind die Polymer-Vias 20, 48 in den ersten und dritten Polymerschichten 18, 46 (siehe 1) vertikal zueinander ausgerichtet und zu den zweiten Polymer-Vias 36 in der zweiten Polymerschicht 34 versetzt oder beabstandet. Wie gezeigt in 4 befindet sich jedes der Polymer-Vias 20, 36, 48 generell innerhalb der Begrenzung des kreisförmigen metallischen Vias 14.
  • Bezug nehmend auf 5 ist ein Polymer-Via-Layoutmuster 64 bei einer weiteren Ausführungsform veranschaulicht. Wie gezeigt, sind die Polymer-Vias 20, 48 in den ersten und dritten Polymerschichten 18, 46 (siehe 1) vertikal zueinander ausgerichtet und zu den zweiten Polymer-Vias 36 in der zweiten Polymerschicht 34 versetzt oder beabstandet. Wie gezeigt in 5 befinden sich einige der Polymer-Vias 20, 36, 48 innerhalb der Begrenzung des metallischen quadratischen Vias 14, würden aber die Begrenzung überlappen, wenn das metallische Via 14 wie dargestellt in 4 in der Form kreisförmig wäre.
  • Bezug nehmend auf 6 wurde das Polymer-Via-Layoutmuster 62 von 5 erweitert, um Bemaßungslinien einzuschließen. Wie nachfolgend vollständiger erklärt wird, wurden die hier offenbarten Abstände ausgewählt, um sicherzustellen, dass sich angrenzende Vias nicht unerwünscht kontaktieren. Beispielsweise kann ein Via ein Profil aufweisen, das nicht vertikal ist (d. h., das Via weist einen Kegelwinkel von ungefähr zweiundfünfzig Grad auf). Die Unterseite eines Vias kann die Oberseite eines angrenzenden Vias kontaktieren es sei denn, dass ausreichender Raum zwischen den Vias bereitgestellt ist. Mit anderen Worten können sich die angrenzenden Vias unerwünscht zusammenschließen, wenn zu wenig Raum dazwischen zugeteilt ist. Bei einer Ausführungsform beträgt ein Abstand d1 zwischen den ersten Polymer-Vias 20 und den zweiten Polymer-Vias 36 ungefähr 3 µm. Bei einer Ausführungsform beträgt ein Abstand d2 zwischen den zweiten Polymer-Vias 36 und den dritten Polymer-Vias 48 ungefähr 3 µm.
  • Unter weiterer Bezugnahme auf 6 ist bei einer Ausführungsform ein Abstand d3 zwischen irgendwelchen zwei der ersten Polymer-Vias 20 größer als ungefähr 4 µm. Bei einer Ausführungsform ist ein Abstand d4 zwischen irgendwelchen zwei der zweiten Polymer-Vias 36 größer als ungefähr 4 µm. Außerdem ist bei einer Ausführungsform ein Abstand d5 zwischen irgendwelchen zwei der dritten Polymer-Vias 48 größer als ungefähr 6 µm.
  • Bei einer Ausführungsform können der Mittelpunkt der ersten Polymer-Vias 20 und der Mittelpunkt der dritten Polymer-Vias 48 wie gezeigt in 6 gleich sein, wenn der Abstand d3 größer als ungefähr 6 µm ist. Mit anderen Worten sind wie gezeigt in 1 die ersten Polymer-Vias 20 vertikal mit den dritten Polymer-Vias 48 ausgerichtet. Wenn bei einer Ausführungsform der Abstand d3 zwischen ungefähr 4 µm und ungefähr 6 µm ist, kann wie gezeigt in 7 der Mittelpunkt der dritten Polymer-Vias 48 um ungefähr 1 µm relativ zum Mittelpunkt der ersten Polymer-Vias 20 verschoben sein.
  • Bezug nehmend auf die 8 können bei einer Ausführungsform ein oder mehrere von den Polymer-Vias 20, 36, 48 im Polymer-Via-Layoutmuster 62 in Form eines Kreises sein. Wie gezeigt in 9 können bei einer Ausführungsform ein oder mehrere von den Polymer-Vias 20, 36, 48 im Polymer-Via-Layoutmuster 62 in der Form eines Quadrates sein. Wie gezeigt in 10 können bei einer Ausführungsform ein oder mehrere von den Polymer-Vias 20, 36, 48 im Polymer-Via-Layoutmuster 62 in der Form eines Achtecks sein.
  • Bezug nehmend auf 11 ist das Package 10, das die gestaffelte Via-Umverteilungsschicht 12 der 1 bis 3 einschließen und davon profitieren kann, weiter im Detail veranschaulicht. Wie gezeigt, schließt das Package 10 ein Silizium enthaltendes oder Siliziumsubstrat 66 und einen Formstoff 68 ein, der über einer Chipanschlussfolie (DAF) 70 angeordnet ist. Das Siliziumsubstrat 66 ist generell unter dem metallischen Pad 16 angeordnet.
  • Bei einer Ausführungsform ist das metallische Pad 16 und ein unterer Abschnitt des metallischen Vias 14 in einer Passivierungsschicht 72 eingebettet. Außerdem ist ein oberer Teil des metallischen Vias 14 in einer Polymerschicht 74 eingebettet, die über der Passivierungsschicht 72 angeordnet ist. Bei einer Ausführungsform sind die Oberseiten des Formstoffs 68, die Polymerschicht 74 und das metallische Via 14 koplanar.
  • Unter weiterer Bezugnahme auf 11 ist die erste Polymerschicht 18, die wie gezeigt in den 1 bis 3 einen Teil der gestaffelten Umverteilungsschicht 12 bildet, dargestellt. Bei einigen Ausführungsformen umfasst die erste Polymerschicht 18 verschiedene der ersten Polymer-Vias 20, die sich über dem metallischen Via 14 befinden. Sobald die ersten Polymer-Vias 20 in der ersten Polymerschicht 18 gebildet wurden, können die verbleibenden Teile der gestaffelten Umverteilungsschicht 12, die in den 1 bis 3 gezeigt sind, wie oben beschrieben gebildet werden.
  • Bezug nehmend auf 12 ist ein Ausführungsform-Verfahren 80 zum Bilden der gestaffelten Via- Umverteilungsschicht 12 für das Package 10 veranschaulicht. In Block 82 wird eine erste Polymerschicht 18 über einem metallischen Via 14 gebildet. In Block 84 wird ein Polymer-Via 20 in der ersten Polymerschicht 18 gebildet. Bei einer Ausführungsform wird das Polymer-Via 20 durch einen Lithografieprozess gebildet. In Block 86 wird eine erste Umverteilungsschicht 22 auf der ersten Polymerschicht 18 und innerhalb des Polymer-Vias 20 gebildet. Die erste Umverteilungsschicht 22 wird elektrisch mit dem metallischen Via 14 gekoppelt. Bei einer Ausführungsform kann die Dicke 28 oder das Profil der ersten Umverteilungsschicht 22 unter Verwendung eines Lösungsmittels, durch Ätzen, Schleifen usw. modifiziert werden.
  • In Block 88 wird eine zweite Polymerschicht 34 auf der ersten Umverteilungsschicht 22 gebildet. In Block 90 wird ein Polymer-Via 36 in der zweiten Polymerschicht 34 derart gebildet, dass das Polymer-Via 36 in der zweiten Polymerschicht 34 seitlich zum ersten Polymer-Via 20 versetzt ist. Bei einer Ausführungsform wird das Polymer-Via 36 durch einen Lithografieprozess gebildet. In Block 92 wird eine zweite Umverteilungsschicht 38 auf der zweiten Polymerschicht 34 und innerhalb des Polymer-Vias 36 gebildet. Die zweite Umverteilungsschicht 38 wird elektrisch mit der ersten Umverteilungsschicht 22 gekoppelt. Bei einer Ausführungsform kann die Dicke 42 oder das Profil der zweiten Umverteilungsschicht 38 unter Verwendung eines Lösungsmittels, durch Ätzen, Schleifen usw. modifiziert werden.
  • Das Ablagern von Polymerschichten, Bilden von Polymer-Vias und Plattieren, um Umverteilungsschichten zu bilden, kann fortgesetzt werden, bis eine ausreichend gestaffelte Umverteilungsschicht für das Package gebildet wurde. Beispielsweise können die gestaffelten Polymer-Vias eingesetzt werden, um die Teilung des Packages zu vergrößern. Mit anderen Worten kann die kleine Teilung des Packages in eine größere Teilung umgewandelt werden, sodass das Package geeignet sein kann, elektrisch mit einem anderen Gerät gekoppelt zu werden. Bei einigen Ausführungsformen kann das Verfahren 80 zum Bilden der gestaffelten Via-Umverteilungsschicht für das Package zusätzliche Schritte oder Prozesse einschließen, die der Kürze halber ausgelassen worden sind.
  • Aus dem Vorhergehenden wird der Fachmann erkennen, dass die gestaffelte Via-Umverteilungsschicht das Package mit zahlreichen Vorteilen versieht, wie sie beispielsweise im Absatz [0019] identifiziert sind. Diese Vorteile sind aufgrund der gestaffelten Anordnung der Vias anstatt der bei anderen Herangehensweisen verwendeten gestapelten Anordnung möglich. Mit anderen Worten, da die Vias 36 in der Polymerschicht 34 zu den Vias 20 in der Polymerschicht 18 und den Vias 48 in der Polymerschicht 46 versetzt sind, können der identifizierte Nutzen und die identifizierten Vorteile erreicht werden.
  • Eine gestaffelte Ausführungsform-Via- Umverteilungsschicht (RDL) für ein Package schließt eine erste Polymerschicht ein, die über einem metallischen Via angeordnet ist. Die erste Polymerschicht weist ein erstes Polymer-Via auf. Eine erste Umverteilungsschicht ist auf der ersten Polymerschicht und innerhalb des ersten Polymer-Vias angeordnet. Die erste Umverteilungsschicht ist elektrisch mit dem metallischen Via gekoppelt. Eine zweite Polymerschicht ist auf der ersten Umverteilungsschicht angeordnet. Die zweite Polymerschicht weist ein zweites zum ersten Polymer-Via seitlich versetztes Polymer-Via auf. Eine zweite Umverteilungsschicht ist auf der zweiten Polymerschicht und innerhalb des zweiten Polymer-Vias angeordnet. Die zweite Umverteilungsschicht ist elektrisch mit der ersten Umverteilungsschicht gekoppelt.
  • Eine gestaffelte Ausführungsform-Via- Umverteilungsschicht (RDL) für ein Package schließt eine erste Polymerschicht ein, die über einem metallischen Via angeordnet ist. Die erste Polymerschicht weist ein erstes Polymer-Via und ein zweites Polymer-Via auf. Eine erste Umverteilungsschicht ist auf der ersten Polymerschicht und innerhalb des ersten Polymer-Vias und des zweiten Polymer-Vias angeordnet. Die erste Umverteilungsschicht ist elektrisch mit dem metallischen Via gekoppelt. Eine zweite Polymerschicht ist auf der ersten Umverteilungsschicht angeordnet. Die zweite Polymerschicht weist ein drittes Polymer-Via und ein viertes Polymer-Via auf. Das dritte Polymer-Via ist über der ersten Polymerschicht und zwischen dem ersten Polymer-Via und dem zweiten Polymer-Via angeordnet. Eine zweite Umverteilungsschicht ist auf der zweiten Polymerschicht und innerhalb des dritten Polymer-Vias und des vierten Polymer-Vias angeordnet. Die zweite Umverteilungsschicht ist elektrisch mit der ersten Umverteilungsschicht gekoppelt. Eine dritte Polymerschicht ist auf der zweiten Umverteilungsschicht angeordnet. Die dritte Polymerschicht weist ein fünftes Polymer-Via und ein sechstes Polymer-Via auf. Das fünfte Polymer-Via und das sechste Polymer-Via sind seitlich zum dritten Polymer-Via versetzt. Eine dritte Umverteilungsschicht ist auf der dritten Polymerschicht und innerhalb des dritten Polymer-Vias und des vierten Polymer-Vias angeordnet. Die dritte Umverteilungsschicht ist elektrisch mit der zweiten Umverteilungsschicht gekoppelt.
  • Ein Ausführungsform-Verfahren für das Bilden einer gestaffelten Via-Umverteilungsschicht (RDL) für ein Package wird bereitgestellt. Das Verfahren schließt das Bilden einer ersten Polymerschicht über einem metallischen Via ein. Die erste Polymerschicht weist ein erstes Polymer-Via auf. Das Verfahren schließt auch das Bilden einer ersten Umverteilungsschicht auf der ersten Polymerschicht und innerhalb des ersten Polymer-Vias ein. Die erste Umverteilungsschicht wird elektrisch mit dem metallischen Via gekoppelt. Das Verfahren schließt das Bilden einer zweiten Polymerschicht auf der ersten Umverteilungsschicht ein. Die zweite Polymerschicht weist ein zweites zum ersten Polymer-Via seitlich versetztes Polymer-Via auf. Das Verfahren schließt auch das Bilden einer zweiten Umverteilungsschicht auf der zweiten Polymerschicht und innerhalb des zweiten Polymer-Vias ein. Die zweite Umverteilungsschicht wird elektrisch mit der ersten Umverteilungsschicht gekoppelt. Das Verfahren schließt das Bilden einer dritten Polymerschicht auf der zweiten Umverteilungsschicht ein. Die dritte Polymerschicht weist ein drittes zum zweiten Polymer-Via seitlich versetztes Polymer-Via auf. Das Verfahren schließt auch das Bilden einer dritten Umverteilungsschicht auf der dritten Polymerschicht und innerhalb des dritten Polymer-Vias ein. Die dritte Umverteilungsschicht ist elektrisch mit der zweiten Umverteilungsschicht gekoppelt.

Claims (17)

  1. Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package, umfassend: eine erste Polymerschicht (18), die über einem Metall-Via (14) angeordnet ist, wobei die erste Polymerschicht (18) ein erstes Polymer-Via (20) aufweist; eine erste Umverteilungsschicht (22), die auf der ersten Polymerschicht (18) und innerhalb des ersten Polymer-Vias (20) angeordnet ist, wobei die erste Umverteilungsschicht (22) elektrisch mit dem Metall-Via (14) gekoppelt ist; eine zweite Polymerschicht (34), die auf der ersten Umverteilungsschicht (22) angeordnet ist, wobei die zweite Polymerschicht (34) ein zweites Polymer-Via (36) aufweist, das seitlich zum ersten Polymer-Via (20) versetzt ist; und eine zweite Umverteilungsschicht (38), die auf der zweiten Polymerschicht (34) und innerhalb des zweiten Polymer-Vias (36) angeordnet ist, wobei die zweite Umverteilungsschicht (38) elektrisch mit der ersten Umverteilungsschicht gekoppelt ist; wobei eine dritte Polymerschicht (46) auf der zweiten Umverteilungsschicht (38) angeordnet ist und die dritte Polymerschicht (46) ein drittes Polymer-Via (48) aufweist, das seitlich zum zweiten Polymer-Via (36) versetzt ist, dadurch gekennzeichnet, dass das erste Polymer-Via (20) und das dritte Polymer-Via (48) zueinander vertikal ausgerichtet oder vertikal um ungefähr 1 µm versetzt sind.
  2. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei sich die erste Umverteilungsschicht (22) entlang von Seitenwänden (24) des ersten Polymer-Vias (20) erstreckt und die zweite Umverteilungsschicht (38) sich entlang von Seitenwänden (40) des zweiten Polymer-Vias (36) erstreckt.
  3. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei ein Teil der zweiten Polymerschicht (34) im ersten Polymer-Via (20) angeordnet ist.
  4. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei ein erster Abstand zwischen einem zweiten Polymer-Via (36) und mindestens einem von dem ersten Polymer-Via (20) und dem dritten Polymer-Via (48) größer als ein festgelegter Wert ist.
  5. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei ein Teil der ersten auf einer Oberseite der ersten Polymerschicht (18) angeordneten Umverteilungsschicht (22) mit einem Abschnitt der zweiten Umverteilungsschicht (38) elektrisch gekoppelt ist, die entlang von Seitenwänden der zweiten Polymerschicht (34) angeordnet ist.
  6. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei die Dicke der ersten Umverteilungsschicht (22) innerhalb des ersten Vias (20) größer als die Dicke der ersten Umverteilungsschicht (22) ist, die über der ersten Polymerschicht (18) angeordnet ist.
  7. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei die erste Umverteilungsschicht (22) das erste Polymer-Via (20) vollständig einnimmt.
  8. Gestaffelte Via-Umverteilungsschicht nach Anspruch 1, wobei das Metall-Via (14) in einer vierten Polymerschicht (74) eingebettet ist und die Oberseite des Metall-Vias (14) mit einer Oberseite der vierten Polymerschicht (74) koplanar ist.
  9. Gestaffelte Via-Umverteilungsschicht nach Anspruch 8, wobei die vierte Polymerschicht (74) in einem Formstoff (68) eingebettet ist und die Oberseite der vierten Polymerschicht mit einer Oberseite des Formstoffs koplanar ist.
  10. Gestaffelte Via-Umverteilungsschicht für ein Wafer-Level-Package, umfassend: eine erste Polymerschicht (18), die über einem Metall-Via (14) angeordnet ist, wobei die erste Polymerschicht (18) ein erstes Polymer-Via (20) und ein zweites Polymer-Via (20) aufweist; eine erste Umverteilungsschicht (22), die auf der ersten Polymerschicht (18) und innerhalb des ersten Polymer-Vias (20) und des zweiten Polymer-Vias (20) angeordnet ist, wobei die erste Umverteilungsschicht (22) elektrisch mit dem Metall-Via (14) gekoppelt ist; eine zweite Polymerschicht (34), die auf der ersten Umverteilungsschicht (22) angeordnet ist, wobei die zweite Polymerschicht (34) ein drittes Polymer-Via (36) und ein viertes Polymer-Via (36) aufweist und das dritte Polymer-Via (36) über der ersten Polymerschicht (18) und zwischen dem ersten Polymer-Via (20) und dem zweiten Polymer-Via (20) angeordnet ist; eine zweite Umverteilungsschicht (38), die auf der zweiten Polymerschicht (34) und innerhalb des dritten Polymer-Vias (36) und des vierten Polymer-Vias (36) angeordnet ist, wobei die zweite Umverteilungsschicht (38) elektrisch mit der ersten Umverteilungsschicht (22) gekoppelt ist; eine dritte Polymerschicht (46), die auf der zweiten Umverteilungsschicht (38) angeordnet ist, wobei die dritte Polymerschicht (46) ein fünftes Polymer-Via (48) und ein sechstes Polymer-Via (48) aufweist und das fünfte Polymer-Via (48) und das sechste Polymer-Via (48) seitlich zum dritten Polymer-Via (36) versetzt sind; und eine dritte Umverteilungsschicht (50), die auf der dritten Polymerschicht (46) und innerhalb des fünften Polymer-Vias (48) und des sechsten Polymer-Vias (48) angeordnet ist, wobei die dritte Umverteilungsschicht (50) elektrisch mit der zweiten Umverteilungsschicht (38) gekoppelt ist.
  11. Gestaffelte Via-Umverteilungsschicht nach Anspruch 10, wobei der Abstand zwischen dem ersten Polymer-Via (20) und dem zweiten Polymer-Via (20) in der ersten Polymerschicht (18) größer ist als ungefähr 3 µm.
  12. Gestaffelte Via-Umverteilungsschicht nach Anspruch 11, wobei der Abstand zwischen dem dritten Polymer-Via (36) und dem vierten Polymer-Via (36) in der zweiten Polymerschicht (34) größer ist als ungefähr 4 µm.
  13. Gestaffelte Via-Umverteilungsschicht nach Anspruch 12, wobei der Abstand zwischen dem fünften Polymer-Via (48) und dem sechsten Polymer-Via (48) in der dritten Polymerschicht (36) größer ist als ungefähr 6 µm.
  14. Verfahren zum Bilden einer gestaffelten Via-Umverteilungsschicht für ein Wafer-Level-Package, umfassend: das Bilden einer ersten Polymerschicht (18) über einem Metall-Via (14) der ersten Polymerschicht, die ein erstes Polymer-Via (20) aufweist; das Bilden einer ersten Umverteilungsschicht (22) auf der ersten Polymerschicht (18) und innerhalb des ersten Polymer-Vias (20), wobei die erste Umverteilungsschicht (22) elektrisch mit dem Metall-Via (14) gekoppelt wird; das Bilden einer zweiten Polymerschicht (34) auf der ersten Umverteilungsschicht (22), wobei die zweite Polymerschicht (34) ein zweites Polymer-Via (36) aufweist, das zum ersten Polymer-Via (20) seitlich versetzt ist; das Bilden einer zweiten Umverteilungsschicht (38) auf der zweiten Polymerschicht (34) und innerhalb des zweiten Polymer-Vias (36), wobei die zweite Umverteilungsschicht (38) elektrisch mit der ersten Umverteilungsschicht (22) gekoppelt wird; das Bilden einer dritten Polymerschicht (46) auf der zweiten Umverteilungsschicht (38), wobei die dritte Polymerschicht (46) ein drittes Polymer-Via (48) aufweist, das zum zweiten Polymer-Via (36) seitlich versetzt ist; das Bilden einer dritten Umverteilungsschicht (50) auf der dritten Polymerschicht (46) und innerhalb des dritten Polymer-Vias (48), wobei die dritte Umverteilungsschicht (50) mit der zweiten Umverteilungsschicht (38) elektrisch gekoppelt wird; wobei das dritte Polymer-Via (48) mit dem ersten Polymer-Via (20) vertikal ausgerichtet oder vertikal um ungefähr 1 µm versetzt wird.
  15. Verfahren nach Anspruch 14, weiter umfassend das Anordnen eines Abschnitts der zweiten Polymerschicht (34) im ersten Polymer-Via (20) und eines Abschnitts der dritten Polymerschicht (46) im zweiten Polymer-Via (36).
  16. Verfahren nach Anspruch 14, bei dem ferner das erste Polymer-Via (20), das zweite Polymer-Via (36) und das dritte Polymer-Via (48) mit einem kreisförmigen Umfang ausgebildet werden.
  17. Verfahren nach Anspruch 14, bei dem ferner das erste Polymer-Via (20), das zweite Polymer-Via (36) und das dritte Polymer-Via (48) mit einem quadratischen Umfang oder einem achteckigen Umfang ausgebildet werden.
DE102014118950.7A 2013-12-30 2014-12-18 Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung Active DE102014118950B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/143,582 2013-12-30
US14/143,582 US9165885B2 (en) 2013-12-30 2013-12-30 Staggered via redistribution layer (RDL) for a package and a method for forming the same

Publications (2)

Publication Number Publication Date
DE102014118950A1 DE102014118950A1 (de) 2015-07-02
DE102014118950B4 true DE102014118950B4 (de) 2019-12-24

Family

ID=53372201

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118950.7A Active DE102014118950B4 (de) 2013-12-30 2014-12-18 Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (3) US9165885B2 (de)
KR (1) KR101663385B1 (de)
CN (1) CN104752397B (de)
DE (1) DE102014118950B4 (de)
TW (1) TWI531037B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10115668B2 (en) 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
DE112016006322T5 (de) * 2016-01-28 2018-10-18 Intel IP Corporation Integrierte Schaltungspackungen
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit
KR102579880B1 (ko) 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
KR102019352B1 (ko) 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
JP6341245B2 (ja) * 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US11088100B2 (en) 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11776899B2 (en) * 2020-05-11 2023-10-03 Mediatek Inc. Via array design for multi-layer redistribution circuit structure
US11948918B2 (en) * 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
KR20220033289A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지
CN116454022B (zh) * 2023-06-16 2023-08-25 合肥新晶集成电路有限公司 半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007063301A1 (de) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF-Modulpackage
US20080308934A1 (en) * 2007-04-23 2008-12-18 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US20130087914A1 (en) 2011-10-05 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US8241954B2 (en) * 2007-12-03 2012-08-14 Stats Chippac, Ltd. Wafer level die integration and method
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US9159638B2 (en) * 2011-05-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive via structure
US8592259B2 (en) * 2011-11-29 2013-11-26 Broadcom Corporation Method of fabricating a wafer level semiconductor package having a pre-formed dielectric layer
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US8653634B2 (en) * 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007063301A1 (de) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF-Modulpackage
US20080308934A1 (en) * 2007-04-23 2008-12-18 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US20130087914A1 (en) 2011-10-05 2013-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same

Also Published As

Publication number Publication date
CN104752397B (zh) 2018-06-22
US9431342B2 (en) 2016-08-30
US9793140B2 (en) 2017-10-17
US20150187695A1 (en) 2015-07-02
CN104752397A (zh) 2015-07-01
DE102014118950A1 (de) 2015-07-02
US20150380350A1 (en) 2015-12-31
KR101663385B1 (ko) 2016-10-06
US20160365256A1 (en) 2016-12-15
TWI531037B (zh) 2016-04-21
TW201532225A (zh) 2015-08-16
KR20150079424A (ko) 2015-07-08
US9165885B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
DE102014118950B4 (de) Gestaffelte Via-Umverteilungschicht für ein Wafer-Level-Package und Verfahren zu ihrer Herstellung
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102019200811B4 (de) Reduktion eines übersprechens in wlcsp durch laserbohrtechnik
DE102018121480B4 (de) Halbleiterstruktur mit darin integriertem Induktor
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102011004921A1 (de) Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102021100011A1 (de) Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE112010001383B4 (de) Verbindungsstruktur für ein Halbleiterbauelement und zugehöriges Verfahren zur Herstellung
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102010029528A1 (de) Halbleiterbauelement mit einer Chipumrandung mit gradueller Strukturdichte
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102012103571A1 (de) Halbleiterstruktur mit Passivierung durch Versatz zur Verringerung der Elektromigration
DE102009030026A1 (de) Kondensatorstruktur
DE102010008942B4 (de) Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
DE102008034789B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE102005043914A1 (de) Halbleiterbauelement für Bondverbindung
DE112006000840T5 (de) Leitbahnende-Erweiterung
DE102006018675B4 (de) Dünnschichtstruktur zur Verwendung in einer Halbleitervorrichtung mit stationären und beweglichen Elektroden und Herstellungsverfahren derselben
DE102022102730A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0023500000

R020 Patent grant now final