TWI531037B - 封裝體的交錯式通孔重分布層(rdl)及其形成方法 - Google Patents

封裝體的交錯式通孔重分布層(rdl)及其形成方法 Download PDF

Info

Publication number
TWI531037B
TWI531037B TW103145045A TW103145045A TWI531037B TW I531037 B TWI531037 B TW I531037B TW 103145045 A TW103145045 A TW 103145045A TW 103145045 A TW103145045 A TW 103145045A TW I531037 B TWI531037 B TW I531037B
Authority
TW
Taiwan
Prior art keywords
polymer
layer
redistribution layer
vias
redistribution
Prior art date
Application number
TW103145045A
Other languages
English (en)
Other versions
TW201532225A (zh
Inventor
余振華
劉重希
郭宏瑞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201532225A publication Critical patent/TW201532225A/zh
Application granted granted Critical
Publication of TWI531037B publication Critical patent/TWI531037B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Description

封裝體的交錯式通孔重分布層 (RDL)及其形成方法
本發明是有關於半導體裝置，且特別是有關於一種封裝體的交錯式通孔重分布層。
在半導體製造商往先進技術節點過渡而製作出更小的晶粒時，使用重分布層(redistribution layer，或簡稱RDL)以維持現存的晶圓級封裝(wafer level package)設計並容納前述較小晶粒。
封裝體中的重分布層例如可按照以下方式形成：交替進行圖案化聚合物層以形成聚合物通孔以及對聚合物通孔進行電鍍。前述製程可大致以此方式重複，直到在封裝體內製作出適當數量的重分布層為止。
可惜的是，在前述製程中，連續聚合物通孔中的每一者都比其前一者具有更小的寬度和更大的深度。因此，為了容納所形成的第一個(最大的)聚合物通孔的尺寸，在封裝體內，聚合物通孔布局圖案將需要相對大的形 貌(topography)部份。此外，因為連續聚合物通孔中，每一者的深度都比其前一者增加了，聚合物通孔的關鍵尺寸(critical dimension，例如聚合物通孔底部的寬度)的均一性(uniformity)非常難以掌握。
聚合物通孔布局圖案還受限於發展中的聚合物，可能在封裝體中誘發高應力，也可能導致封裝體的可靠度較差。
示範性的封裝體的交錯式通孔重分布層(RDL)包括第一聚合物層，配置於金屬介層窗上。第一聚合物層具有第一聚合物通孔。第一重分布層配置於第一聚合物層上且位於第一聚合物通孔內。第一重分布層電性耦接至金屬介層窗。第二聚合物層配置於第一重分布層上。第二聚合物層具有第二聚合物通孔，其與第一聚合物通孔在側向上錯開。第二重分布層配置於第二聚合物層上且位於第二聚合物通孔內。第二重分布層電性耦接至第一重分布層。
示範性的封裝體的交錯式通孔重分布層(RDL)包括第一聚合物層，配置於金屬介層窗上。第一聚合物層具有第一聚合物通孔以及第二聚合物通孔。第一重分布層配置於第一聚合物層上且位於第一聚合物通孔和第二聚合物通孔內。第一重分布層電性耦接至金屬介層窗。第二聚合物層配置於第一重分布層上。第二聚合物層 具有第三聚合物通孔以及第四聚合物通孔。第三聚合物通孔配置於第一聚合物層上且介於第一聚合物通孔和第二聚合物通孔之間。第二重分布層配置於第二聚合物層上且位於第三聚合物通孔和第四聚合物通孔內。第二重分布層電性耦接至第一重分布層。第三聚合物層配置於第二重分布層上。第三聚合物層具有第五聚合物通孔和第六聚合物通孔。第五聚合物通孔和第六聚合物通孔與第三聚合物通孔在側向上錯開。第三重分布層配置於第三聚合物層上且位於第三聚合物通孔和第四聚合物通孔內。第三重分布層電性耦接至第二重分布層。
提供一種形成封裝體的交錯式通孔重分布層(RDL)的示範性方法。所述方法包括形成第一聚合物層在金屬介層窗上。第一聚合物層具有第一聚合物通孔。方法。所述方法也包括形成第一重分布層在第一聚合物層上且位於第一聚合物通孔內。第一重分布層電性耦接至金屬介層窗。所述方法包括形成第二聚合物層在第一重分布層上。第二聚合物層具有第二聚合物通孔，其與第一聚合物通孔在側向上錯開。所述方法也包括形成第二重分布層在第二聚合物層上且位於第二聚合物通孔內。第二重分布層電性耦接至第一重分布層。所述方法包括形成第三聚合物層在第二重分布層上。第三聚合物層具有第三聚合物通孔，其與第二聚合物通孔在側向上錯開。所述方法也包括形成第三重分布層在第三聚合物層上且位於第三聚合物通孔內。第三重分布層電性耦接至第二重分布層。
10‧‧‧封裝體
12‧‧‧重分布層
14‧‧‧金屬介層窗
16‧‧‧金屬墊
18‧‧‧第一聚合物層
20‧‧‧第一聚合物通孔
22‧‧‧第一重分布層
24‧‧‧側壁
26‧‧‧頂表面
28‧‧‧厚度
30‧‧‧厚度
32‧‧‧頂表面
34‧‧‧第二聚合物層
36‧‧‧第二聚合物通孔
38‧‧‧第二重分布層
40‧‧‧側壁
42‧‧‧厚度
44‧‧‧頂表面
46‧‧‧第三聚合物層
48‧‧‧第三聚合物通孔
50‧‧‧第三重分布層
52‧‧‧側壁
54‧‧‧厚度
56‧‧‧頂表面
58‧‧‧厚度
60‧‧‧厚度
62、64‧‧‧聚合物通孔布局圖案
d1、d2、d3、d4‧‧‧距離
66‧‧‧含矽或矽基材
68‧‧‧模塑料
70‧‧‧晶粒貼附膜
72‧‧‧鈍化層
74‧‧‧聚合物層
80‧‧‧方法
82、84、86、88、90、92‧‧‧方塊
為了更完整地理解本揭露及其優點，現請參照下文，並結合附圖，其中：圖1繪示了具有交錯式通孔重分布層(RDL)的示範性封裝體10的代表部份；圖2繪示另一實施方式中具有交錯式通孔重分布層(RDL)的示範性封裝體10的代表部份；圖3繪示另一實施方式中具有交錯式通孔重分布層(RDL)的示範性封裝體10的代表部份；圖4繪示示範性聚合物通孔布局圖案的上視圖；圖5繪示另一示範性聚合物通孔布局圖案的上視圖；圖6繪示圖5的示範性聚合物通孔布局圖案，並添加尺寸線(dimension line)；圖7繪示另一示範性聚合物通孔布局圖案，並添加尺寸線；圖8-10繪示包括各種形狀的聚合物通孔的示範性聚合物布局圖案；圖11繪示適於和圖1到3繪示的重分布層一起使用的示範性封裝體：以及圖12繪示形成示範性封裝體的交錯式通孔重分布層的示範性方法。
除非另作說明，否則在不同圖式中對應的數字和符號通常指涉對應的部件。圖式之繪示是為了清楚顯示實施方 式的相關態樣，而不一定按照比例繪示。
下文將詳細討論本實施方式的製造和使用。然而，應理解的是，本揭露提供許多可應用的發明概念，其可體現於各式各樣的特定脈絡之中。本文討論的特定實施方式僅是說明性的，而不是為了限制本揭露的範疇。
將以在特定脈絡下的實施方式來描述本揭露，即具有多層重分布層的晶圓級封裝體。然而，本揭露中的概念也可用於其他類型的封裝體、內連線集成(interconnection assemblies)、半導體結構等。
現在參照圖1，其繪示具有交錯式通孔重分布層(RDL)12的封裝體10的一部分。如下文所將更詳細解釋的，交錯式通孔重分布層12(也可稱為多層重分布層)為封裝體10提供了許多好處。例如，交錯式通孔重分布層12中的交錯式通孔在封裝體10內佔據的空間比在其他方法中使用的堆疊式通孔(stacked vias)更少。事實上，針對「堆疊式」通孔的聚合物通孔布局圖案在封裝體需要內相對大的空間部份，以容納形成的初始聚合物通孔的尺寸，此初始聚合物通孔是最大的通孔且將和後續形成的通孔結合。為了讓初始聚合物通孔能和後續形成的通孔結合，初始聚合物通孔的直徑必須相當大。對比之下，因為交錯式通孔在側向上彼此錯開，間距(spacing)問題被克服了。換句話說，交錯式通孔布局中的交錯式通孔 將比堆疊式通孔布局中的堆疊式通孔佔據更少空間。此外，交錯式通孔重分布層12中的交錯式通孔的深度比堆疊式通孔的深度小。因此，可以執行用來產生交錯式通孔的微影製程而不會導致有害的景深(depth of focus，DOF)問題。再者，交錯式通孔重分布層12中的交錯式通孔提昇聚合物通孔的關鍵尺寸均勻性，給予封裝體10良好的可靠度，改善電遷移(electrornigration，EM)表現，且在封裝體10中產生的應力較低。
如圖1所示，結合交錯式通孔重分布層12的封裝體10的部份包括由金屬墊16支持的金屬介層窗(rmetal via)14。在一實施方式中，金屬介層窗14包括銅而金屬墊16包括鋁。然而，其他適合的金屬(例如鎢、金、銀等)或合金也可以用作金屬介層窗14和金屬墊16。
繼續參照圖1，第一聚合物層18的至少一部分配置於金屬介層窗14上。在一實施方式中，第一聚合物層18有多個部份配置於下方的金屬介層窗14上且緊靠(abut against)著金屬介層窗14。在一實施方式中，第一聚合物層18是由聚苯并噁唑(polybenzoxazole，PBO)形成。然而，第一聚合物層18也可以聚醯亞胺、其他適合的聚合物或介電質形成。
如圖所示，第一聚合物層18包括第一聚合物通孔20。第一聚合物通孔20例如可以透過微影製程形成在第一聚合物層18中。雖然在圖1中繪示兩個第一聚合 物通孔20位在第一聚合物層18中，也可以有更多或更少的第一聚合物通孔20形成在第一聚合物層18中。在一實施方式中，單獨一個聚合物通孔20形成在第一聚合物層18中。
如圖1所示，第一重分布層22配置於第一聚合物層18上且位於第一聚合物通孔20中。在一實施方式中，第一重分布層22沿著第一聚合物通孔20的側壁24延伸。此外，第一重分布層22沿著金屬介層窗14的頂表面26延伸。藉此，第一重分布層22電性耦接至金屬介層窗14。在一實施方式中，第一重分布層22和金屬墊14接觸於不只一處，以改善導電性並且避免接觸過少而導致高電阻的相關問題。在一實施方式中，第一重分布層22由銅或其他適當金屬形成。在一實施方式中，第一重分布層22在第一聚合物通孔20底部且緊靠金屬介層窗14的頂表面26的厚度28和第一重分布層22沿著第一聚合物層18的頂表面32延伸的厚度30相同或均等。在一實施方式中，在預定的電鍍條件施用電鍍溶劑(plating solvent)以形成第一重分布層22。作為一例，電鍍條件可以是：25℃的溫度，每分鐘0.2μm的移除速率並持續10分鐘的時間，以及約2.1μm的目標電鍍厚度。
繼續參照圖1，第二聚合物層34配置於第一重分布層22上。在一實施方式中，第二聚合物層34有多個部份配置於下方的第一聚合物層18中的第一聚合物通孔20的一部分內，且佔據該部份。在一實施方式中，第 二聚合物層34由聚苯并噁唑(PBO)形成。然而，第二聚合物層34也可由聚醯亞胺、其他適當聚合物或介電質形成。
如圖所示，第二聚合物層34包括第二聚合物通孔36。相對於第一聚合物層18中的第一聚合物通孔20，第二聚合物層34中的第二聚合物通孔36大致在側向上錯開(laterally offset)。換句話說，第二聚合物層34中的第二聚合物通孔36和第一聚合物層18中的第一聚合物通孔20是交錯的(staggered)。如圖1所示，在一實施方式中，第二聚合物層34中的第二聚合物通孔36配置於第一聚合物層18上且介於第一聚合物層18中的第一聚合物通孔20之間。
第二聚合物層34中的第二聚合物通孔36例如可以由微影製程形成。雖然在圖1中繪示單獨一個第二聚合物通孔36位於第二聚合物層34中，可以有更多個第二聚合物通孔36形成在第二聚合物層34中。如下文將更加詳細解釋的，第二聚合物層34中的其他第二聚合物通孔36也會和第一聚合物層18中的第一聚合物通孔20交錯或錯開。
繼續參照圖1，第二重分布層38配置於第二聚合物層34上且位於第二聚合物通孔36內。在一實施方式中，第二重分布層38沿著第二聚合物通孔36的側壁40延伸。第二重分布層38也電性耦接至第一重分布層22。在一實施方式中，第二重分布層38由銅或其他適當 金屬形成。在一實施方式中，第二重分布層38在第二聚合物通孔36的底部且緊靠第一聚合物層18的頂表面32的厚度30和第二重分布層38沿著第二聚合物層34的頂表面44延伸的厚度42相同或均等。
第三聚合物層46配置於第二重分布層38上。在一實施方式中，第三聚合物層46有多個部份配置於下方的第二聚合物層34中的第二聚合物通孔36的一部分內，並佔據該部份。在一實施方式中，第三聚合物層46由聚苯并噁唑(PBO)形成。然而，第三聚合物層46也可由聚醯亞胺、其他適當聚合物或介電質形成。
如圖所示，第三聚合物層46包括第三聚合物通孔48。相對於第二聚合物層34中的第二聚合物通孔36，第三聚合物層46中的第三聚合物通孔48大致在側向上錯開。換句話說，第三聚合物層46中的第三聚合物通孔48和第二聚合物層34中的第二聚合物通孔36是交錯的。在一實施方式中，第三聚合物層46中的第三聚合物通孔48和下方第一聚合物層18中的第一聚合物通孔20垂直對齊，如圖1所示。在一實施方式中，如下文將更詳細解釋的，第三聚合物層46中的第三聚合物通孔48的垂直中心線可以稍微偏離第一聚合物層18中的第一聚合物通孔20的垂直中心線，例如偏離1μm。
第三聚合物層46中的第三聚合物通孔48例如可以由微影製程形成。雖然在圖1中繪示單獨一個第三聚合物通孔48位於第三聚合物層46中，可以有更多個第 三聚合物通孔48形成在第三聚合物層46中。如下文將更加詳細解釋的，第三聚合物層46中的其他第三聚合物通孔48也會和第二聚合物層34中的第二聚合物通孔36交錯或錯開，但可以和第一聚合物層18中的第一聚合物通孔20中的一者對齊。
如圖1所示，第三重分布層50配置於第三聚合物層46上且位於第三聚合物通孔48內。在一實施方式中，第三重分布層50沿著第三聚合物通孔48的側壁52延伸。第三重分布層50也電性耦接至第二重分布層38。在一實施方式中，第三重分布層50由銅或其他適當金屬形成。在一實施方式中，第三重分布層50在第三聚合物通孔48的底部且緊靠第二聚合物層34的頂表面44的厚度42和第三重分布層50沿著第三聚合物層46的頂表面56延伸的厚度54相同或均等。
在各種實施方式中，除了圖1繪示者以外，在封裝體10內可以形成更多包括聚合物通孔的聚合物層和更多重分布層。事實上，在額外聚合物層中交錯的聚合物通孔，其形成可以持續到達成適當的或期望中的封裝體10之扇出圖案(fan-out pattern)或布局為止。例如，交錯的聚合物通孔可以用來放大封裝體的間距(pitch)。換句話說，封裝體的小間距可以轉換為大間距，使封裝體適於電性耦接到其他裝置。
現在參照圖2，其繪示在另一實施方式中具有交錯式通孔重分布層(RDL)12的封裝體10的一部份。 如圖2所示，第一、第二和第三重分布層22、38、50在聚合物通孔20、36、48內的厚度58大於第一、第二和第三重分布層22、38、50沿著第一、第二和第三聚合物層18、34、46的頂表面32、44、56延伸的厚度60。
在一實施方式中，可透過使用電鍍溶劑，使第一、第二和第三重分布層22、38、50在聚合物通孔20、36、48內的厚度58，相較於在封裝體10內的其他區域更為增加。例如，在一實施方式中，電鍍溶劑包括40-60-0.05g/L的Cu-H2SO4-Cl和3-10-5ml/L的A1-S1-L1A，其中A1、S1和L1A是不同的添加劑。
現在參照圖3，其繪示另一實施方式中具有交錯式通孔重分布層(RDL)12的封裝體10的一部份。如圖3所示，第一、第二和第三重分布層22、38、50完全佔據第一、第二和第三聚合物層18、34、46中的聚合物通孔20、36、48。藉此，每一重分布層的頂表面除了和另一重分布層接合之處以外大致為平面。此外，聚合物通孔20、36、48為固體金屬結構。
在一實施方式中，完全佔據第一、第二和第三聚合物層18、34、46中的聚合物通孔20、36、48的第一、第二和第三重分布層22、38、50，其電鍍溶劑中的Cu-H2SO4-Cl和A1-S1-L1A的比例經適當的調節或修正。
現在參照圖4，其繪示在金屬介層窗14上方的聚合物通孔布局圖案62。如圖所示，第一和第三聚合物 層18、46的聚合物通孔20、48(見圖1)是相互垂直對齊的，且和第二聚合物層34的第二聚合物通孔36錯開或間隔開來。如圖4所示，聚合物通孔20、36、48中的每一者大致都位於圓形的金屬介層窗14的邊界內。
現在參照圖5，其繪示在另一實施方式中的聚合物通孔布局圖案64。如圖所示，第一和第三聚合物層18、46中的聚合物通孔20、48(見圖1)相互垂直對齊，且和第二聚合物層34中的第二聚合物通孔36錯開或間隔開來。如圖5所示，一些聚合物通孔20、36、48位於矩形的金屬介層窗14的邊界內，但若金屬介層窗14為如圖4所示的圓形，則會和邊界部份重疊。
現在參照圖6，圖5的聚合物通孔布局圖案62被添加了尺寸線。如以下將更詳細解釋的，本文揭露的距離經過選擇，以確保相鄰的通孔不會產生不必要的彼此接觸。例如，通孔可能具有非垂直的縱斷面(profile)(亦即，通孔具有約52度的傾斜角)，如果通孔之間沒有足夠的空間，某一通孔的底部可能會接觸相鄰通孔的頂部。換句話說，相鄰通孔之間的空間如果太小，它們可能會不理想地合併在一起。在一實施方式中，第一聚合物通孔20和第二聚合物通孔36之間的距離d1是約3μm。在一實施方式中，第二聚合物通孔36和第三聚合物通孔48之間的距離d2是3μm。
繼續參照圖6，在一實施方式中，介於兩個第一聚合物通孔20之間的距離d3大於約4μm。在一實施 方式中，介於兩個第二聚合物通孔36之間的距離d4大於約4μm。此外，在一實施方式中，介於三個第三聚合物通孔48中的任意兩者之間的距離d5大於約6μm。
在一實施方式中，如果距離d3大於約6μm，則第一聚合物通孔20的中心點和第三聚合物通孔48的中心點可以如圖6所示一樣是相同的。換句話說，第一聚合物通孔20和第三聚合物通孔48垂直對齊，如圖1所示。在一實施方式中，如果距離d3介於約4μm和約6μm之間，則第三聚合物通孔48的中心點相較於第一聚合物通孔20的中心點可能會偏移約1μm，如圖7所示。
現在參照圖8，在一實施方式中，聚合物通孔布局圖案62中的一或多個聚合物通孔20、36、48可以是圓形。如圖9所示，在一實施方式中，聚合物通孔布局圖案62中的一或多個聚合物通孔20、36、48可以是矩形。如圖10所示，在一實施方式中，聚合物通孔布局圖案62中的一個或多聚合物通孔20、36、48可以是八角形。
現在參照圖11，其更詳細地繪示了可包括圖1-3的交錯式通孔重分布層12且由此得益的封裝體10。如圖所示，封裝體10包括配置於晶粒貼附膜(die attach film，DAF)70上的含矽或矽基材66以及模塑料68。矽基材66通常配置於金屬墊16下方。
在一實施方式中，金屬墊16和金屬介層窗14的較低部份內埋於鈍化層72中。此外，金屬介層窗14的較高部份內埋於配置於鈍化層72上的聚合物層74中。在 一實施方式中，模塑料68、聚合物層74和金屬介層窗14的頂表面共平面。
繼續參照圖11，其繪示形成如圖1-3所繪的交錯式重分布層12的一部分的第一聚合物層18。在一些實施方式中，第一聚合物層18包括位於金屬介層窗14上的數個第一聚合物通孔20。一旦第一聚合物通孔20形成在第一聚合物層18中，圖1-3所示的交錯式重分布層12的剩餘部份可按照前述方式形成。
現在參照圖12，一種形成封裝體10的交錯式通孔重分布層12的示範性方法80被繪示出來。在方塊82中，第一聚合物層18形成在金屬介層窗14上。在方塊84中，聚合物通孔20形成在第一聚合物層18中。在一實施方式中，聚合物通孔20透過微影製程形成。在方塊86中，第一重分布層22形成在第一聚合物層18上且在聚合物通孔20內。第一重分布層22電性耦接至金屬介層窗14。在一實施方式中，第一重分布層22的厚度28或縱斷面可以使用溶劑、透過蝕刻、透過研磨等方法作修正。
在方塊88中，第二聚合物層34形成在第一重分布層22上。在方塊90中，聚合物通孔36形成在第二聚合物層34中，使得第二聚合物層34中的聚合物通孔36和第一聚合物通孔20在側向上錯開。在一實施方式中，聚合物通孔36透過微影製程形成。在方塊92中，第二重分布層38形成在第二聚合物層34上且位於聚合物通 孔36內。第二重分布層38電性耦接至第一重分布層22。在一實施方式中，可以使用溶劑、透過蝕刻、透過研磨等方式修正第二重分布層38的厚度42或縱斷面。
聚合物層的沈積、聚合物通孔的形成以及形成重分布層的電鍍可以持續到形成足夠的封裝體的交錯式重分布層為止。例如，可以採用交錯式聚合物通孔以放大封裝體的間距。換句話說，封裝體的小間距可以被轉換為大間距，使封裝體可適於電性耦接至另一裝置。在一些實施方式中，形成封裝體的交錯式通孔重分布層的方法80可包括此處為了簡潔而省略的額外步驟或製程。
基於前述，本技術領域中具有通常知識者將理解，交錯式通孔重分布層為封裝體提供了多種好處，例如段落【0012】所指出者。之所以會有這些好處和優點是因為通孔呈交錯安置而不是其他方法中的堆疊安置。換句話說，因為聚合物層34中的通孔36和聚合物層18中的通孔20以及聚合物層46中的通孔48是錯開的，才能達到本文指出的好處和優點。
示範性的封裝體的交錯式通孔重分布層(RDL)包括第一聚合物層，配置於金屬介層窗上。第一聚合物層具有第一聚合物通孔。第一重分布層配置於第一聚合物層上且位於第一聚合物通孔內。第一重分布層電性耦接至金屬介層窗。第二聚合物層配置於第一重分布層上。第二聚合物層具有第二聚合物通孔，其與第一聚合物通孔在側向上錯開。第二重分布層配置於第二聚合物層上 且位於第二聚合物通孔內。第二重分布層電性耦接至第一重分布層。
示範性的封裝體的交錯式通孔重分布層(RDL)包括第一聚合物層，配置於金屬介層窗上。第一聚合物層具有第一聚合物通孔以及第二聚合物通孔。第一重分布層配置於第一聚合物層上且位於第一聚合物通孔和第二聚合物通孔內。第一重分布層電性耦接至金屬介層窗。第二聚合物層配置於第一重分布層上。第二聚合物層具有第三聚合物通孔以及第四聚合物通孔。第三聚合物通孔配置於第一聚合物層上且介於第一聚合物通孔和第二聚合物通孔之間。第二重分布層配置於第二聚合物層上且位於第三聚合物通孔和第四聚合物通孔內。第二重分布層電性耦接至第一重分布層。第三聚合物層配置於第二重分布層上。第三聚合物層具有第五聚合物通孔和第六聚合物通孔。第五聚合物通孔和第六聚合物通孔與第三聚合物通孔在側向上錯開。第三重分布層配置於第三聚合物層上且位於第三聚合物通孔和第四聚合物通孔內。第三重分布層電性耦接至第二重分布層。
提供一種形成封裝體的交錯式通孔重分布層(RDL)的示範性方法。所述方法包括形成第一聚合物層在金屬介層窗上。第一聚合物層具有第一聚合物通孔。方法。所述方法也包括形成第一重分布層在第一聚合物層上且位於第一聚合物通孔內。第一重分布層電性耦接至金屬介層窗。所述方法包括形成第二聚合物層在第一重分布層 上。第二聚合物層具有第二聚合物通孔，其與第一聚合物通孔在側向上錯開。所述方法也包括形成第二重分布層在第二聚合物層上且位於第二聚合物通孔內。第二重分布層電性耦接至第一重分布層。所述方法包括形成第三聚合物層在第二重分布層上。第三聚合物層具有第三聚合物通孔，其與第二聚合物通孔在側向上錯開。所述方法也包括形成第三重分布層在第三聚合物層上且位於第三聚合物通孔內。第三重分布層電性耦接至第二重分布層。
雖然本揭露提供了說明性的實施方式，這些描述並不應以限制性的方式來解讀。參照這些描述以後，對說明性實施方式以及其他實施方式的各種修改和結合，對於所屬技術領域中具有通常知識者而言將是顯而易見的。因此，隨附的請求項意欲涵蓋該些修正或實施方式。
10‧‧‧封裝體
12‧‧‧重分布層
14‧‧‧金屬介層窗
16‧‧‧金屬墊
18‧‧‧第一聚合物層
20‧‧‧第一聚合物通孔
22‧‧‧第一重分布層
24‧‧‧側壁
26‧‧‧頂表面
28‧‧‧厚度
30‧‧‧厚度
32‧‧‧頂表面
34‧‧‧第二聚合物層
36‧‧‧第二聚合物通孔
38‧‧‧第二重分布層
40‧‧‧側壁
42‧‧‧厚度
44‧‧‧頂表面
46‧‧‧第三聚合物層
48‧‧‧第三聚合物通孔
50‧‧‧第三重分布層
52‧‧‧側壁
54‧‧‧厚度
56‧‧‧頂表面

Claims (10)

  1. 一種封裝體的交錯式通孔重分布層(RDL)，包括：一第一聚合物層，配置於一金屬介層窗上，該第一聚合物層具有複數個第一聚合物通孔；一第一重分布層，配置於該第一聚合物層上且位於該些第一聚合物通孔內，該些第一聚合物通孔內之該第一重分布層電接觸該金屬介層窗之一頂表面；一第二聚合物層，配置於該第一重分布層上，該第二聚合物層具有複數個第二聚合物通孔，每一該些第二聚合物通孔和該些第一聚合物通孔在側向上錯開，該些第二聚合物通孔側向地位於該金屬介層窗的上方；以及一第二重分布層，配置於該第二聚合物層上且位於該些第二聚合物通孔內，該第二重分布層電性耦接至該第一重分布層。
  2. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中該第一重分布層沿著該些第一聚合物通孔的側壁延伸，而該第二重分布層沿著該些第二聚合物通孔的側壁延伸。
  3. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中該第二聚合物層的一部分配置於該些第一聚合物通孔中。
  4. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中一第三聚合物層配置於該第二重分布層上，該第三聚合物層具有複數個第三聚合物通孔，每一該 些第三聚合物通孔和該些第二聚合物通孔在側向上錯開，其中介於每一該些第二聚合物通孔的頂邊緣以及與其最靠近之該些第一聚合物通孔之一者和該些第三聚合物通孔之一者中的至少一者的頂邊緣之間的一第一側向距離大於一指定數值。
  5. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中該第一重分布層配置於該第一聚合物層的一頂表面上的一部分電性耦接至該第二重分布層沿著該第二聚合物層的側壁配置的一部分。
  6. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中該第一重分布層在每一該些第一聚合物通孔內的一厚度大於該第一重分布層配置於該第一聚合物層上的一厚度。
  7. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中該第一重分布層完全佔據每一該些第一聚合物通孔。
  8. 如申請專利範圍第1項所述之交錯式通孔重分布層，其中該金屬介層窗內埋於一第四聚合物層，且該金屬介層窗的該頂表面和該第四聚合物層的一頂表面共平面，其中該第四聚合物層內埋於一模塑料，且該第四聚合物層的一頂表面和該模塑料的一頂表面共平面。
  9. 一種封裝體的交錯式通孔重分布層(RDL)，包括：一第一聚合物層，配置於一金屬介層窗上，該第一聚合物層具有一第一聚合物通孔和一第二聚合物通孔； 一第一重分布層，配置於該第一聚合物層上且位於該第一聚合物通孔和該第二聚合物通孔內，該第一聚合物通孔和該第二聚合物通孔內之該第一重分布層接觸該金屬介層窗之一頂表面；一第二聚合物層，配置於該第一重分布層上，該第二聚合物層具有一第三聚合物通孔和一第四聚合物通孔，該第三聚合物通孔和該第四聚合物通孔分別與該第一聚合物通孔和該第二聚合物通孔在側向上錯開，並側向地對齊在該金屬介層窗內；一第二重分布層，配置於該第二聚合物層上且位於該第三聚合物通孔和該第四聚合物通孔內，該第二重分布層電性耦接至該第一重分布層；一第三聚合物層，配置於該第二重分布層上，該第三聚合物層具有一第五聚合物通孔和一第六聚合物通孔，該第五聚合物通孔和該第六聚合物通孔分別與該第三聚合物通孔和該第四聚合物通孔在側向上錯開，並側向地對齊在該金屬介層窗內；以及一第三重分布層，配置於該第三聚合物層上且位於該第三聚合物通孔和該第四聚合物通孔內，該第三重分布層電性耦接至該第二重分布層。
  10. 一種封裝體的交錯式通孔重分布層(RDL)的形成方法，包括：形成一第一聚合物層在一金屬介層窗上，該第一聚合物層具有複數個第一聚合物通孔，該些第一聚合物通孔暴露出該金屬介層窗之一頂表面； 形成一第一重分布層在該第一聚合物層上且位於該些第一聚合物通孔內，該些第一聚合物通孔內之該第一重分布層接觸該金屬介層窗之該頂表面；形成一第二聚合物層在該第一重分布層上，該第二聚合物層具有複數個第二聚合物通孔，每一該些第二聚合物通孔與該些第一聚合物通孔在側向上錯開，該些第二聚合物通孔側向地對齊在該金屬介層窗內；形成一第二重分布層在該第二聚合物層上位於該些第二聚合物通孔內，該第二重分布層電性耦接至該第一重分布層；形成一第三聚合物層在該第二重分布層上，該第三聚合物層具有複數個第三聚合物通孔，每一該些第三聚合物通孔與該些第二聚合物通孔在側向上錯開；以及形成一第三重分布層在該第三聚合物層上且位於該些第三聚合物通孔內，該第三重分布層電性耦接至該第二重分布層。
TW103145045A 2013-12-30 2014-12-23 封裝體的交錯式通孔重分布層(rdl)及其形成方法 TWI531037B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/143,582 US9165885B2 (en) 2013-12-30 2013-12-30 Staggered via redistribution layer (RDL) for a package and a method for forming the same

Publications (2)

Publication Number Publication Date
TW201532225A TW201532225A (zh) 2015-08-16
TWI531037B true TWI531037B (zh) 2016-04-21

Family

ID=53372201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145045A TWI531037B (zh) 2013-12-30 2014-12-23 封裝體的交錯式通孔重分布層(rdl)及其形成方法

Country Status (5)

Country Link
US (3) US9165885B2 (zh)
KR (1) KR101663385B1 (zh)
CN (1) CN104752397B (zh)
DE (1) DE102014118950B4 (zh)
TW (1) TWI531037B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
KR102109569B1 (ko) * 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10115668B2 (en) * 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
US10903166B2 (en) * 2016-01-28 2021-01-26 Intel IP Corporation Integrated circuit packages
US9741651B1 (en) * 2016-02-24 2017-08-22 Intel IP Corportaion Redistribution layer lines
US10236245B2 (en) * 2016-03-23 2019-03-19 Dyi-chung Hu Package substrate with embedded circuit
KR102579880B1 (ko) 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
KR102019352B1 (ko) 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
JP6341245B2 (ja) * 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US11088100B2 (en) 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11776899B2 (en) * 2020-05-11 2023-10-03 Mediatek Inc. Via array design for multi-layer redistribution circuit structure
US11948918B2 (en) * 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
KR20220033289A (ko) 2020-09-09 2022-03-16 삼성전자주식회사 반도체 패키지
CN116454022B (zh) * 2023-06-16 2023-08-25 合肥新晶集成电路有限公司 半导体器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US8241954B2 (en) * 2007-12-03 2012-08-14 Stats Chippac, Ltd. Wafer level die integration and method
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US9159638B2 (en) * 2011-05-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive via structure
US8624359B2 (en) 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US8592259B2 (en) * 2011-11-29 2013-11-26 Broadcom Corporation Method of fabricating a wafer level semiconductor package having a pre-formed dielectric layer
US20130313514A1 (en) * 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US8653634B2 (en) * 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure

Also Published As

Publication number Publication date
KR20150079424A (ko) 2015-07-08
TW201532225A (zh) 2015-08-16
US20160365256A1 (en) 2016-12-15
US9431342B2 (en) 2016-08-30
CN104752397A (zh) 2015-07-01
DE102014118950B4 (de) 2019-12-24
US9793140B2 (en) 2017-10-17
DE102014118950A1 (de) 2015-07-02
US20150187695A1 (en) 2015-07-02
US20150380350A1 (en) 2015-12-31
US9165885B2 (en) 2015-10-20
KR101663385B1 (ko) 2016-10-06
CN104752397B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
TWI531037B (zh) 封裝體的交錯式通孔重分布層(rdl)及其形成方法
TW201349411A (zh) 半導體裝置及半導體裝置的製造方法
US9099465B2 (en) High aspect ratio vias for high performance devices
JP2014154800A5 (zh)
US9018092B2 (en) Encapsulated metal interconnect
US10692733B2 (en) Uniform back side exposure of through-silicon vias
US9627256B2 (en) Integrated circuit interconnects and methods of making same
US9312208B2 (en) Through silicon via structure
TW201810577A (zh) 用於後段製程（ｂｅｏｌ）互連體製造的基於介電質頭盔的方法及由此產生的結構
JP2013247273A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
EP2826066A1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US9502366B2 (en) Semiconductor structure with UBM layer and method of fabricating the same
TWI660468B (zh) 封裝結構及其製造方法
US20090261475A1 (en) Method for fabricating a metal interconnection using a dual damascene process and resulting semiconductor device
TW201633475A (zh) 用於微電子裝置的堆疊鑲嵌結構及其製造方法
US20210057230A1 (en) Carbon-based dielectric materials for semiconductor structure fabrication and the resulting structures
US20220148918A1 (en) Etching to reduce line wiggling
JP5904070B2 (ja) 半導体装置の製造方法
JP2012164882A (ja) 半導体装置
US20230136674A1 (en) Self-aligned double patterning (sadp) integration with wide line spacing
US9922948B2 (en) Semiconductor device with modified pad spacing structure
US20170207171A1 (en) Flexible substrate having a via-hole with a conductive material and a method for manufacturing the same
JP2005175196A (ja) 半導体装置及び半導体製造方法
JP2005175195A (ja) 半導体装置及び半導体製造方法