JP2005175196A - 半導体装置及び半導体製造方法 - Google Patents
半導体装置及び半導体製造方法 Download PDFInfo
- Publication number
- JP2005175196A JP2005175196A JP2003413067A JP2003413067A JP2005175196A JP 2005175196 A JP2005175196 A JP 2005175196A JP 2003413067 A JP2003413067 A JP 2003413067A JP 2003413067 A JP2003413067 A JP 2003413067A JP 2005175196 A JP2005175196 A JP 2005175196A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- layer wiring
- lower layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 ストレスによるvia内の配線材料の吸い上げを防止することを目的とする。また、viaにかかる応力を緩和することを目的とする。また、ボイドの発生を抑制することを目的とする。また、多層配線の歩留まりを向上させることを目的とする。
【解決手段】 下層配線1が形成された第1の層と、上層配線6が形成された第2の層と、上記第1の層と第2の層とに挟まれた第3の層とを備え、上記第3の層には、上記上層配線6に接続され、上記下層配線1に接続されずに上記第1の層まで延びるvia9が形成されたことを特徴とする。
【選択図】 図1
【解決手段】 下層配線1が形成された第1の層と、上層配線6が形成された第2の層と、上記第1の層と第2の層とに挟まれた第3の層とを備え、上記第3の層には、上記上層配線6に接続され、上記下層配線1に接続されずに上記第1の層まで延びるvia9が形成されたことを特徴とする。
【選択図】 図1
Description
この発明は、半導体装置又は半導体製造方法の関する。特にLSIの配線の構造に関するものである。
図8は、従来の多層配線の構造図である。
図8において1は下層配線、2は層間絶縁膜、3は層間絶縁膜2に形成された溝、4は層間絶縁膜2に形成された孔、5は配線金属、6は上層配線、7は層間接続柱(Via)、8は層間絶縁膜である。次に多層配線の製造方法について説明する。下層配線1上に層間絶縁膜2を形成する。層間絶縁膜は一般に積層構造となっており、プラズマCVD(化学的気相成長)法及び塗布法により形成される。プラズマCVDのプロセス温度は300〜400℃である。また、塗布法の場合、塗布膜をシンターする必要があり、その温度は400〜500℃である。次に写真製版とドライエッチングにより溝3、孔4を形成する。さらにPVD(物理的気相成長法)或いはCVDによりTa(タンタル)などの密着層とCu(銅)などのシード層を形成する。硫酸銅浴を用いためっきによりCuなどの配線材料を形成した後、200〜300℃のアニールによりめっき膜である配線材料の結晶粒を成長させる。更に、CMP(化学的機械研磨)により溝3、孔4以外に形成された密着層、シード層、配線材料を除去することにより上層配線6とvia7を同時に形成する。更にその上に層間絶縁膜8を形成する。層間絶縁膜8の形成方法は層間絶縁膜2の形成方法と同じである。これを繰り返すことにより、多層配線を形成することができる。
以上のように、多層配線の製造工程では多くの熱処理を用いる必要があった。しかし、このように熱処理を多層配線に加えると、下地の多層配線のvia7にvoid(ボイド:空隙)が形成され、歩留まりが低下するという問題があった。特に、層間絶縁膜2,8に塗布膜を用いると、処理温度が高くなり、歩留まりがより低下する。また、配線層の層数が増えると熱処理の回数もこれに比例して増加するので、歩留まりがより低下する。そこで、下層配線1と上層配線6を接続するvia7を複数形成することで、このような歩留まり低下を回避していた。
また、EM(エレクトロマイグレーション)に対する耐性を高めるためにダミーホールを形成し、viaを複数生成し、配線の体積を増やす技術が開示されている(特許文献1参照)。
また、半導体装置ではなく、ボード基板に、設計の自由度を向上させることを目的に複数のダミーホールを形成する技術が開示されている(特許文献2参照)。
特開2000−12688号公報
特開2001−160601号公報
以上のように、従来の多層配線では、製造工程における熱処理により起こるvia7の歩留まり低下を回避するために、下層配線と上層配線を接続するviaを複数形成していた。しかし、配線のレイアウトによってはviaを複数形成できないことがあり、上記のような問題を回避できないことがあった。
この発明は、配線のレイアウトによりviaを複数形成できないようなviaにおいても、熱処理によるvia歩留まりの低下を防ぐことを目的とする。
また、ストレスによるvia内の配線材料の吸い上げを防止することを目的とする。また、viaにかかる応力を緩和することを目的とする。
また、ボイドの発生を抑制することを目的とする。また、多層配線の歩留まりを向上させることを目的とする。
この発明に係る半導体装置は、第1の配線が形成された第1の層と、
第2の配線が形成された第2の層と、
上記第1の層と第2の層とに挟まれた第3の層と
を備え、
上記第3の層には、上記第1の配線と上記第2の配線とに接続される層間接続体が形成され、さらに、上記第3の層には、上記第2の配線に接続され、上記第1の配線に接続されずに上記第1の層まで延びる導電体が前記層間接続体と同じ材料により形成されたことを特徴とする。
第2の配線が形成された第2の層と、
上記第1の層と第2の層とに挟まれた第3の層と
を備え、
上記第3の層には、上記第1の配線と上記第2の配線とに接続される層間接続体が形成され、さらに、上記第3の層には、上記第2の配線に接続され、上記第1の配線に接続されずに上記第1の層まで延びる導電体が前記層間接続体と同じ材料により形成されたことを特徴とする。
上記第3の層には、さらに、上記導電体と同じ材料により形成され、上記第1の配線と上記第2の配線とに接続される層間接続体が形成され、
上記導電体は、上記第3の層の面に平行な面の断面積が、上記層間接続体よりも小さいことを特徴とする。
上記導電体は、上記第3の層の面に平行な面の断面積が、上記層間接続体よりも小さいことを特徴とする。
上記層間接続体は、上記導電体と接触することなく形成され、
上記導電体は、上記層間接続体に対し、上記層間接続体の径の20倍未満の距離に形成されることを特徴とする。
上記導電体は、上記層間接続体に対し、上記層間接続体の径の20倍未満の距離に形成されることを特徴とする。
この発明に係る半導体製造方法は、配線が形成された下地層の上に絶縁材料により絶縁層を形成する絶縁層形成工程と、
上記絶縁層形成工程により形成された絶縁層に配線用溝と上記配線用溝の底部から上記配線の位置まで貫通する第1の孔と上記配線用溝の底部から上記配線とは別の位置に下地層まで貫通する第2の孔とを形成する溝孔形成工程と、
上記溝孔形成工程により配線用溝と第1と第2の孔とが形成された後、上記配線用溝と上記第1と第2の孔とに導電体を埋め込む埋込工程と
を備えたことを特徴とする。
上記絶縁層形成工程により形成された絶縁層に配線用溝と上記配線用溝の底部から上記配線の位置まで貫通する第1の孔と上記配線用溝の底部から上記配線とは別の位置に下地層まで貫通する第2の孔とを形成する溝孔形成工程と、
上記溝孔形成工程により配線用溝と第1と第2の孔とが形成された後、上記配線用溝と上記第1と第2の孔とに導電体を埋め込む埋込工程と
を備えたことを特徴とする。
以上のように、この発明によれば熱処理時にvoidが形成されるのを防止することができ、多層配線の歩留まりを向上させることができる。
以下に説明するように以下の実施の形態では、上層配線に接続し、下層配線に接続しないような接続孔を設けるものである。また、上層配線と下層配線を接続する接続孔と上層配線に接続し、下層配線に接続しないような接続孔の間隔が、上層配線と下層配線を接続する接続孔の孔径の20倍未満とするものである。また、上層配線に接続し、下層配線に接続しないような接続孔の孔径を、上層配線と下層配線を接続する接続孔の孔径よりも小さくするものである。
実施の形態1.
まず、熱処理により形成されるvia中のvoidの発生頻度はviaの密度に依存し、via密度が高いとvoidの発生頻度が低下する事を見出した。このように、via密度が高いとvoidの発生頻度が低下する理由は以下のように説明する事ができる。金属の熱膨張係数は絶縁膜の熱膨張係数より大きい。金属膜を形成する際には基板温度が上昇するため、成膜後基板温度が室温に戻ると、金属膜には引張り応力がかかる。その後の熱処理では、温度が上がると金属にかかる応力は引張り応力から圧縮応力側に変化し、冷却時には引張り応力側に変化する。金属が塑性変形をすることにより、このような引張り応力は緩和され、安定な状態となる。冷却時には基板温度がある程度高く、金属原子が動きやすい時点で金属に引張り応力がかかるため、塑性変形し易い。塑性変形が起こると、その結果、金属膜中或いは界面部にvoidが形成されることになる。viaのような突起形状に応力が集中し易いため、viaにおいて応力緩和によるvoidが発生しやすくなる。viaにかかる応力はviaの数により変化し、via数が増えると1個のviaにかかる応力が分散されるのでviaにかかる応力も小さくなる。その結果、基板に対してvia密度を上げることにより、voidの発生頻度を低減することができる。また、viaにかかる応力はviaの形状にも依存し、via径が小さいほどviaにかかる応力は大きくなる。
まず、熱処理により形成されるvia中のvoidの発生頻度はviaの密度に依存し、via密度が高いとvoidの発生頻度が低下する事を見出した。このように、via密度が高いとvoidの発生頻度が低下する理由は以下のように説明する事ができる。金属の熱膨張係数は絶縁膜の熱膨張係数より大きい。金属膜を形成する際には基板温度が上昇するため、成膜後基板温度が室温に戻ると、金属膜には引張り応力がかかる。その後の熱処理では、温度が上がると金属にかかる応力は引張り応力から圧縮応力側に変化し、冷却時には引張り応力側に変化する。金属が塑性変形をすることにより、このような引張り応力は緩和され、安定な状態となる。冷却時には基板温度がある程度高く、金属原子が動きやすい時点で金属に引張り応力がかかるため、塑性変形し易い。塑性変形が起こると、その結果、金属膜中或いは界面部にvoidが形成されることになる。viaのような突起形状に応力が集中し易いため、viaにおいて応力緩和によるvoidが発生しやすくなる。viaにかかる応力はviaの数により変化し、via数が増えると1個のviaにかかる応力が分散されるのでviaにかかる応力も小さくなる。その結果、基板に対してvia密度を上げることにより、voidの発生頻度を低減することができる。また、viaにかかる応力はviaの形状にも依存し、via径が小さいほどviaにかかる応力は大きくなる。
図1は、実施の形態1における半導体装置の構成を示す図である。
図1において、図1(a)は平面図、図1(b)は断面図を示す。図1において、1は下層配線、2、10、11は層間絶縁膜、6は上層配線、7はvia(層間接続体の一例である)、9は下層配線1に接続しないviaである。配線の形成方法は従来の場合と同様である。図1(a)では、構造を理解しやすくするため、上層配線の下部に位置することとなるvia7,9、下層配線1も実線にて記載している。また、各実施の形態において、viaとは、導電材(ここでは、Cu)がホール(孔)に充填された、上層と下層とを接続するための接続柱を示す。或いは、導電材(ここでは、Cu)がホール(孔)に充填された、上層の底面から下層の底面まで延びる柱状の充填物を示す。
図2は、実施の形態1における半導体製造方法のフローチャートを示す図である。
図2においては、本実施の形態を説明するために特に必要と思われる工程を抜粋して示しているにすぎず、他の工程が省略されて記載されている。
まず、S(ステップ)201において、下地層形成工程として、半導体装置としてのシリコン基板上の層間絶縁膜11に下層配線1を形成するための溝を形成し、溝に導電材であるCuを充填し形成された下層配線1(配線、第1の配線の一例である)が形成された下地層(第1の層の一例である)を形成する。下層配線1を形成した後、その上にCuの拡散を防止するためSiCをプラズマCVDにより50nm形成した。
S202において、絶縁層形成工程として、配線が形成された下地層の上に絶縁材料により絶縁層を形成する。ここでは、層間絶縁膜10としてMSQを300nm塗布し、420℃でシンターした。この層間絶縁膜10はvia7、9が形成される層間膜(第3の層の一例である)にあたる。エッチングストッパー膜としてSiCをプラズマCVDにより50nm形成した。さらに、層間絶縁膜2としてMSQを300nm塗布し、420℃でシンターした。最後に、キャップ膜としてSiCをプラズマCVDにより50nm形成した。この層間絶縁膜2は配線が形成される層間膜(第2の層の一例である)にあたる。次に、写真製版とドライエッチングにより溝及び孔を形成する。
S203において、溝孔形成工程として、上記絶縁層形成工程により形成された層間絶縁膜10,11(絶縁層の一例である)に上層配線6(第2の配線の一例である)を形成するための配線用溝とvia7を形成するために上記配線用溝の底部から上記配線の位置まで貫通する例えば円柱状の第1の孔とvia9(導電体の一例である)を形成するために上記配線用溝の底部から上記下層配線1とは別の位置に下地層の層間絶縁膜11まで貫通する例えば円柱状の第2の孔とを形成する。但し、エッチング条件により第2の孔は層間絶縁膜11内に入ることもある。配線用溝のエッチングはエッチングストッパーにより止めることができるので、所望の溝の深さを得ることができる。更に、PVDによりTa密着層を30nmとCuシード層を120nm形成した。
S204において、埋込工程として、上記溝孔形成工程により配線用溝と第1と第2の孔とが形成された後、上記配線用溝と上記第1と第2の孔とに導電体としてのCuを埋め込む。ここでは、硫酸銅浴を用いためっきによりCuを400nm形成する。これにより、第3の層となる層間絶縁膜10が位置する層には、上記上層配線6に接続され、上記下層配線に接続されずに上記下地層まで延びる導電体としての例えば円柱状のvia9が形成された。また、上記層間絶縁膜10が位置する層には、さらに、上記導電体と同じ材料となるCuにより形成され、上記下層配線と上記上層配線とに接続される層間接続体としての例えば円柱状のvia7が形成された。ここでは、via7,9が円柱状に形成された例を示したがこれに限るものではなく、例えば、四角柱状、その他の角柱状のものであってもよい。
次にS205において、200℃で30分間3%のH2/N2雰囲気でアニールを行った。そして、平坦化処理としてCMPにより溝・孔以外に層間絶縁膜2上に形成されたCuとTaを除去し、上層配線6とvia7、9を同時に形成した。
以上のようにして、viaチェーンを形成し、450℃、30分熱処理を繰り返し行った後、その抵抗を測定した。測定したパターンのvia7、9の径は0.2μm、via7の数は10個、ピッチは50μmである。また、上層配線6の幅は1μm、下層配線1の幅は0.2μmである。下層配線1のviaと接続する部分はviaの周囲を0.05μm分だけ広げた形状となっている。下層配線1に接続しないvia9は、via7の周囲にピッチ0.4μmで8個配置した。また、下層配線1に接続しないvia9を配置していないviaチェーンに対しても同様に測定を行った。
図3は、熱処理後の歩留まりの変化を示す図である。
但し、図3において、歩留まりは初期値より10%以上抵抗が上昇したものを不良として定義して計算した。図3によりわかるように、via7の周囲に下層配線1に接続しないvia9を設置することにより、本来配線に必要なvia7の耐熱性を向上できる。
本実施の形態では、viaチェーンのテストパターンを例に示したが、このような配置に限るものではない。
図4は、他の配線レイアウトを有する半導体装置の構成を示す図である。
図5は、さらに、他の配線レイアウトを有する半導体装置の構成を示す図である。
実際には、例えば図4に示すような上層配線6と下層配線1とを接続するvia7を複数個形成できないような配置に対し、本実施の形態は特に有効である。また、図5に示すような従来からなされているvia7の数を増やすような対策を併用するのも有効である。
以上のように、本実施の形態1における半導体装置は、下層配線と上層配線とその間に形成された層間絶縁膜と上層配線と下層配線を接続する接続孔を有する半導体装置において、上層配線に接続し、下層配線に接続しないような孔を有することを特徴とし、上記各孔に半導体が充填されている。
以上のように本実施の形態による多層配線では下層配線1がない部分においても、上層配線6に接続した孔を設けCuを充填することにより、本来配線に必要なvia7にかかる引張り応力を低減することができ、voidの発生頻度を低減することができ、その結果via7の歩留まりを向上させることができる。
実施の形態2.
実施の形態1では、下層配線に接続しないvia9をvia7の周囲に8個配置した例について述べたが、via9の数は多ければより効果がある。下層配線1に接続しないvia9の数を変化させたviaチェーンを作成した。但し、作成方法は実施の形態1と同様である。このviaチェーンに対し450℃で30分間の熱処理を20回行った。歩留まりの比較を表1に示す。
実施の形態1では、下層配線に接続しないvia9をvia7の周囲に8個配置した例について述べたが、via9の数は多ければより効果がある。下層配線1に接続しないvia9の数を変化させたviaチェーンを作成した。但し、作成方法は実施の形態1と同様である。このviaチェーンに対し450℃で30分間の熱処理を20回行った。歩留まりの比較を表1に示す。
但し、歩留まりは初期値より10%以上抵抗が上昇したものを不良と定義して計算した。表1より下層配線1に接続しないvia9の数が多いほど、歩留まりの改善が大きいことがわかる。
実施の形態3.
実施の形態1では、下層配線1に接続しないvia9を下層配線に接続するvia7の周囲にピッチ0.4μmで配置した例について示したが、via7の孔径の20倍未満の距離となる領域に下層配線1に接続しないvia9を配置すれば同様の効果を得ることができる。ここではvia7,9は円柱状に形成されている。via7と下層配線1に接続しないvia9との間隔を変化させたviaチェーンを作成した。但し、下層配線1に接続しないvia9の数は4個である。作成方法は実施の形態1と同様である。このviaチェーンに対し450℃で30分間の熱処理を20回行った。歩留まりの比較を表2に示す。
実施の形態1では、下層配線1に接続しないvia9を下層配線に接続するvia7の周囲にピッチ0.4μmで配置した例について示したが、via7の孔径の20倍未満の距離となる領域に下層配線1に接続しないvia9を配置すれば同様の効果を得ることができる。ここではvia7,9は円柱状に形成されている。via7と下層配線1に接続しないvia9との間隔を変化させたviaチェーンを作成した。但し、下層配線1に接続しないvia9の数は4個である。作成方法は実施の形態1と同様である。このviaチェーンに対し450℃で30分間の熱処理を20回行った。歩留まりの比較を表2に示す。
但し、歩留まりは初期値より10%以上抵抗が上昇したものを不良と定義して計算した。via7とvia9の間隔がvia7のvia径の20倍の場合に熱処理の歩留まりが劣化しており、via7とvia9の互いの間隔或いは複数のvia9の互いの間隔がvia7のvia径の20倍未満であれば良好であることがわかる。
以上のように、実施の形態3における半導体装置は、上層配線に接続し、下層配線に接続しないような接続孔が上層配線と下層配線を接続する接続孔の周囲に少なくとも1個配置され、その間隔が上層配線と下層配線を接続する接続孔の孔径の20倍未満であることを特徴とし、上記各孔に導電材が充填されている。
実施の形態4.
図6は、実施の形態4における半導体装置の構成を示す図である。
図6は、実施の形態4における半導体装置の構成を示す図である。
図6において、1は下層配線、2は層間絶縁膜、6は上層配線、7はvia、9は下層配線に接続しないviaである。配線の形成方法は実施の形態1と同様である。図1(a)と同様、構造を理解しやすくするため、上層配線の下部に位置することとなるvia7,9、下層配線1も実線にて記載している。下層配線1に接続するvia7のvia径は0.2μmであるが、下層配線1に接続しないvia9の径は0.16μmとし、下層配線1に接続するvia7の隣にピッチ0.4μmで1個配置した。viaチェーンのvia数は10個、ピッチは50μm、上層配線6の幅は1μm、下層配線1の幅は0.2μmである。下層配線1のvia7が接続される部分はvia7の周囲を0.05μm分だけ広げた形状となっている。言いかえれば、上記導電体としてのvia9は、via7,9が形成された層の面に平行な面の断面積を、上記層間接続体としてのvia7よりも小さくした。
以上のようなviaチェーンを作成し、450℃、30分間の熱処理を行った後、その抵抗を測定した。歩留まりの比較を表3に示す。
但し、歩留まりは初期値より10%以上抵抗が上昇したものを不良と定義して計算した。この表3よりわかるように、下層配線1に接続しないvia9を設置することにより、via7の耐熱性をより向上させることができる。
また、従来の下層配線1に接続しないvia9を配置していないviaチェーンを作成し、同様の方法で耐熱性を評価した。但し、via径は0.16μm〜0.3μmまで変化させている。
図7には熱処理後の歩留まりのvia径依存性を示す図である。
図7よりわかるように、via7のvia径が小さくなるにつれてvia7の耐熱性は低くなることがわかる。本実施の形態では下層配線1に接続しないvia9の径を下層配線1に接続するvia7の径よりも小さく設定しており、熱処理時に形成されるvoidは下層配線1に接続しないvia9で発生することになる。その結果、下層配線1に接続しないviaを1個設置するだけで、下層配線1に接続するvia7でvoidが形成されるのを防止することができる。
以上のように、上記実施の形態では、ストレスによるvia内の配線材料の吸い上げを防止することができる。複数のviaを形成することでviaにかかる応力を緩和することができる。
以上のように、実施の形態4における半導体装置は、上層配線に接続し、下層配線に接続しないような接続孔の孔径が、上層配線と下層配線を接続する接続孔の孔径よりも小さいことを特徴とし、上記各孔に導電材が充填されている。
以上のように、上層配線にのみ接続したviaの径を上層配線と下層配線に接続したviaより小さくすることにより、上層配線にのみ接続したviaにより応力集中が起こり、voidが発生し易くすることにより、上層配線と下層配線に接続したviaにおけるvoidの発生頻度を低減することができ、その結果viaの歩留まりを向上させることができる。
1 下層配線、2 層間絶縁膜、3 溝、4 孔、5 配線金属、6 上層配線、7 via、8 層間絶縁膜、9 via、10 層間絶縁膜。
Claims (4)
- 第1の配線が形成された第1の層と、
第2の配線が形成された第2の層と、
上記第1の層と第2の層とに挟まれた第3の層と
を備え、
上記第3の層には、上記第1の配線と上記第2の配線とに接続される層間接続体が形成され、さらに、上記第3の層には、上記第2の配線に接続され、上記第1の配線に接続されずに上記第1の層まで延びる導電体が前記層間接続体と同じ材料により形成されたことを特徴とする半導体装置。 - 上記第3の層には、さらに、上記導電体と同じ材料により形成され、上記第1の配線と上記第2の配線とに接続される層間接続体が形成され、
上記導電体は、上記第3の層の面に平行な面の断面積が、上記層間接続体よりも小さいことを特徴とする請求項1記載の半導体装置。 - 上記層間接続体は、上記導電体と接触することなく形成され、
上記導電体は、上記層間接続体に対し、上記層間接続体の径の20倍未満の距離に形成されることを特徴とする請求項1記載の半導体装置。 - 配線が形成された下地層の上に絶縁材料により絶縁層を形成する絶縁層形成工程と、
上記絶縁層形成工程により形成された絶縁層に配線用溝と上記配線用溝の底部から上記配線の位置まで貫通する第1の孔と上記配線用溝の底部から上記配線とは別の位置に下地層まで貫通する第2の孔とを形成する溝孔形成工程と、
上記溝孔形成工程により配線用溝と第1と第2の孔とが形成された後、上記配線用溝と上記第1と第2の孔とに導電体を埋め込む埋込工程と
を備えたことを特徴とする半導体製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003413067A JP2005175196A (ja) | 2003-12-11 | 2003-12-11 | 半導体装置及び半導体製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003413067A JP2005175196A (ja) | 2003-12-11 | 2003-12-11 | 半導体装置及び半導体製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005175196A true JP2005175196A (ja) | 2005-06-30 |
Family
ID=34733308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003413067A Pending JP2005175196A (ja) | 2003-12-11 | 2003-12-11 | 半導体装置及び半導体製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005175196A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013120937A (ja) * | 2011-12-07 | 2013-06-17 | Freescale Semiconductor Inc | ビア故障から保護するための方法及び構造 |
US10777599B2 (en) | 2018-09-18 | 2020-09-15 | Kabushiki Kaisha Toshiba | Solid state imaging device |
-
2003
- 2003-12-11 JP JP2003413067A patent/JP2005175196A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013120937A (ja) * | 2011-12-07 | 2013-06-17 | Freescale Semiconductor Inc | ビア故障から保護するための方法及び構造 |
US10777599B2 (en) | 2018-09-18 | 2020-09-15 | Kabushiki Kaisha Toshiba | Solid state imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7452605B2 (ja) | 多層配線構造体とその製造方法 | |
US11127680B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI269404B (en) | Interconnect structure for semiconductor devices | |
JP5096278B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW201606934A (zh) | 形成互連之方法 | |
JP2007250907A (ja) | 半導体装置およびその製造方法 | |
US20070144628A1 (en) | Intermediate anneal for metal deposition | |
JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
TW201633475A (zh) | 用於微電子裝置的堆疊鑲嵌結構及其製造方法 | |
JP5078823B2 (ja) | 半導体装置 | |
US8673768B2 (en) | Fabrication method for improving surface planarity after tungsten chemical mechanical polishing | |
JP2005175196A (ja) | 半導体装置及び半導体製造方法 | |
JP5213013B2 (ja) | 半導体装置 | |
KR100945503B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2009135481A (ja) | 半導体装置 | |
KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2002033384A (ja) | 配線構造およびそれを有する半導体装置 | |
KR101165217B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
TWI236095B (en) | Pattern and method for testing interconnects | |
KR20100020161A (ko) | 반도체 소자의 제조방법 | |
TW533542B (en) | Manufacturing method of damascene copper wire | |
JP2006216818A (ja) | 半導体装置及びその製造方法 | |
JP2005175195A (ja) | 半導体装置及び半導体製造方法 | |
US20080194096A1 (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20050405 Free format text: JAPANESE INTERMEDIATE CODE: A711 |