DE10227342A1 - Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung - Google Patents

Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung Download PDF

Info

Publication number
DE10227342A1
DE10227342A1 DE10227342A DE10227342A DE10227342A1 DE 10227342 A1 DE10227342 A1 DE 10227342A1 DE 10227342 A DE10227342 A DE 10227342A DE 10227342 A DE10227342 A DE 10227342A DE 10227342 A1 DE10227342 A1 DE 10227342A1
Authority
DE
Germany
Prior art keywords
area
soldering
support structure
mechanical support
solderable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10227342A
Other languages
English (en)
Other versions
DE10227342B4 (de
Inventor
Harry Hedler
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10227342A priority Critical patent/DE10227342B4/de
Priority to TW092109816A priority patent/TWI234829B/zh
Priority to KR1020030032129A priority patent/KR100541200B1/ko
Priority to US10/464,429 priority patent/US6916185B2/en
Publication of DE10227342A1 publication Critical patent/DE10227342A1/de
Application granted granted Critical
Publication of DE10227342B4 publication Critical patent/DE10227342B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung. Zur Verbindung erfolgen die Schritte: Versehen einer Hauptfläche (HF1) der integrierten Schaltung (1), welche einen elektrischen Kontaktierungsbereich (2) aufweist, mit einer mechanischen Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c); Vorsehen eines lötbaren Oberflächenbereichs (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) der mechanischen Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c); Vorsehen eines lötbaren Anschlussbereichs (10; 5, 30; 40, 50) auf der Hauptfläche (HF1) der integrierten Schaltung (1), welcher elektrisch mit dem elektrischen Kontaktierungsbereich (2) verbunden ist; Versehen einer Hauptfläche (HF2) des Substrats (20) mit einem ersten Lötbereich (22', 23'; 22', 23', 22'', 23''), der mit dem lötbaren Oberflächenbereich (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) ausrichtbar ist, und mit einem zweiten Lötbereich (22, 23), der mit dem lötbaren Anschlussbereich (10; 5, 30; 40, 50) ausrichtbar ist; und DOLLAR A gleichzeitiges Verlöten des Oberflächenbereichs (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) mit dem ersten Lötbereich (22', 23'; 22', 23', 22'', 23'') und des Anschlussbereichs (10; 5, 30; 40, 50) mit dem zweiten Lötbereich (22, 23).

Description

  • Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in Bezug auf Chips mit integrierten Schaltungen in Silizium-Technologie erläutert.
  • Übliche Lösungen zur Verbindung einer integrierten Schaltung mit einem Substrat sind die Verwendung von Lotkügelchen von Ball-Grid-Arrays zur mechanischen Verbindung und die zusätzliche Verwendung einer Unterfüllung, um die Stabilität zu erhöhen. Die Unterfüllung besteht zumeist aus einem Epoxyharz, welches in den Spalt zwischen dem Chip und dem Substrat eingefüllt wird. Die Unterfüllung dient zur Erhöhung der Haftung des Chips auf dem Substrat und zur Erhöhung der Stabilität in x-, y- und z-Richtung. Eine weitere Funktion der Unterfüllung liegt in der Reduzierung der während Temperaturwechseln auftretenden Spannungen, die von der thermischen Fehlanpassung des Chipmaterials und des Substratmaterials herrühren.
  • Bei den üblichen Lösungen hat sich jedoch als nachteilig herausgestellt, dass die Verbindung mit den Lotkügelchen zwischen dem Chip und dem Substrat zu wenig mechanische Stabilität aufweist. Daher wird zusätzlich eine Unterfüllung verwendet, um die mechanische Stabilität des Systems zu erhöhen. Das Einbringen des Unterfüllmaterials wird üblicherweise auf Modulebene durchgeführt, und zwar nach dem Aufschmelzlöten der Komponenten.
  • Dieser Unterfüllprozess weist folgende Nachteile auf.
  • Er ist ein serieller Prozess, bei dem die Kanten jedes einzelnen gelöteten Chips mit einem Tropfen Unterfüllmaterial beträufelt werden müssen. Es ist nicht möglich, den Prozess als Parallelprozess zu gestalten. Der Prozess ist zudem ein langsamer Prozess, da das Aufbringen jedes einzelnen Tropfens von Unterfüllmaterial viel Zeit benötigt. Der Prozess ist nicht sehr gut reproduzierbar, da oft Blasen und Hohlräume zwischen Chip und Substrat zurückbleiben. Weiterhin ermöglicht er nicht die Erzeugung von abgegrenzten Haftungsbereichen und Bereichen, die frei von Unterfüllmaterial sind. Schließlich ist der Prozess nicht für eine Nachbesserung montierter Schaltungsanordnungen geeignet.
  • Als Resultat der oben erwähnten Nachteile sind die Prozesskosten hoch und ist der Prozess aufwändig.
  • Eine Aufgabe der vorliegenden Erfindung liegt darin, ein einfacheres und kostengünstigeres Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung zu schaffen.
  • Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat nach Anspruch 1 und die entsprechende Schaltungsanordnung nach Anspruch 13 gelöst.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, dass eine Hauptfläche der integrierten Schaltung mit einem mechanischen Stützbereich versehen wird, der einen lötbaren Oberflächenbereich aufweist, und außerdem mit einem lötbaren elektrischen Anschlussbereich versehen wird. Die Hauptfläche des Substrats wird mit einem ersten Lötbereich, der mit dem lötbaren Oberflächenbereich ausrichtbar ist, und mit einem zweiten Lötbereich, der mit dem lötbaren Anschlussbereich ausrichtbar ist, versehen. Dann erfolgt ein simulta nes Verlöten des Oberflächenbereichs mit dem ersten Lötbereich und des Anschlussbereichs mit dem zweiten Lötbereich.
  • Ein Vorteil des erfindungsgemäßen Verfahrens bzw. der entsprechenden Schaltungsanordnung liegt in der hohen mechanischen Stabilität in x-, y- und z-Richtung der montierten Schaltungen ohne die Notwendigkeit einer üblichen Unterfüllung. Das erfindungsgemäße Verfahren kann auf Waferebene durchgeführt werden. Somit können Tausende von Chips in einem Schritt parallel verarbeitet werden. Dies erhöht die Kosteneffizienz und die Geschwindigkeit drastisch.
  • Der erfindungsgemäße Prozess ermöglicht die Lötverbindung simultan zur Verbindung durchzuführen, welche die mechanische Stabilität erhöht. Daher sind keine zusätzlichen Prozessschritte bei der Modulverarbeitung notwendig. Weiterhin kann der erfindungsgemäße Prozess an jeder üblichen Verpackungslinie durchgeführt werden und ermöglicht zudem eine einfache Nachbesserung fehlerhaft montierter Chips.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung weist die mechanische Stützstruktur eine Mehrzahl von diskreten Stützen auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die mechanische Stützstruktur einen kontinuierlichen Stützring auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Oberflächenbereich in einem separaten Schritt metallisiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird das Metallisieren gleichzeitig mit dem Vorsehen einer Umverdrahtungs-Metallisierung durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird das Metallisieren durchgeführt, indem ein zumindest teilweise leitfähiges Klebemittel auf die mechanische Stützstruktur aufgebracht wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird das Metallisieren durchgeführt, indem eine aus einem nichtausgehärteten Polymer bestehende mechanische Stützstruktur in dem Oberflächenbereich mit Metallpulver bestäubt wird und anschließend das Polymer ausgehärtet wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Anschlussbereich Lotkügelchen auf, die auf einer Umverdrahtungs-Metallisierung aufgebracht werden.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Anschlussbereichs elastische Erhebungen auf, auf denen eine Umverdrahtungs-Metallisierung aufgebracht wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung besteht die mechanische Stützstruktur aus einem vorzugsweise nichtleitfähigen Polymer.
  • Gemäß einer weiteren bevorzugten Weiterbildung weisen der erste Lötbereich und/oder zweite Lötbereich metallische Kontaktflächen auf, welche mit Lotpaste bedeckt werden.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden die Schritte vor dem Verlöten auf Waferebene durchgeführt, wobei dann ein Vereinzeln in Chips stattfindet und schließlich das Verlöten auf Chipebene durchgeführt wird.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1a–e schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2a–d schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer zweiten Ausführungsform der vorliegenden Erfindung; und
  • 3a–e schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer dritten Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Obwohl bei den nachstehenden Beispielen jeweils nur ein Chip illustriert ist, sei ausdrücklich erwähnt, dass das Aufbringen der mechanischen Stützstruktur und das Verlöten vorzugsweise auch auf höherer Ebene, z.B. Wafer-Ebene, durchgeführt werden können.
  • 1a–e sind schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer ersten Ausführungsform der vorliegenden Erfindung.
  • In 1a bezeichnet Bezugszeichen 1 einen Chip mit einer nicht näher illustrierten integrierten Schaltung, der eine Hauptfläche HF1 aufweist, auf der ein elektrischer Kontaktierungsbereich 2 zum externen Kontaktieren der integrierten Schaltung vorgesehen ist.
  • In einem ersten Schritt des Verfahrens gemäß der ersten Ausführungsform wird eine mechanische Stützstruktur 3a, 3b in Form von einzelnen, an der Chipperipherie vorgesehenen erhabenen Stützbereichen 3a, 3b auf die erste Hauptfläche HF1 des Chips 1 aufgebracht. Obwohl beim vorliegenden Beispiel die mechanische Stützstruktur aus einzelnen diskreten Stützen besteht, ist es selbstverständlich auch möglich, eine z.B. ringförmig geschlossene bzw. teilweise geschlossene Stützstruktur vorzusehen.
  • Bei dieser Ausführungsform besteht die mechanische Stützstruktur 3a, 3b aus einem harten, unelastischen Epoxyharz, könnte aber u.U. auch ein elastisches Epoxyharz aufweisen. Die Aufbringung der mechanischen Stützstruktur 3a, 3b erfolgt mit einem üblichen Verfahren, wie z.B. einem Druckverfahren oder einem Dispensierverfahren.
  • Mit Bezug auf 1b wird in einem anschließenden Prozessschritt eine Umverdrahtungsmetallisierung 5 auf der ersten Hauptfläche HF1 des Chips 1 vorgesehen, welche elektrisch mit dem elektrischen Kontaktierungsbereich 2 verbunden ist. Insbesondere erstreckt sich die Umverdrahtungsmetallisierung in den Abschnitten 5a, 5b auch auf die Oberseite der mechanischen Stützstruktur 3a, 3b. In diesem Zusammenhang sei bereits jetzt erwähnt, dass für den späteren Montageschritt des Chips 1 auf ein Substrat die Oberfläche der mechanischen Stützstruktur 3a, 3b lötbar sein muss. Wie später gezeigt werden wird, ist es auch möglich, die Metallisierung der Oberseite der mechanischen Stützstruktur 3a, 3b in einem separaten Prozessschritt aufzubringen, doch am einfachsten ist die Aufbringung zusammen mit der Umverdrahtungsmetallisierung 5.
  • Die Aufbringung der Umverdrahtungsmetallisierung erfolgt im folgenden Beispiel gemäß einem Standardverfahren, wie z.B. einem Sputter-Verfahren oder einem Plattierungsverfahren, indem Titan und/oder Kupfer und/oder Nickel und/oder Gold abge schieden wird, wobei entweder im Voraus eine Maskierung vorgesehen wird oder in einem späteren Schritt eine Ätzmaske und eine anschließende Ätzung vorgesehen werden.
  • Mit Bezug auf 1c werden dann in bekannter Art und Weise, z.B. durch Lotstrahldrucken, Lotkügelchen 10 auf vorbestimmte Bereiche der Umverdrahtungsmetallisierung 5 aufgebracht, über die später die elektrische Verbindung der integrierten Schaltung zum Substrat bewerkstelligt werden soll.
  • Spätestens nach diesem Prozessschritt wird der Wafer, falls die vorherigen Prozessschritte auf Wafer-Ebene durchgeführt worden sind, in einzelne Chips zerteilt.
  • Gemäß 1d wird dann ein Substrat 20 mit einer Hauptfläche HF2 bereitgestellt, auf der Anschlussbereiche 22, 22' sowie darauf befindliche Lotpaste 23, 23' vorgesehen sind. Dabei dienen die Anschlussbereiche 22 zur elektrischen Verbindung mit den Lotkügelchen 10, wohingegen die Anschlussbereiche 22' lediglich zur mechanischen Anbindung der mechanischen Stützstruktur 3a, 3b dienen. Im darauf folgenden Prozessschritt wird dann der Chip 1 zum Substrat 20 ausgerichtet und derart darauf aufgesetzt, dass die Lotkügelchen 10 die Anschlussbereiche 22 mit der Lotpaste 23 kontaktieren und die Oberflächenmetallisierung 5a, 5b der mechanischen Stützstruktur 3a, 3b die Anschlussbereiche 22' mit der darauf befindlichen Lotpaste 23' kontaktiert. In einem darauf folgenden Prozessschritt wird die derart gestaltete Struktur aus Substrat 20 und darauf aufgesetztem Chip 1 in einen Lötofen gestellt und durch Aufschmelzlöter fest verlötet.
  • Wie in 1e dargestellt, sind bei der fest verlöteten Struktur neben den Lotverbindungen über die Lotkügelchen 10 mechanische Stabilisierungsbereiche 50a, 50b vorgesehen, in denen der Chip 1 über die mechanische Stützstruktur 3a, 3b, die Oberflächenmetallisierungsbereiche 5a, 5b, die Lotpaste 23' mit den Anschlussbereichen 22' des Substrats fest verbun den ist. Diese zusätzlichen mechanischen Stützbereiche 50a, 50b führen zu einer erniedrigten Empfindlichkeit gegenüber Scherspannungen in x- und y-Richtung (also in der Ebene der Hauptflächen) und gegenüber Zug- und Druckkräften in der z-Richtung (also senkrecht zu den Hauptflächen HF1, HF2).
  • 2a–d sind schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäss einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Bei der zweiten Ausführungsform wird gemäß 2a zunächst auf der Hauptfläche HF1 des Chips 1 eine Anordnung von elastischen Erhebungen 30 vorgesehen, auf die die Umverdrahtungsmetallisierung 5 gemäß dem im Zusammenhang mit dem ersten Ausführungsbeispiel beschriebenen Verfahren geführt wird. Die elastischen Erhebungen 30 bestehen zweckmäßigerweise aus einem Polymer mit der gewünschten Elastizität.
  • In einem darauf folgenden Prozessschritt, welcher in 2b illustriert ist, wird dann eine mechanische Stützstruktur 33a, 33b, 33c in Form von diskreten Stützen auf der Hauptfläche HFl des Chips 1 vorgesehen. Wie beim ersten Ausführungsbeispiel bestehen diese Stützbereiche aus einem Polymer geeigneter Härte bzw. Elastizität, welches beispielsweise mittels einer Drucktechnik auf die Hauptfläche HFl aufgebracht wird. Im Unterschied zur ersten Ausführungsform ist bei dieser zweiten Ausführungsform auch ein zentraler mechanischer Stützbereich 33b zusätzlich zu den peripheren Stützbereichen 33a, 33c vorgesehen. Durch ein an sich bekanntes Aufbringungsverfahren wird dann ein anisotrop leitendes (teilweise leitendes) lötbares Haftmittel 35a, 35b, 35c auf die mechanische Stützstruktur 33a, 33b, 33c aufgebracht.
  • Weiter mit Bezug auf 2c erfolgt die Bereitstellung des Substrats 20, auf dessen Hauptfläche HF1 die Anschlussbereiche 22 mit der Lotpaste 23 zur elektrischen Verbindung mit der Umverdrahtungsmetallisierung sowie die Anschlussbereiche 22', 22" mit der Lotpaste 23', 23" zur mechanischen Verbindung mit der Stützstruktur 33a, 33b, 33c über die lötbaren Oberflächenbereiche 35a, 35b, 35c vorgesehen sind.
  • Mit Bezug auf 2d wird dann wie beim ersten Ausführungsbeispiel der Chip 1 zum Substrat 20 ausgerichtet und entsprechend darauf aufgesetzt, so dass die jeweiligen Lötbereiche aufeinander liegen. Abschließend erfolgt, wie oben bereits beschrieben, das Aufschmelzlöten zum Schaffen einer festen Verbindung zwischen Chip 1 und Substrat 20.
  • 3a–e sind schematische Darstellungen eines Verfahrens zur Verbindung einer integrierten Schaltung mit einem Substrat gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Bei der dritten Ausführungsform wird gemäß 3a zunächst ein isotrop leitendes Haftmittel 40 in Form von Erhebungen 40 auf die Hauptfläche HF1 des Chips 1 aufgebracht. Dies geschieht beispielsweise mittels eines üblichen Druckverfahrens.
  • Gemäß 3b erfolgt dann die Abscheidung und Strukturierung der Umverdrahtungsmetallisierung 5 derart, dass kappenförmige Oberflächenbereiche der Erhebungen 40 davon bedeckt sind.
  • In einem darauf folgenden Prozessschritt gemäß 3c werden dann mechanische Stützbereiche 43a, 43b, 43c wie bei der zweiten Ausführungsform in der Peripherie und der Mitte des Chips 1 vorgesehen, die aus einem nicht leitenden Haftmittel bestehen, und werden im nicht ausgehärteten Zustand belassen.
  • Gemäß 3d wird dann der Chip 1 bzw. der Wafer mit den Chips 1 in ein Metallpulver (beispielsweise Kupfer, Silber, Nickel, Blei/Zinn,...) getaucht, so dass Metallpulverpartikel 60a, 60b, 60c auf der Oberfläche der mechanischen Stütz struktur 43a, 43b, 43c haften bleiben und so lötfähige Bereiche auf der Oberseite der mechanischen Stützstruktur 43a, 43b, 43c bilden.
  • Im darauf folgenden Prozessschritt erfolgt ein Aushärten des Haftmittels, aus dem die mechanische Stützstruktur 43a, 43b, 43c besteht, so dass die Metallpartikelbereiche 60a, 60b, 60c fixiert werden.
  • Im darauf folgenden Prozessschritt, welcher in 3e illustriert ist, erfolgt dann wiederum das Ausrichten von Chip 1 und entsprechend vorbereitetem Substrat 20, wie bei der oben erläuterten zweiten Ausführungsform, und das Aufschmelzlöten, um eine feste Verbindung zwischen dem Chip 1 und dem Substrat 20 über die Lötbereiche vorzusehen.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Die vorliegende Erfindung ist somit insbesondere auch auf Wafer-Level-Packages (WLP) oder Ball-Grid-Array-Packages (BGA) oder auch für Hybride, Wafer oder sonstige integrierte Schaltungen anwendbar.
    • 1
    Chip
    HF1
    Hauptfläche
    2
    Kontaktierungsbereich
    3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c
    mechanische Stützstruktur
    5a, 5b
    Oberflächenmetallisierung
    20
    Substrat
    HF2
    Hauptfläche
    50a, 50b
    mechanische Stützbereiche
    22, 22', 22"
    Anschlussbereiche von 20
    23, 23', 23"
    Lotpaste
    10
    Lotkügelchen
    30
    elastische Erhebungen
    5
    Umverdrahtungsmetallisierung
    35a, 35b, 35c
    Oberflächenmetallisierung
    40
    isotrop leitendes Haftmittel
    50
    Kappenbereich von 5 auf 40
    60a, 60b, 60c
    Metallpulverpartikel

Claims (19)

  1. Verfahren zur Verbindung einer integrierten Schaltung (1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (20), welches folgende Schritte aufweist: Versehen einer Hauptfläche (HF1) der integrierten Schaltung (1), welche einen elektrischen Kontaktierungsbereich (2) aufweist, mit einer mechanischen Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c), die einen lötbaren Oberflächenbereich (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) aufweist; Vorsehen eines lötbaren Anschlussbereichs (10; 5, 30; 40, 50) auf der Hauptfläche (HF1) der integrierten Schaltung (1), welcher elektrisch mit dem elektrischen Kontaktierungsbereich (2) verbunden ist; Versehen einer Hauptfläche (HF2) des Substrats (20) mit einem ersten Lötbereich (22', 23'; 22', 23', 22'', 23''), der mit dem lötbaren Oberflächenbereich (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) ausrichtbar ist, und mit einem zweiten Lötbereich (22, 23), der mit dem lötbaren Anschlussbereich (10; 5, 30; 40, 50) ausrichtbar ist; und gleichzeitiges Verlöten des Oberflächenbereichs (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) mit dem ersten Lötbereich (22', 23'; 22', 23', 22'', 23'') und des Anschlussbereichs (10; 5, 30; 40, 50) mit dem zweiten Lötbereich (22, 23).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die mechanische Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) eine Mehrzahl von diskreten Stützen aufweist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die mechanische Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) einen kontinuierlichen Stützring aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Oberflächenbereich (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) in einem separaten Schritt metallisiert wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Metallisieren gleichzeitig mit dem Vorsehen einer Umverdrahtungs-Metallisierung (5) durchgeführt wird.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Metallisieren durchgeführt wird, indem ein zumindest teilweise leitfähiges Klebemittel (35a, 35b, 35c) auf die mechanische Stützstruktur (33a, 33b, 33c) aufgebracht wird.
  7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Metallisieren durchgeführt wird, indem eine aus einem nicht-ausgehärteten Polymer bestehende mechanische Stützstruktur (43a, 43b, 43c) in dem Oberflächenbereich (60a, 60b, 60c) mit Metallpulver bestäubt wird und anschließend das Polymer ausgehärtet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Anschlussbereich (10; 5, 30; 40, 50) Lotkügelchen (10) aufweist, die auf einer Umverdrahtungs-Metallisierung (5) aufgebracht werden.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Anschlussbereichs (10; 5, 30; 40, 50) elastische Erhebungen (30, 40) aufweist, auf denen eine Umverdrahtungs-Metallisierung (5) aufgebracht wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mechanische Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) aus einem vorzugsweise nicht-leitfähigen Polymer besteht.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Lötbereich (22', 23'; 22', 23', 22'', 23'') und/oder zweite Lötbereich (22, 23) metallische Kontaktflächen aufweisen, welche mit Lotpaste bedeckt werden.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schritte vor dem Verlöten auf Waferebene durchgeführt werden, dann ein Vereinzeln in Chips stattfindet und schließlich das Verlöten auf Chipebene durchgeführt wird.
  13. Schaltungsanordnung, die eine Verbindung einer integrierten Schaltung (1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (20) aufweist, wobei: eine Hauptfläche (HF1) der integrierten Schaltung (1), welche einen elektrischen Kontaktierungsbereich (2) aufweist, mit einer mechanischen Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) mit einem lötbaren Oberflächenbereich (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) versehen ist; ein lötbarer Anschlussbereichs (10; 5, 30; 40, 50) auf der Hauptfläche (HF1) der integrierten Schaltung (1) vorgesehen ist, welcher elektrisch mit dem elektrischen Kontaktierungsbereich (2) verbunden ist; eine Hauptfläche (HF2) des Substrats (20) einen ersten Lötbereich (22', 23'; 22', 23', 22'', 23'' ) aufweist, der mit dem lötbaren Oberflächenbereich (5a, 5b; 35a, 35b, 35c; 60a, 60b, 60c) verlötet ist, und einen zweiten Lötbereich (22, 23) aufweist, der mit dem lötbaren Anschlussbereich (10; 5, 30; 40, 50) verlötet ist.
  14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass die mechanische Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) eine Mehrzahl von diskreten Stützen aufweist.
  15. Schaltungsanordnung nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die mechanische Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) einen kontinuierlichen Stützring aufweist.
  16. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der Anschlussbereich (10; 5, 30; 40, 50) Lotkügelchen (10) aufweist, die auf einer Umverdrahtungs-Metallisierung (5) aufgebracht sind.
  17. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 13 bis 15, dadurch gekennzeichnet, dass der Anschlussbereich (10; 5, 30; 40, 50) elastische Erhebungen (30, 40) aufweist, auf denen eine Umverdrahtungs-Metallisierung (5) aufgebracht ist.
  18. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die mechanische Stützstruktur (3a, 3b; 33a, 33b, 33c; 43a, 43b, 43c) aus einem vorzugsweise nicht-leitfähigen Polymer besteht.
  19. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 13 bis 18, dadurch gekennzeichnet, dass der erste Lötbereich (22', 23'; 22', 23', 22'', 23'') und/oder zweite Lötbereich (22, 23) metallische Kontaktflächen aufweisen, welche mit Lotpaste bedeckt sind.
DE10227342A 2002-06-19 2002-06-19 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung Expired - Fee Related DE10227342B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10227342A DE10227342B4 (de) 2002-06-19 2002-06-19 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
TW092109816A TWI234829B (en) 2002-06-19 2003-04-25 Method of connecting an integrated circuit to a substrate and corresponding circuit arrangement
KR1020030032129A KR100541200B1 (ko) 2002-06-19 2003-05-21 집적회로와 부재간의 연결 방법 및 이에 의한 회로장치
US10/464,429 US6916185B2 (en) 2002-06-19 2003-06-18 Connection of integrated circuit to a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10227342A DE10227342B4 (de) 2002-06-19 2002-06-19 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10227342A1 true DE10227342A1 (de) 2004-01-15
DE10227342B4 DE10227342B4 (de) 2008-06-05

Family

ID=29723274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10227342A Expired - Fee Related DE10227342B4 (de) 2002-06-19 2002-06-19 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Country Status (4)

Country Link
US (1) US6916185B2 (de)
KR (1) KR100541200B1 (de)
DE (1) DE10227342B4 (de)
TW (1) TWI234829B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041886B3 (de) * 2005-09-02 2007-03-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2016142374A1 (de) * 2015-03-11 2016-09-15 Continental Automotive Gmbh Anordnung mit einer trägerplatte und einem elektrischen bauteil, elektrisches bauteil und trägerplatte
CN110651364A (zh) * 2017-05-23 2020-01-03 美光科技公司 具有表面安装裸片支撑结构的半导体装置组合件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4428640B2 (ja) * 2004-04-27 2010-03-10 アスモ株式会社 ブラシホルダ及びブラシホルダへの半田付け方法
DE102005007486B4 (de) * 2005-02-17 2011-07-14 Infineon Technologies AG, 81669 Halbleiterbauteil mit oberflächenmontierbarem Gehäuse, Montageanordnung und Verfahren zur Herstellung desselben
US20070069378A1 (en) * 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
KR100702969B1 (ko) 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
CN2833920Y (zh) * 2005-09-06 2006-11-01 番禺得意精密电子工业有限公司 电连接器
JP4650269B2 (ja) * 2006-01-05 2011-03-16 日立電線株式会社 積層型半導体装置の製造方法
TWI346826B (en) * 2006-10-26 2011-08-11 Taiwan Tft Lcd Ass Bonding structure and method of fabricating the same
US20080113531A1 (en) * 2006-11-15 2008-05-15 Lotes Co., Ltd. Electrical connector
TWI341224B (en) * 2008-04-03 2011-05-01 Chimei Innolux Corp Solder bonding structure and solder bonding method thereof
US8531040B1 (en) * 2012-03-14 2013-09-10 Honeywell International Inc. Controlled area solder bonding for dies
US9111793B2 (en) * 2013-08-29 2015-08-18 International Business Machines Corporation Joining a chip to a substrate with solder alloys having different reflow temperatures
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
CN109587944B (zh) * 2018-11-21 2020-12-18 惠科股份有限公司 一种电路板以及电路板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
US5448114A (en) * 1992-07-15 1995-09-05 Kabushiki Kaisha Toshiba Semiconductor flipchip packaging having a perimeter wall
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056215A (en) * 1990-12-10 1991-10-15 Delco Electronics Corporation Method of providing standoff pillars
US5448114A (en) * 1992-07-15 1995-09-05 Kabushiki Kaisha Toshiba Semiconductor flipchip packaging having a perimeter wall
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
DE19702186C2 (de) * 1997-01-23 2002-06-27 Fraunhofer Ges Forschung Verfahren zur Gehäusung von integrierten Schaltkreisen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041886B3 (de) * 2005-09-02 2007-03-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2016142374A1 (de) * 2015-03-11 2016-09-15 Continental Automotive Gmbh Anordnung mit einer trägerplatte und einem elektrischen bauteil, elektrisches bauteil und trägerplatte
CN110651364A (zh) * 2017-05-23 2020-01-03 美光科技公司 具有表面安装裸片支撑结构的半导体装置组合件
CN110651364B (zh) * 2017-05-23 2023-04-04 美光科技公司 具有表面安装裸片支撑结构的半导体装置组合件

Also Published As

Publication number Publication date
DE10227342B4 (de) 2008-06-05
US20040036181A1 (en) 2004-02-26
TW200401380A (en) 2004-01-16
TWI234829B (en) 2005-06-21
KR100541200B1 (ko) 2006-01-10
US6916185B2 (en) 2005-07-12
KR20040014177A (ko) 2004-02-14

Similar Documents

Publication Publication Date Title
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP1351298B1 (de) Method for producing a semiconductor wafer
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
EP1324389B1 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE10240461A1 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10255844B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
WO1998016953A1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP1741135B1 (de) Verfahren zur Herstellung eines Chipmoduls
DE10238816A1 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
WO1999035690A1 (de) Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement
DE10343255B4 (de) Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee