DE10238816A1 - Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen - Google Patents

Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen Download PDF

Info

Publication number
DE10238816A1
DE10238816A1 DE10238816A DE10238816A DE10238816A1 DE 10238816 A1 DE10238816 A1 DE 10238816A1 DE 10238816 A DE10238816 A DE 10238816A DE 10238816 A DE10238816 A DE 10238816A DE 10238816 A1 DE10238816 A1 DE 10238816A1
Authority
DE
Germany
Prior art keywords
integrated circuit
metallization
protective device
dielectric
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10238816A
Other languages
English (en)
Other versions
DE10238816B4 (de
Inventor
Thorsten Meyer
Harry Hedler
Barbara Vasquez
Roland Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10238816A priority Critical patent/DE10238816B4/de
Priority to US10/642,092 priority patent/US7087512B2/en
Publication of DE10238816A1 publication Critical patent/DE10238816A1/de
Priority to US11/383,341 priority patent/US20060244109A1/en
Application granted granted Critical
Publication of DE10238816B4 publication Critical patent/DE10238816B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung stellt ein Verfahren zur Herstellung von Anschlussbereichen (18') einer integrierten Schaltung (10) bereit, mit den Schritten: Aufbringen eines Dielektrikums (12) auf die integrierte Schaltung (10); Aufbringen einer oxidierbaren bzw. korrodierbaren Metallisierung (13, 14, 15) auf das Dielektrikum (12) unter Vorsehen einer Kontaktierung mit einer Kontakteinrichtung (11) der integrierten Schaltung (10); Aufbringen einer Schutzeinrichtung (16) zum Verhindern von Oxidation bzw. Korrosion der darunter liegenden Metallisierung (13, 14, 15) und Strukturieren der Schutzeinrichtung (16), derart, dass sie um die Anschlussbereiche (18') herum entfernt wird. Die vorliegende Erfindung stellt ebenfalls eine solche integrierte Schaltung (10) mit Anschlussbereichen (18') bereit.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und eine integrierte Schaltung mit Anschlussbereichen.
  • Halbleitervorrichtungen bzw. integrierte Schaltungen, welche in einem Flip-Chip-Aufbau vorgesehen sind, weisen zur vertikalen Kontaktierung der integrierten Schaltung mit einer Leiterplatte oder einer weiteren integrierten Schaltung in einem Stapel bzw. Stack Lotkugeln auf. Die Lotkugel ist auf einer Anschlusseinrichtung bzw. einem Pad z.B. auf einem Chip angeordnet, welche mit dem aktiven Abschnitt des Chips durch Metalleitungen bzw. Leiterbahnen, die eine Umverdrahtungseinrichtung bilden, verbunden sind. Die Anschlusseinrichtung bzw. das Pad und die Schichten sind oft aus einem Stapel plattierter Metalle, wie Kupfer, Nickel und einer Golddeckschicht, hergestellt.
  • Alle Lotkugel-Anordnungen bzw. Packages bedürfen einer Art Lotstopp um die Kugel. Dieser wird benötigt, da das Lot dazu neigt, nicht nur das Löt-Pad selbst zu benetzen, sondern ebenfalls die angrenzende Umverdrahtungseinrichtung. Ohne Lotstopp-Strukturen würde das Lot während der Lotwiederverflüssigung bzw. dem Reflow wegfließen. Herkömmlicherweise wird ein Lotstopp-Lack bzw. -Harz auf die Umverdrahtung aufgebracht, welches das Lot am Wegfließen hindert.
  • Wenn das Umverdrahtungs-Layout zweidimensional ist, wird der Lack normalerweise aufgebracht, insbesondere aufgeschleudert, und im nachhinein durch eine Phototechnik strukturiert. Alternativ dazu kann das Lotstopp-Material in einem Print-Prozess aufgebracht werden, wenn die Strukturgrößen groß ge nug sind. Bei dreidimensionalen Strukturen ist das Aufbringen sehr viel schwieriger. Die Adhäsion bzw. das Anhaften dieser organischen Schichten auf Gold ist nicht sehr gut, welches darin resultieren kann, dass das Lot unter den Lack läuft und abgedeckte Abschnitte der Metalleitungen bzw. Leiterbahnen benetzt. Darüber hinaus sind photobelichtbare Lacke mit der erforderlichen Temperaturstabilität teuer.
  • Es ist deshalb Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für Anschlussbereiche einer integrierten Schaltung und eine integrierte Schaltung mit Anschlussbereichen bereitzustellen, durch welche ohne den Einsatz eines Lötstopp-Lacks Lot am Benetzen der gesamten Umverdrahtungseinrichtung gehindert wird.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und durch eine integrierte Schaltung mit Anschlussbereichen nach Anspruch 8 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, die leicht benetzbare Deckschicht bzw. Schutzeinrichtung, welche vorzugsweise Gold aufweist, um einen Anschlussbereich herum, d.h. um ein Anschluss-Pad herum, auf welchem eine Lotkugel vorgesehen wird, zu entfernen.
  • In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, dass die unter der Schutzeinrichtung liegende oxidierbare bzw. korrodierbare Metallisierung in einem Bereich um den Anschlussbereich herum freigelegt und passiviert, d.h. oxidiert, wird und somit als Lötstopp agieren kann.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung wird auf vorbestimmte Anschlussbereiche eine Anschlusseinrichtung, vorzugsweise eine Lotkugel, aufgebracht.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird auf ein Dielektrikum eine Trägerschicht aufgebracht, vorzugsweise aufgesputtert.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die oxidierbare Metallisierung eine Leiterbahnebene und/oder eine Barriereeinrichtung auf, welche vorzugsweise elektrochemisch abgeschieden werden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird zum Erzeugen der strukturierten Schutzeinrichtung die Metallisierung mit einer strukturierten Photomaske versehen, bevor die Schutzeinrichtung aufgebracht wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Schutzeinrichtung elektrochemisch oder durch außenstromlose Metallabscheidung abgeschieden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Schutzeinrichtung mittels einer in einem photochemischen Prozess strukturierten Photomaske in einem Ätzschritt, vorzugsweise Nassätzschritt, strukturiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Trägerschicht und/oder die Leiterbahnebene Cu auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Metallisierung ein nicht mit Lot benetzbares Metall oder Metalloxid, vorzugsweise auf Ni-Basis, auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung besteht die Schutzeinrichtung aus einem korrosionsbeständigen Metall, insbesondere Au.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Metallisierung im von der Schutzeinrichtung freigelegten Bereich um den Anschlussbereich oxidiert und nicht mit Lot benetzt.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • 1 einen Querschnitt einer integrierten Schaltung nach einem ersten Verfahrensschritt zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 2 einen Querschnitt einer integrierten Schaltung nach einem weiteren Verfahrensschritt zur Erläuterung einer Ausführungsform der vorliegenden Erfindung;
  • 3 bis 7 einen Querschnitt einer integrierten Schaltung nach jeweils weiteren Verfahrensschritten zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung;
  • 8 einen Querschnitt einer integrierten Schaltung gemäß 3, jedoch ohne aufgebrachte Schutzeinrichtung zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 9 bis 11 einen Querschnitt einer integrierten Schaltung nach jeweils nachfolgenden Verfahrensschritten zur Erläuterung der zweiten Ausführungsform der vorliegenden Erfindung;
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1 zeigt einen Querschnitt einer integrierten Schaltung bzw. Halbleitereinrichtung nach einem Verfahrensschritt zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • In 1 ist eine integrierte Schaltung 10 bzw. ein Halbleitersubstrat dargestellt, welches mit einer Kontaktierungseinrichtung 11 versehen ist. Die Kontaktierungseinrichtung 11 dient zur elektrischen Kontaktierung eines aktiven Halbleiterbereichs, z.B. mit einer Umverdrahtungseinrichtung. Auf die integrierte Schaltung 10 wird ein Dielektrikum 12 bzw. eine Passivierung aufgebracht, welche eine Aussparung über der Kontaktierungseinrichtung 11 aufweist. Das integrierte Schaltung kann sowohl als Wafer als auch bereits als Halbleiter-Chip vorliegen.
  • 2 zeigt einen Querschnitt einer integrierten Schaltung nach einem weiteren Verfahrensschritt zur Erläuterung einer Ausführungsform der vorliegenden Erfindung.
  • Auf die gesamte Oberfläche der integrierten Schaltung 10 ist eine Trägerschicht 13 bzw. Seed Layer aufgebracht und bedeckt sowohl das Dielektrikum 12 als auch die Kontaktierungseinrichtung 11. Die Trägerschicht 13 wird vorzugsweise aufgesputtert und weist z.B. Ti, Al oder Cu auf. Wie in 2 dargestellt, entsteht über der Kontaktierungseinrichtung 11 aufgrund der im wesentlichen homogenen aufgesputterten Metallisierung 13 auf der mit der Ausnehmung über der Kontaktierungseinrichtung 11 versehenen Dielektrikumschicht 12 ein Versatz bzw. eine wannenförmige Struktur.
  • 3 zeigt einen Querschnitt durch eine integrierte Schaltung nach mehreren nachfolgenden Prozessschritten zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung.
  • In 3 ist die integrierte Schaltung gemäß 2 dargestellt, wobei jedoch über der Trägerschicht 13 eine Leiterbahnebene 14 vorgesehen ist, welche vorzugsweise Al bzw. Cu aufweist und insbesondere plattiert, d.h. elektrochemisch aufgebracht, wird, an die sich eine weitere vorzugsweise elektrochemisch aufgebrachte Metallisierung 15, welche eine Barriereschicht 15 bildet, anschließt. Die Barriereschicht 15 weist vorzugsweise ein oxidierbares Metall, wie beispielsweise Ni, auf.
  • Zum Schutz der Barriereschicht 15 vor Korrosion wird über der Barriereschicht 15 eine Schutzeinrichtung 16 aufgebracht, d.h. vorzugsweise elektrochemisch plattiert oder außenstromlos abgeschieden. Diese Schutzeinrichtung 16 besteht aus einem korrosionsbeständigen Metall, welches vorzugsweise gut von Lot benetzt wird, und z.B. Au aufweist. Die Leiterbahnebene 14 ist der primäre elektrische Leiter in der Schichtenfolge 13, 14, 15 und 16. Die Barriereschicht 15 verhindert die Migration von Atomen aus der Leiterbahnebene 14, welche vorzugsweise aus Kupfer besteht, in eine Anschlusseinrichtung 16, 18, welche im nachfolgenden zur Kontaktierung der Umverdrahtungseinrichtung 13, 14, 15 und 16 in vertikaler Richtung vorzugsweise mit einer Leiterplatte bzw. einer weiteren integrierten Schaltung (jeweils nicht dargestellt) verbindbar ist. Die insbesondere aus Ni bestehende Barriereschicht 15 ist vorzugsweise ein oxidierbares Metall, welches sobald es oxidiert ist, nicht von Lot benetzt wird. Die Schutzeinrichtung 16, vorzugsweise aus Gold, ist sehr dünn, einfach von Lot benetzbar und schützt die darunterliegende Barriereschicht 15, vorzugsweise aus Ni, vor Oxidation bzw. Korrosion.
  • 4 zeigt einen Querschnitt einer integrierten Schaltung nach einem weiteren Verfahrensschritt zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung. In 4 ist über der Schutzeinrichtung 16 eine photochemisch strukturierte Photolackmaske 17 gebildet, welche bei einem nachfol genden Ätzschritt, insbesondere einem Nassätzschritt, die Schutzeinrichtung 16 in dem von der Photolackstruktur überdeckten Bereich vor dem Wegätzen schützt.
  • 5 verdeutlicht die Anordnung gemäß 4 nach dem Entfernen der Schutzeinrichtung 16 in von der Photolackstruktur 17 unbedeckten Abschnitten, vorzugsweise mittels eines Nassätzschrittes.
  • In 6 ist ein Querschnitt der integrierten Schaltung gemäß 5 nach dem Entfernen der Photolackmaske 17 dargestellt. An einer vorbestimmten Stelle ist ein Anschlussbereich 18' vorgesehen. Zumindest in einem Bereich um den Anschlussbereich 18' ist die Barriereschicht 15 freiliegend und damit einer Oxidation bzw. Korrosion ausgesetzt.
  • 7 zeigt einen Querschnitt einer integrierten Schaltung zur Erläuterung der ersten Ausführungsform der vorliegenden Erfindung.
  • In 7 ist die integrierte Schaltung gemäß 6 dargestellt, wobei jedoch auf dem Kontaktbereich 18', d.h. die strukturierte Schutzeinrichtung 16, eine Lotkugel aufgebracht ist, welche zur vertikalen Kontaktierung, z.B. einer Leiterplatte oder weiterer integrierter Schaltungen, dient. Auf diese Weise ist eine elektrische Kontaktierung der Kontaktierungseinrichtung 11 mit der Anschlusseinrichtung 18, welche vorzugsweise aus einer Lotkugel besteht, über die Umverdrahtungseinrichtung 13, 14, 15 und 16 gewährleistet.
  • Wie in 7 punktiert dargestellt, muss nicht die gesamte Schutzeinrichtung 16 über der Barriereeinrichtung 15 entfernt werden, jedoch muss zumindest ein Bereich um den Anschlussbereich 18' herum, welcher mit Lot benetzt wird, von der Schutzeinrichtung 16 ausgenommen sein, d.h. in diesem Bereich um die Anschlusseinrichtung 18 herum muss die Barriereschicht 15 freiliegen und oxidieren können. Da das passivierte Me tall, vorzugsweise Nickel, der Barriereschicht 15 nicht von Lot benetzt wird, dient es als Lotstopp-Einrichtung.
  • 8 zeigt einen Querschnitt einer integrierten Schaltung gemäß 3, jedoch ohne aufgebrachte Schutzeinrichtung zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung.
  • In 8 ist auf die Barriereschicht 15, welche vorzugsweise aus einem oxidierbaren Metall, wie Ni, besteht, eine strukturierte Photolackstruktur 17 aufgebracht. Diese Photolackstruktur 17 stellt jedoch im Vergleich zur Photolackstruktur gemäß 4 eine Negativstruktur dar. In diesem Fall sind die von der Photolackstruktur 17 bedeckten Oberflächen der Barriereeinrichtung 15 vor Abscheidungen bei einem nachfolgenden, vorzugsweise über elektrochemische Plattierung durchgeführten, Aufbringen einer Metallisierung 16 zu schützen. Auch hier wird, wie mit Bezug auf 4 beschrieben, die strukturierte Photolackstruktur 17 mit bekannten photolithographischen Mitteln erzielt.
  • 9 zeigt die integrierte Schaltung gemäß 8 im Querschnitt nach dem Aufbringen einer Schutzeinrichtung 16, welche vorzugsweise aus Au besteht. Die Schutzeinrichtung 16, welche insbesondere einen Korrosionsschutz darstellt und ein Material aufweist, welches leicht mit Lot benetzbar ist, wird vorzugsweise in einem elektrochemischen Plattierungsprozess abgeschieden.
  • 10 zeigt die integrierte Schaltung gemäß 9 im Querschnitt nach dem Entfernen der Photomaskenstruktur. Darüber hinaus gilt für 10 das mit Bezug auf 6 Erläuterte.
  • 11 zeigt einen Querschnitt der integrierten Schaltung mit aufgebrachter Kontaktierungseinrichtung 18 auf der leicht benetzbaren Schutzeinrichtung 16, um welche zumindest in ei nem Bereich die Barriereschicht 15 frei liegt und oxidiert. Somit wird sie nicht von Lot benetzt, auch wenn die Lotkugel 18 zum Kontaktieren einer Leiterplatte, einer weiteren Halbleitereinrichtung bzw. integrierten Schaltung in vertikaler Richtung wieder verflüssigt wird, um einen elektrischen Kontakt zu der jeweiligen anderen Einrichtung herzustellen. Zusätzlich gilt das mit Bezug auf 7 Erläuterte ebenso.
  • Gemäß der zweiten Ausführungsform, in welcher ein Auftrag der leicht benetzbaren Schutzeinrichtung 16 auf der Barriereeinrichtung 15 nur an den Stellen erfolgt, wo kein Photolack 17 vorgesehen ist, kann ein kostenaufwendiger phototechnischer Schritt eingespart werden. Im allgemeinen treten keine Adhäsionsprobleme bei der vorliegenden Lotstopp-Passivierung auf, was bedeutet, dass Lot nicht unter einem Stopplack entlang laufen kann, wie beim Einsatz von Lötstopplack, woraus letztlich Kosteneinsparungen resultieren.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Wahl der beschriebenen Metalle (Kupfer, Nickel, Gold, Aluminium, Titan,...) und Schichtabfolgen beispielhaft zu sehen, wobei Ni, Cu, Al und Ti als oxidierbare Metallisierungen zu verstehen sind im Gegensatz zu Au.
    •
    • 10
    integrierte Schaltung
    11
    elektrische Kontakteinrichtung zum Halbleiter
    12
    Dielektrikum bzw. Passivierung
    13
    Trägerschicht (seed layer), z.B. aufgesputtertes Cu
    14
    Leiterbahnebene, z.B. elektrisch plattiertes Cu
    15
    Barriereeinrichtung, vorzugsweise aus Ni
    16
    Schutzeinrichtung, vorzugsweise aus Au
    17
    strukturierter Photolack
    18
    Anschlusseinrichtung, insbesondere Lotkugel
    18'
    Anschlussbereiche

Claims (15)

  1. Verfahren zur Herstellung von Anschlussbereichen (18') einer integrierten Schaltung (10) mit den Schritten: Aufbringen eines Dielektrikums (12) auf die integrierte Schaltung (10); Aufbringen einer oxidierbaren bzw. korrodierbaren Metallisierung (13, 14, 15) auf das Dielektrikum (12) unter Vorsehen einer Kontaktierung mit einer Kontakteinrichtung (11) der integrierten Schaltung (10); Aufbringen einer Schutzeinrichtung (16) zum Verhindern von Oxidation bzw. Korrosion der darunter liegenden Metallisierung (13, 14, 15); und Strukturieren der Schutzeinrichtung (16) derart, dass sie um die Anschlussbereiche (18') herum entfernt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf die vorbestimmten Anschlussbereiche (18') eine Anschlusseinrichtung (18), vorzugsweise eine Lotkugel, aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf das Dielektrikum (12) eine Trägerschicht (13) aufgebracht, vorzugsweise aufgesputtert, wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sowohl eine Leiterbahnebene (14) als auch eine Barriereeinrichtung (15) als Metallisierung (13, 14, 15) auf das Dielektrikum aufgebracht, vorzugsweise elektrochemisch abgeschieden, werden.
  5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zum Erzeugen der strukturierten Schutzeinrichtung (16) die Metallisierung (13, 14, 15) mit einer strukturierten Photomaske (17) versehen wird, bevor die Schutzeinrichtung (16) aufgebracht wird.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schutzeinrichtung (16) elektrochemisch oder durch außenstromlose Metallabscheidung abgeschieden wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Schutzeinrichtung (16) mittels einer in einem photochemischen Prozess strukturierten Photomaske (17) in einem Ätzschritt, vorzugsweise Nassätzschritt, strukturiert wird.
  8. Integrierte Schaltung (10) mit Anschlussbereichen (18') mit: einem Dielektrikum (12) auf der integrierten Schaltung (10); einer oxidierbaren bzw. korrodierbaren Metallisierung (13, 14, 15) auf dem Dielektrikum (12) unter Vorsehen einer Kontaktierung mit einer Kontakteinrichtung (11) der integrierten Schaltung (10); einer strukturierten Schutzeinrichtung (16) zum Verhindern von Oxidation bzw. Korrosion der darunter liegenden Metallisierung (13, 14, 15), wobei die Schutzeinrichtung (16) derart strukturiert ist, dass sie um die Anschlussbereiche (18') herum entfernt ist.
  9. Integrierte Schaltung (10) nach Anspruch 8, dadurch gekennzeichnet, dass auf dem Dielektrikum (12) eine, vorzugsweise aufgesputterte, Trägerschicht (13), z.B. aus Cu, aufgebracht ist.
  10. Integrierte Schaltung (10) nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Metallisierung (13, 14, 15) eine Leiterbahnebene (14), vorzugsweise mit Cu, aufweist.
  11. Integrierte Schaltung (10) nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Metallisierung (13, 14, 15) eine Barriereeinrichtung (15) aus einem nicht mit Lot benetzbaren Metall oder Metalloxid, vorzugsweise auf Ni-Basis, aufweist.
  12. Integrierte Schaltung (10) nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die Schutzeinrichtung (16) ein korrosionsbeständiges Metall, vorzugsweise Au, aufweist.
  13. Integrierte Schaltung (10) nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass auf dem Anschlussbereich (18') eine Anschlusseinrichtung (18) vorgesehen ist.
  14. Integrierte Schaltung (10) nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass die Anschlußeinrichtung (18) Lot aufweist.
  15. Halbleitervorrichtung nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, dass die Metallisierung (13, 14, 15) im von der Schutzeinrichtung (16) freigelegten Bereich um den Anschlußbereich (18') oxidiert und nicht mit Lot benetzt ist.
DE10238816A 2002-08-23 2002-08-23 Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen Expired - Fee Related DE10238816B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10238816A DE10238816B4 (de) 2002-08-23 2002-08-23 Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
US10/642,092 US7087512B2 (en) 2002-08-23 2003-08-15 Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
US11/383,341 US20060244109A1 (en) 2002-08-23 2006-05-15 Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10238816A DE10238816B4 (de) 2002-08-23 2002-08-23 Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen

Publications (2)

Publication Number Publication Date
DE10238816A1 true DE10238816A1 (de) 2004-03-11
DE10238816B4 DE10238816B4 (de) 2008-01-10

Family

ID=31501907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10238816A Expired - Fee Related DE10238816B4 (de) 2002-08-23 2002-08-23 Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen

Country Status (2)

Country Link
US (2) US7087512B2 (de)
DE (1) DE10238816B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012107502A1 (de) * 2012-04-09 2014-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren und Waferlevelpackage für heterogene Integrationstechnologie

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1815515A4 (de) * 2004-10-29 2009-03-11 Flipchip Internat L L C Halbleiter-bauelementekapselung mit über einer polymerschicht liegender beule
TWI251284B (en) * 2004-11-12 2006-03-11 Advanced Semiconductor Eng Redistribution layer and circuit structure thereof
US8575018B2 (en) * 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
DE102013211555A1 (de) * 2013-06-19 2014-12-24 Robert Bosch Gmbh Bauelement mit Mitteln zum Reduzieren von montagebedingten mechanischen Spannungen und Verfahren zu dessen Herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
DE3107943C2 (de) * 1981-03-02 1990-10-31 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE69500388T2 (de) * 1994-04-01 1997-10-23 At & T Corp Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE19712219A1 (de) * 1997-03-24 1998-10-01 Bosch Gmbh Robert Verfahren zur Herstellung von Lothöckern definierter Größe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288951A (en) * 1992-10-30 1994-02-22 At&T Bell Laboratories Copper-based metallizations for hybrid integrated circuits
CN100405530C (zh) * 1996-05-15 2008-07-23 精工爱普生株式会社 薄膜器件的制造方法
US5969427A (en) * 1998-02-05 1999-10-19 Micron Technology, Inc. Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6524346B1 (en) * 1999-02-26 2003-02-25 Micron Technology, Inc. Stereolithographic method for applying materials to electronic component substrates and resulting structures
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
US6465282B1 (en) * 2001-09-28 2002-10-15 Infineon Technologies Ag Method of forming a self-aligned antifuse link

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3107943C2 (de) * 1981-03-02 1990-10-31 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
DE68927931T2 (de) * 1989-07-26 1997-09-18 Ibm Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE69500388T2 (de) * 1994-04-01 1997-10-23 At & T Corp Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE19712219A1 (de) * 1997-03-24 1998-10-01 Bosch Gmbh Robert Verfahren zur Herstellung von Lothöckern definierter Größe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012107502A1 (de) * 2012-04-09 2014-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren und Waferlevelpackage für heterogene Integrationstechnologie
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology

Also Published As

Publication number Publication date
US20060244109A1 (en) 2006-11-02
US20050250304A1 (en) 2005-11-10
DE10238816B4 (de) 2008-01-10
US7087512B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE3888907T2 (de) Verfahren und Apparat zur Herstellung eines Halbleiterbauelementes durch Plattierung.
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE1943519A1 (de) Halbleiterbauelement
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10318078B4 (de) Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE10227342A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102009033442A1 (de) Halbleiterbauelement mit einer Copolymerschicht
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102009023397A1 (de) Halbleiterbauelement
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102005018280B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE10258094B4 (de) Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee